封装载板与接合结构的制作方法

专利名称：封装载板与接合结构的制作方法
技术领域：
本发明涉及一种封装载板与接合结构，且特别是涉及一种具有球底金属层(under b卿metallurgic layer,丽layer)的封装载板与接合结构。
背景技术：
随着科技进步，各种电子产品朝向小型化、轻量、薄型、高速、高机能、高密度、低成 本等多功能化的方向发展。因此，为了使电子产品中的芯片能传输或接收更多的讯号，电性 连接于芯片与封装载板之间的接点也朝向高密度化的方向发展。 就倒装芯片接合技术(flip chip bonding technology)而言，主要是利用面阵列 (area array)的排列方式将芯片上多个接垫分别配置于芯片的主动表面上，并在这些接垫 上分别依序形成球底金属层及导电凸块。之后，利用导电凸块连接至封装载板上的接垫，以 使得芯片可经由导电凸块而电性连接至封装载板。由于导电凸块是以面阵列的方式排列 于芯片的主动面上，因此倒装芯片接合技术适于运用在高接点数及高接点密度的芯片封装 结构，例如已普遍地应用于半导体封装产业中的倒装芯片/球格阵列式封装(flip chip/ ballgrid array)。相较于引线接合技术，由于导电凸块可提供芯片与封装载板之间较短的 传输路径，因此倒装芯片接合技术可提升芯片封装体的电性效能。 图1是已知的倒装芯片封装体的剖面示意图。请参考图1，已知的倒装芯片封装体 (flip chip package) 1包括芯片10、基板20、球底金属层30、导电凸块40与封装胶体50。 芯片10具有芯片接垫12、连接芯片接垫12的导线结构14以及第一保护层16，其中第一保 护层16具有开口 16A以暴露出部分接垫12。球底金属层30位于芯片接垫12与导电凸块 40之间，其中球底金属层30是由粘着层(adhesive layer)32、阻挡层(barrier layer)34 以及沾锡层(wetting layer) 36等复合金属层所构成。基板20具有基板接垫22及第二保 护层24，其中芯片接垫12与相对应的基板接垫22可经由导电凸块40而使得芯片10与基 板20电性连接。封装胶体50位于芯片10与基板20之间，且包覆导电凸块40。
值得注意的是，随着构装技术越加的精密化，导电凸块40的尺寸也会越来越小。 当芯片10的运作速度加快时，常会形成大量的电流行经球底金属层30，并使得电流在靠近 于导线结构14的区域18上造成电流拥挤(currentcrowding)现象。即电流在此处的密 度增大，进而导致金属原子在此处产生晶界扩散现象，即电致迁移(Electromigration)现 象。而球底金属层30的金属原子在长时间的电流作用下会因电致迁移而流失，甚至可能会 形成孔洞并造成裂缝的延伸。尤其是靠近于导线结构14的一端，其流失量将大于远离于导 线结构14的一端，进而影响倒装芯片封装体1的可靠度。

发明内容
本发明提供一种封装载板，其可使电流通过接垫而进入球底金属层时的密度能够 均匀分布，可改善电流拥挤(current crowding)现象。 本发明提出一种封装载板，其包括基材、至少一球底金属层以及至少一导电凸块。基材具有导电结构以及与导电结构连接的至少一接垫，其中接垫与导电结构接触的区域为 讯号来源区。球底金属层配置于接垫上。球底金属层包括第一导电图案以及第二导电图案。 第二导电图案的侧壁与第一导电图案的侧壁直接接触，且第二导电图案设置于靠近讯号来 源区，其中第二导电图案的导电率小于第一导电图案的导电率。导电凸块配置于球底金属 层上。 本发明提出一种封装载板，其包括基材、至少一球底金属层以及至少一导电凸块。 基材具有导电结构以及与导电结构连接的至少一接垫，其中接垫与导电结构接触的区域为 讯号来源区。球底金属层配置于接垫上。球底金属层包括导电图案以及栅状导电图案。导 电图案位于接垫的表面上。栅状导电图案位于导电图案的表面上，其中栅状导电图案的导 电率小于导电图案的导电率，且栅状导电图案的一部分靠近讯号来源区。导电凸块配置于 球底金属层上。 本发明提出一种接合结构，其包括第一基材、至少一第一球底金属层、第二基材、 至少一第二球底金属层以及至少一导电凸块。第一基材具有第一导电结构以及与第一导 电结构连接的至少一第一接垫，其中第一接垫与第一导电结构接触的区域为第一讯号来源 区。第一球底金属层配置于第一接垫上。第一球底金属层包括第一导电图案以及第二导电 图案。第二导电图案的侧壁与第一导电图案的侧壁直接接触，且第二导电图案设置于靠近 第一讯号来源区，其中第二导电图案的导电率小于第一导电图案的导电率。第二基材设置 于第一基材的对向。第二基材具有第二导电结构以及与第二导电结构连接的至少一第二接 垫，其中第二接垫与第二导电结构接触的区域为第二讯号来源区。第二球底金属层配置于 第二接垫上。导电凸块配置于第一球底金属层与第二球底金属层之间。 本发明提出一种封装载板，其包括基材、至少一球底金属层以及至少一导电凸块。 基材具有导电结构以及与导电结构连接的至少一接垫，其中接垫与导电结构接触的区域为 讯号来源区。球底金属层配置于接垫上，且球底金属层包括第一导电图案、第二导电图案以 及第三导电图案。第一导电图案位于接垫的表面上。第二导电图案位于第一导电图案的表 面上。第三导电图案位于第一导电图案的表面上，其中第三导电图案的导电率大于第一导 电图案的导电率，第一导电图案的导电率大于第二导电图案的导电率，且第二导电图案相 较于第三导电图案较靠近讯号来源区。导电凸块配置于球底金属层上。 基于上述，由于本发明的球底金属层具有两种不同导电率的第一导电图案与第二
导电图案，且低导电率的第二导电图案设置于靠近讯号来源区，因此当来自讯号来源区的
电流通过接垫而进入球底金属层时，电流的密度能够均匀分布于球底金属层中。 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详
细说明如下。


图1是已知的倒装芯片封装体的剖面示意图。 图2A为本发明的实施例的一种封装载板的剖面示意图。 图2B为图2A的球底金属层的俯视图。 图3A为本发明的另一实施例的一种封装载板的剖面示意图。
图3B为图3A的球底金属层的俯视图。
图4A为本发明的另一实施例的一种封装载板的剖面示意图。 图4B为图4A的球底金属层的俯视图。 图5A为本发明的另一实施例的一种封装载板的剖面示意图。 图5B为图5A的球底金属层的俯视图。 图6A为本发明的另一实施例的一种封装载板的剖面示意图。 图6B为图6A的球底金属层的俯视图。 图6C为本发明的另一实施例的一种封装载板的剖面示意图。 图6D为图6C的球底金属层的俯视图。 图7A为本发明的另一实施例的一种封装载板的剖面示意图。 图7B为图7A的球底金属层的俯视图。 图8A为本发明的另一实施例的一种封装载板的剖面示意图。 图8B为图8A的球底金属层的俯视图。 图9A为本发明的另一实施例的一种封装载板的剖面示意图。 图9B为图9A的球底金属层的俯视图。 图10A为本发明的实施例的一种接合结构的剖面示意图。 图10B为图10A的第一球底金属层的俯视图。 图10C为图10A的第二球底金属层的俯视图。 图10D为本发明的另一实施例的一种接合结构的剖面示意图, 附图标记说明 1 :倒装芯片封装体 12 :芯片接垫 16 :第一保护层 18:区域 22:基板接垫 30 :球底金属层 34:阻挡层 40:导电凸块 100A 100H、100E 112:导电结构 116:讯号来源区 120A 120H、120E 122A 122H、122E 124A 124H、124E 126A:导电图案 128A:第三导电图案 130:导电凸块 142 :开口 210、210，第一基材 214A、214B :第一接垫
10心片
14导线结构
16A:开口
20基板
24第二保护层
32粘着层
36沾锡层
50封装胶体
110基材
114:接垫
封装载板
球底金属层
第一导电图案
第二导电图案
127A:栅状导电图案
129 :粘着层 140 :保护层 200 :接合结构
212A、212B :第一导电结构 216A、216B :第一讯号来源区







220A、220B :第一球底金属层 222A、222B :第一导电图案
224A、224B :第二导电图案230、230':第二基材 232:第二导电结构 234A、234B :第二接垫
236 :第二讯号来源区 240A、240B :第二球底金属层
242:第三导电图案 244:第四导电图案
246:导电图案 248:栅状导电图案
249A、249B :粘着层 250A、250B :导电凸土央
260 :保护层 262A、262B :保护层 E :电流
具体实施例方式
图2A为本发明的实施例的一种封装载板的剖面示意图，图2B为图2A的球底金属 层的俯视图。请同时参考图2A与图2B，在本实施例中，封装载板IOOA包括基材110、至少 一球底金属层120A以及至少一导电凸块130。 详细而言，基材110具有导电结构112及与导电结构112连接的至少一接垫114， 其中接垫114与导电结构112接触的区域为讯号来源区116。在本实施例中，导电结构112 与接垫114是属于同一膜层，其例如是导线结构。在其他的实施例中，导电结构112可以是 位于基材110内部的导电结构，其例如是内连线结构或是内部导线结构。
在本实施例中，基材110上还包括保护层140，其中保护层140具有开口 142，且开 口 142暴露出部分接垫114。在本实施例中，基材110例如为芯片或电路板。在此必须说明 的是，在其他实施例中，基材110亦可以没有保护层140，也就是说，图2A所绘示的基材110 仅为举例说明，本发明并不以此为限。 球底金属层120A配置于接垫114上，其中球底金属层120A—部分是位于保护层 140的开口 142所暴露出的接垫114上，球底金属层120A的另一部分是位于接垫114上方 的保护层140上。球底金属层120A包括第一导电图案122A以及第二导电图案124A。第二 导电图案124A的侧壁与第一导电图案122A的侧壁直接接触，且第二导电图案124A设置于 靠近讯号来源区116，其中第一导电图案122A与第二导电图案124A皆为单层结构，第二导 电图案124A的导电率小于第一导电图案122A的导电率。当然，在其他实施例中，第一导电 图案122A与第二导电图案124A亦可皆为多层结构。另外，第二导电图案124A的面积占整 体球底金属层120A的面积的5%至60%。 特别是，在本实施例中，第一导电图案122A的侧壁与第二导电图案124A的侧壁直 接接触，且第一导电图案122A的上表面与第二导电图案124A的上表面共平面，其中第一导 电图案122A的材料例如是铜(Cu)，第二导电图案124A的材料例如是镍(Ni)。当然，本发 明并不限定第一导电图案122A与第二导电图案124A的材料，其皆可分别选自铜、银(Ag)、 镍、铝(Al)、钛(Ti)、鸨(W)、铬(Cr)、金(Au)、锌(Zn)、铋(Bi)、铟(In)、锡(Sn)以及上述 任一金属的合金，只要所选择的第一导电图案122A的材料与第二导电图案124A的材料符 合第二导电图案124A的导电率小于第一导电图案122A的导电率，皆属于本发明可采用的 技术方案，不脱离本发明所欲保护的范围。 值得注意的是，在本实施例中，当来自讯号来源区116的电流E通过接垫114而进入球底金属层120A时，由于第二导电图案124A的导电率小于第一导电图案122A的导电 率，且第二导电图案124A设置于靠近讯号来源区116，因此较多部分的电流E会经由高导电 率的第一导电图案122A流出，而较少部分的电流E会经由低导电率的第二导电图案124A 流出。换言之，流经靠近讯号来源区116的电流E量小于远离讯号来源区116的电流E量， 故本实施例可以减少电致迁移现象对邻近讯号来源区116的球底金属层120A的损坏，同时 亦可以有效地使电流E的密度能够均匀分布于球底金属层120A中，进而提高封装载板100A 的可靠度。 导电凸块130配置于球底金属层120A上，且导电凸块130透过球底金属层120A与 基材110电性连接，其中导电凸块130的材料例如是铅锡合金。另外，在本实施例中，球底 金属层120A还包括粘着层129，其中粘着层129配置于球底金属层120A与接垫114之间， 用以加强球底金属层120A与接垫114之间的结合性。 简言之，本实施例的球底金属层120A，其具有两种不同导电率的第一导电图案 122A与第二导电图案124A，其中第二导电图案124A的导电率小于第一导电图案122A的导 电率，且第二导电图案124A设置于靠近讯号来源区116。因此当来自讯号来源区116的电 流E通过接垫114而进入球底金属层120A时，流经靠近讯号来源区116的电流E量会小于 远离讯号来源区116的电流E量，使电流E的密度能够均匀分布于球底金属层120A中，以 有效改善电流拥挤现象。同时，亦可减少电致迁移现象对邻近讯号来源区116的球底金属 层120A的损坏，进而可提高封装载板100A的可靠度。 值得一提的是，本发明并不限定球底金属层120A的型态，虽然上述实施例所提及 的球底金属层120A具体化为第一导电图案122A的侧壁与第二导电图案124A的侧壁直接 接触，且第一导电图案122A的上表面与第二导电图案124A的上表面共平面，但已知的其他 能达到使电流均匀分布于球底金属层120A内的结构设计，仍属于本发明可采用的技术方 案，不脱离本发明所欲保护的范围。因此，以下将再举例说明本发明其他多种不同型态的球 底金属层120B 120H分别应用于封装载板100B 100H的设计。 图3A为本发明的另一实施例的一种封装载板的剖面示意图，3B为图3A的球底金 属层的俯视图。请同时参考图3A、图3B，在本实施例中，图3A的封装载板100B与图2A的 封装载板100A相似，惟二者主要差异之处在于图3A的封装载板100B的球底金属层120B， 其第二导电图案124B是位于第一导电图案122B的周围，且第二导电图案124B的上表面与 第一导电图案122B的上表面共平面。 图4A为本发明的另一实施例的一种封装载板的剖面示意图，图4B为图4A的球底 金属层的俯视图。请同时参考图4A、图4B，在本实施例中，图4A的封装载板100C与图2A的 封装载板IOOA相似，惟二者主要差异之处在于图4A的封装载板100C的球底金属层120C， 其第二导电图案124C是位于第一导电图案122C的周围，且第二导电图案124C的上表面高 于第一导电图案122C的上表面。 图5A为本发明的另一实施例的一种封装载板的剖面示意图，图5B为图5A的球底 金属层的俯视图。请同时参考图5A、图5B，在本实施例中，图5A的封装载板100D与图2A的 封装载板IOOA相似，惟二者主要差异之处在于图5A的封装载板100D的球底金属层120D， 其第二导电图案124D是位于第一导电图案122D的周围，且第二导电图案124D的上表面低 于第一导电图案122D的上表面。
图6A为本发明的另一实施例的一种封装载板的剖面示意图，图6B为图6A的球底 金属层的俯视图。请同时参考图6A、图6B，在本实施例中，图6A的封装载板100E与图2A的 封装载板100A相似，惟二者主要差异之处在于图6A的封装载板100E的球底金属层120E， 其第二导电图案124E是位于第一导电图案122E的周围，且第二导电图案124E更延伸至第 一导电图案122E的部分上表面。 图6C为本发明的另一实施例的一种封装载板的剖面示意图，图6D为图6C的球底 金属层的俯视图。请同时参考图6C、图6D，在本实施例中，图6C的封装载板100E'与图6A 的封装载板100E相似，惟二者主要差异之处在于图6C的封装载板100E'的球底金属层 120E'，其第二导电图案124E'是位于第一导电图案122E'的周围，且第一导电图案122E' 更延伸至第二导电图案124E'的部分上表面。 图7A为本发明的另一实施例的一种封装载板的剖面示意图，图7B为图7A的球底 金属层的俯视图。请同时参考图7A、图7B，在本实施例中，图7A的封装载板100F与图2A的 封装载板IOOA相似，惟二者主要差异之处在于图7A的封装载板100F的球底金属层120F， 其第一导电图案122F与第二导电图案124F皆为栅状结构，且第一导电图案122F与第二导 电图案124F彼此交错配置。 图8A为本发明的另一实施例的一种封装载板的剖面示意图，图8B为图8A的球 底金属层的俯视图。请同时参考图8A、图8B、，在本实施例中，图8A的封装载板100G与图 2A的封装载板IOOA相似，惟二者主要差异之处在于图8A的封装载板100G的球底金属层 120G具有导电图案126A与栅状导电图案127A。 详细而言，在本实施例中，导电图案126A位于接垫114的表面上，栅状导电图案 127A位于导电图案126A的表面上，其中栅状导电图案127A的导电率小于导电图案126A的 导电率，且栅状导电图案127A的一部分靠近讯号来源区116。此外，栅状导电图案127A的 面积占整体球底金属层1206的面积的5%至60%。导电图案126A与栅状导电图案127A 的材料分别选自铜、银、镍、铝、钛、钨、铬、金、锌、铋、铟、锡以及上述任一金属的合金。
上述图7A、图7B的实施例以及图8A、图8B的实施例皆有栅状导电图案的设计。栅 状导电结构除了可以有效达成改善球底金属层在讯号来源区的电流拥挤现象之外，还可以 对电流产生分流的效果，以使得电流能够均匀的通过球底金属层。 图9A为本发明的另一实施例的一种封装载板的剖面示意图，图9B为图9A的球底 金属层的俯视图。请同时参考图9A、图9B，在本实施例中，图9A的封装载板IOOH与图2A的 封装载板100A相似，惟二者主要差异之处在于图9A的封装载板100H的球底金属层120H， 其还包括第三导电图案128A，且第二导电图案124H是位于第一导电图案122H的上表面的 两侧边。第三导电图案128A位于第一导电图案122H的上表面的中间，其中第三导电图案 128A的导电率大于第一导电图案122H的导电率，第一导电图案122H的导电率大于第二导 电图案124H的导电率，且第二导电图案124H相较于第三导电图案128A较靠近讯号来源区 116。此外，第三导电图案128A材料可选自铜、银、镍、铝、钛、鸨、铬、金、锌、铋、铟、锡以及上 述任一金属的合金。 图10A为本发明的实施例的一种接合结构的剖面示意图，图10B为图10A的第一 球底金属层的俯视图，图IOC为图IOA的第二球底金属层的俯视图。请先参考图IOA，在本 实施例中，接合结构200包括第一基材210、第一球底金属层220A、220B、第二基材230、第二
10球底金属层240A、240B、导电凸块250A、250B以及保护层260。 详细而言，第一基材210具有第一导电结构212A、212B以及分别与第一导电结构 212A、212B相连接第一接垫214A、214B，其中第一接垫214A、214B与第一导电结构212A、 212B接触的区域为第一讯号来源区216A、216B。特别是，在本实施例中，第一基材210为芯 片，且第一接垫214A、214B与第一导电结构212A、212B皆内埋于第一基材210的表面。
请参考图10A与图IOB，在本实施例中，第一球底金属层220A、220B皆分别配置于 第一接垫214A、214B上。第一球底金属层220A、220B分别包括第一导电图案222A、222B以 及第二导电图案224A、224B，其中第二导电图案224A、224B的侧壁与第一导电图案222A、 222B的侧壁直接接触，且第二导电图案224A、224B设置于靠近讯号来源区216A、216B，其中 第一导电图案222A、222B与第二导电图案224A、224B皆为单层结构，第二导电图案224A、 224B的导电率小于第一导电图案222A、222B的导电率。当然，在其他实施例中，第一导电图 案222A、222B与第二导电图案224A、224B亦可皆为多层结构。另外，第二导电图案224A、 224B的面积占整体球底金属层220A、220B的面积的5%至60%。 特别是，在本实施例中，球底金属层220A的第一导电图案222A的侧壁与第二导电 图案224A的侧壁直接接触，且第一导电图案222A的上表面与第二导电图案224A的上表面 共平面。球底金属层220B的第一导电图案222B与第二导电图案224B皆为栅状结构，且第 一导电图案222B与第二导电图案224B彼此交错配置。第一导电图案222A、222B与第二导 电图案224A、224B的材料分别选自铜、银、镍、铝、钛、鸨、铬、金、锌、铋、铟、锡以及上述任一 金属的合金。 第二基材230设置于第一基材210的对向，且第二基材230具有第二导电结构232 以及与第二导电结构232连接的二第二接垫234A、234B，其中第二接垫234A、234B与第二导 电结构234接触的区域为第二讯号来源区236。特别是，在本实施例中，第二基材230为芯 片，且第二接垫234A、234B与第二导电结构232皆突出于第二基材230的表面。另外，本实 施例的接合结构200于第二基材230的表面上还包括保护层260，其中保护层260具有二开 口 262A、262B，且开口 262A、262B分别暴露出部分第二接垫234A、234B。
请参考图10A与图10C，在本实施例中，第二球底金属层240A、240B分别配置于第 二接垫234A、234B上，其中第二球底金属层240A、240B的一部分是位于保护层260的开口 262A、262B所暴露出的第二接垫234A、234B上，第二球底金属层240A、240B的另一部分是位 于第二接垫234A、234B上方的保护层260上。 进一步而言，第二球底金属层240A包括第三导电图案242以及第四导电图案244。 第四导电图案244的侧壁与第三导电图案242的侧壁直接接触，且第四导电图案244设置 于靠近第二讯号来源区236，其中第三导电图案242与第四导电图案244皆为单层结构，且 第四导电图案244的导电率小于第三导电图案242的导电率。当然，在其他实施例中，第三 导电图案242与第四导电图案244亦可皆为多层结构。特别是，在本实施例中，第四导电图 案244是位于第三导电图案242的周围，且第四导电图案244的上表面与第三导电图案242 的上表面共平面。此外，第四导电图案244的面积占整体球底金属层240A的面积的5%至 60%，且第三导电图案242与第四导电图案244的材料分别选自铜、银、镍、铝、钛、钨、铬、 金、锌、铋、铟、锡以及上述任一金属的合金。 第二球底金属层240B包括导电图案246以及栅状导电图案248。导电图案246位于第二接垫234B的表面上，栅状导电图案248位于导电图案246的表面上，其中栅状导电图案248的导电率小于导电图案246的导电率，且栅状导电图案248的一部分靠近第二讯号来源区236。在本实施例中，栅状导电图案248的面积占整体球底金属层240B的面积的5%至60%，且导电图案246与栅状导电图案248的材料分别选自铜、银、镍、铝、钛、鸨、铬、金、锌、铋、铟、锡以及上述任一金属的合金。 请再参考图10A，在本实施例中，导电凸块250A、250B分别配置于第一球底金属层220A、220B与第二球底金属层240A、240B之间，其中来自第一基材210的第一讯号来源区216A的电流E依序通过第一接垫214A、第一球第金属层220A、导电凸块250A、第二球底金属层240A以及第二接垫234A而进入第二基材230，之后，经由第二讯号来源区236使电流E依序通过第二接垫234B、第二球第金属层240B、导电凸块250B、第一球底金属层220B以及第一接垫214B而回到第一基材210。换言之，第一基板210与第二基板230可透过导电凸块250A、250B而彼此电性连接。 此外，在本实施例中，球底金属层240A、240B还包括粘着层249A、249B，其中粘着层249A、249B分别配置于球底金属层240A、240B与第二接垫234A、234B之间，用以加强球底金属层240A、240B与第二接垫234A、234B之间的结合性。 值得一提的是，本发明并不限定第一球底金属层220A、220B与第二球底金属层240A、240B型态，只要能使电流E能均匀分布于第一球底金属层220A、220B与第二球底金属层240A、240B内的结构设计，皆属本发明所欲保护的范围。故，本发明所属技术领域中普通技术人员可以参考图3A 图9A而将图10A中的第一球底金属层220A、220B与第二球底金属层240A、240B替换组合。 此外，本实施例的接合结构200中所提及的第一球底金属层220A、220B、第二球底金属层240A、240B以及导电凸块250A、250B具体化皆为两个，但于其他未绘示的实施例中，第一球底金属层、第二球底金属层以及导电凸块皆亦可以只有一个或大于两个，只要单一导电凸块搭配单一第一球底金属层与单一第二球底金属层即可，皆属于本发明可采用的技术方案，不脱离本发明所欲保护的范围。 此外，本实施例的接合结构200中所提及的第一基材210与第二基材230具体化皆为芯片，但于其他实施例中，第一基材210与第二基材230亦可以是电路板与芯片的搭配组合，请参考图IOD。于图10D中，第一基材210'例如为电路板，第二基材230'例如为芯片，其中图10D的第一基材210'与图10A的第一基材210惟二者主要差异之处在于第一基材210'无球底金属层220A、220B。故，图IOA与图10D所述的第一基材210、210'与第二基材230、230'的形态仅为举例说明，本发明并不以此为限。 简言之，本实施例的接合结构200，其第一金属层220A、220B分别具有两种不同导电率的第一导电图案222A、222B与第二导电图案224A、224B。第二金属层240A、240B分别具有两种不同导电率的第三导电图案242与第四导电图案244或导电图案246与栅状导电图案248。第二导电图案224A、224B的导电率、第四导电图案244的导电率以及栅状导电图案248的导电率分别小于第一导电图案222A、222B的导电率、第三导电图案242的导电率以及导电图案246的导电率，且第二导电图案224A、224B、第四导电图案244以及栅状导电图案248皆分别设置于靠近第一讯号来源区216A、216B或第二讯号来源区236。因此，当来自第一讯号来源区216A的电流E进入第一球底金属层220A、220B以及第二球底金属层240A、240B时，流经靠近第一讯号来源区216A、216B及第二讯号来源区236的电流E量 会小于远离第一讯号来源区216A、216B及第二讯号来源区236的电流E量，使电流E的密 度能够均匀分布于第一球底金属层220A、220B与第二球底金属层240A、240B中，以有效改 善电流拥挤现象。同时，亦可减少电致迁移现象对邻近第一讯号来源区216A、216B及第二 讯号来源区236的第一球底金属层220A、220B与第二球底金属层240A、240B的损坏，进而 可提高接合结构200的可靠度。 综上所述，本发明的球底金属层具有两种不同导电率的导电图案，其中导电图案 皆为单层结构，且低导电率的导电图案设置于靠近讯号来源区，因此当来自讯号来源区的 电流进入球底金属层时，流经靠近讯号来源区的电流量会小于远离讯号来源区的电流量， 使电流的密度能够均匀分布于球底金属层中。本发明的封装载板与接合结构可使电流通过 接垫而进入球底金属层时的密度能够均匀分布，可有效改善电流拥挤现象，同时亦可减少 电致迁移现象对邻近讯号来源区的球底金属层的损坏，进而可提高封装载板及接合结构的 可靠度。 虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域 中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的 保护范围当视后附的权利要求所界定的为准。
权利要求
一种封装载板，包括基材，其具有导电结构以及与该导电结构连接的至少一接垫，其中该接垫与该导电结构接触的区域为讯号来源区；至少一球底金属层，配置于该接垫上，该球底金属层包括第一导电图案；第二导电图案，该第二导电图案的侧壁与该第一导电图案的侧壁直接接触，且该第二导电图案设置于靠近该讯号来源区，其中该第二导电图案的导电率小于该第一导电图案的导电率；以及至少一导电凸块，配置于该球底金属层上。
2. 如权利要求1所述的封装载板，其中该第-结构。
3. 如权利要求l所述的封装载板，其中该第-与该第二导电图案为单层结构或是多层 :导电图案位于该第一导电图案的周围或 :导电图案的上表面与该第一导电图案的 :导电图案的上表面高于该第一导电图案 :导电图案的上表面低于该第一导电图案 :导电图案位于该第一导电图案的周围或
4. 如权利要求3所述的封装载板，其中该第上表面共平面。
5. 如权利要求3所述的封装载板，其中该第的上表面。
6. 如权利要求3所述的封装载板，其中该第 的上表面。
7. 如权利要求l所述的封装载板，其中该第 一侧，且该第二导电图案更延伸至该第一导电图案的部分上表面。
8. 如权利要求l所述的封装载板，其中该第二导电图案位于该第一导电图案的周围或 一侧，且该第一导电图案更延伸至该第二导电图案的部分上表面。
9. 如权利要求l所述的封装载板，其中该第一导电图案与该第二导电图案皆为栅状结 构，且两者彼此交错配置。
10. 如权利要求l所述的封装载板，其中该球底金属层还包括粘着层，配置于该球底金 属层与该接垫之间。
11. 如权利要求l所述的封装载板，其中该基材为芯片或电路板。
12. 如权利要求l所述的封装载板，其中该第一导电图案与该第二导电图案的材料分别选自铜、银、镍、铝、钛、钨、铬、金、锌、铋、铟、锡以及上述任一金属的合金。
13. 如权利要求1所述的封装载板，其中该第二导电图案的面积占整体该球底金属层 的面积的5%至60%。
14. 一种封装载板，包括基材，其具有导电结构以及与该导电结构连接的至少一接垫，其中该接垫与该导电结 构接触的区域为讯号来源区；至少一球底金属层，配置于该接垫上，该球底金属层包括 导电图案，位于该接垫的表面上；栅状导电图案，位于该导电图案的表面上，其中该栅状导电图案的导电率小于该导电 图案的导电率，且该栅状导电图案的一部分靠近该讯号来源区；以及至少一导电凸块，配置于该球底金属层上。
15. 如权利要求14所述的封装载板，其中该球底金属层还包括粘着层，配置于该球底 金属层与该接垫之间。
16. 如权利要求14所述的封装载板，其中该基材为芯片或电路板。
17. 如权利要求14所述的封装载板，其中该导电图案与该栅状导电图案的材料分别选 自铜、银、镍、铝、钛、鸨、铬、金、锌、铋、铟、锡以及上述任一金属的合金。
18. 如权利要求14所述的封装载板，其中该栅状导电图案的面积占整体该球底金属层 的面积的5%至60%。
19. 一种接合结构，包括第一基材，其具有第一导电结构以及与该第一导电结构连接的至少一第一接垫，其中 该第一接垫与该第一导电结构接触的区域为第一讯号来源区； 至少一第一球底金属层，配置于该第一接垫上，该第一球底金属层包括 第一导电图案；第二导电图案，该第二导电图案的侧壁与该第一导电图案的侧壁直接接触，且该第二 导电图案设置于靠近该第一讯号来源区，其中该第二导电图案的导电率小于该第一导电图 案的导电率；第二基材，设置于该第一基材的对向，该第二基材具有第二导电结构以及与该第二导 电结构连接的至少一第二接垫，其中该第二接垫与该第二导电结构接触的区域为第二讯号 来源区；至少一第二球底金属层，配置于该第二接垫上；以及 至少一导电凸块，配置于该第一球底金属层与该第二球底金属层之间。
20. 如权利要求19所述的接合结构，其中该第一与该第二导电图案为单层结构或是多层结构。
21. 如权利要求19所述的接合结构，其中该第一导电图案与该第二导电图案的材料分 别选自铜、银、镍、铝、钛、钨、铬、金、锌、铋、铟、锡以及上述任一金属的合金。
22. 如权利要求19所述的接合结构，其中该第二球底金属层包括 第三导电图案；第四导电图案，该第四导电图案的侧壁与该第三导电图案的侧壁直接接触，且该第四 导电图案设置于靠近该第二讯号来源区，其中该第四导电图案的导电率小于该第三导电图 案的导电率。
23. 如权利要求22所述的接合结构，其中该第三导电图案与该第四导电图案的材料分 别选自铜、银、镍、铝、钛、钨、铬、金、锌、铋、铟、锡以及上述任一金属的合金。
24. 如权利要求19所述的接合结构，其中该第四导电图案的面积占整体该第二球底金 属层的面积的5%至60%。
25. 如权利要求19所述的接合结构，其中该第二球底金属层包括 导电图案，位于该第二接垫的表面上；以及栅状导电图案，位于该导电图案的表面上，其中该栅状导电图案的导电率小于该导电 图案的导电率，且该栅状图案的一部分靠近该第二讯号来源区。
26. 如权利要求25所述的接合结构，其中该导电图案与该栅状导电图案的材料分别选自铜、银、镍、铝、钛、鸨、铬、金、锌、铋、铟、锡以及上述任一金属的合金。
27. 如权利要求25所述的接合结构，其中该栅状导电图案的面积占整体该第二球底金 属层的面积的5%至60%。
28. 如权利要求19所述的接合结构，其中该第一基材与该第二基材分别为芯片或电路板。
29. 如权利要求19所述的接合结构，其中该第二导电图案的面积占整体该第一球底金 属层的面积的5%至60%。
30. 如权利要求19所述的接合结构，其中该第二球底金属层包括 第三导电图案，位于该第二接垫的表面上； 第四导电图案，位于该第三导电图案的表面上；第五导电图案，位于该第三导电图案的表面上，其中第五导电图案的导电率大于该第 三导电图案的导电率，该第三导电图案的导电率大于该第四导电图案的导电率，且该第四 导电图案相较于该第五导电图案较靠近该讯号来源区。
31. 如权利要求30所述的接合结构，其中该第三、第四以及第五导电图案的材料分别 选自铜、银、镍、铝、钛、鸨、铬、金、锌、铋、铟、锡以及上述任一金属的合金。
32. 如权利要求30所述的接合结构，其中该第四导电图案的面积占整体该第二球底金 属层的面积的5%至60%。
33. —种封装载板，包括基材，其具有导电结构以及与该导电结构连接的至少一接垫，其中该接垫与该导电结 构接触的区域为讯号来源区；至少一球底金属层，配置于该接垫上，该球底金属层包括 第一导电图案，位于该接垫的表面上； 第二导电图案，位于该第一导电图案的表面上；第三导电图案，位于该第一导电图案的表面上，其中第三导电图案的导电率大于该第 一导电图案的导电率，该第一导电图案的导电率大于该第二导电图案的导电率，且该第二 导电图案相较于该第三导电图案较靠近该讯号来源区；以及至少一导电凸块，配置于该球底金属层上。
34. 如权利要求33所述的封装载板，其中该球底金属层还包括粘着层，配置于该球底 金属层与该接垫之间。
35. 如权利要求33所述的封装载板，其中该基材为芯片或电路板。
36. 如权利要求33所述的封装载板，其中该第一、第二以及第三导电图案的材料分别 选自铜、银、镍、铝、钛、鸨、铬、金、锌、铋、铟、锡以及上述任一金属的合金。
37. 如权利要求33所述的封装载板，其中该第二导电图案的面积占整体该球底金属层 的面积的5%至60%。
全文摘要
本发明公开了一种封装载板与接合结构。封装载板，其包括基材、至少一球底金属层以及至少一导电凸块。基材具有导电结构以及与导电结构连接的至少一接垫，其中接垫与导电结构接触的区域为讯号来源区。球底金属层配置于接垫上。球底金属层包括第一导电图案以及第二导电图案。第二导电图案的侧壁与第一导电图案的侧壁直接接触，且第二导电图案设置于靠近讯号来源区，其中第二导电图案的导电率小于第一导电图案的导电率。导电凸块配置于球底金属层上。
文档编号H01L23/488GK101789415SQ200910002979
公开日2010年7月28日 申请日期2009年1月23日 优先权日2009年1月23日
发明者张景尧, 张道智, 蔡宗甫, 詹朝杰 申请人:财团法人工业技术研究院