经堆叠半导体装置与方法

专利名称：：经堆叠半导体装置与方法经堆叠半导体装置与方法4支术领域本发明有关于一种半导体装置整合的方法与装置，特而言之，有关于一种多个晶片堆叠的方法与装置。
背景技术：
：由于电脑运作速度的操作需求增力。，使得电脑需要的存储器量也随的增加。随着存储器容量的不断地扩充，消费者同时也期望电脑能愈趋体积轻便与价格低廉。因此，高密度、体积小与低成本的存储器装置一直是大众所冀求的目标。为了达到日与俱增的需求，将采用具有精密设计标准的新技术，以期制造出高密度与小尺寸存储器装置。不过，新技术的投入通常是耗费劳力、成本昂贵且充满风险。再者，利用现有技术将芯片尺寸简单地增加以达到较高存储器密度看似不切实际的做法。因此，欲另求开发高密度存储器的技术是当务的急，尤其是使用旧的、价格^_宜且不需重新设计的目前已存在于电脑平台的存储器芯片技术。
发明内容本发明提供一种晶片的堆叠方法，其包括提供含有第一装置结构层与第一金属连接层的第一晶片，该第一金属连接层包含第一金属接触窗于该第一装置结构层上;形成第一保护层于该第一金属连接层上;于该第一保护层中形成第一焊垫，以接触第一金属接触窗而形成第一焊垫层；提供含有第二装置结构层与第二金属连接层的第二晶片，该第二金属连接层包含第二金属接触窗于该第二装置结构层上;形成第二保护层于该第二金属连接层上；于该第二保护层中形成第二焊垫，以接触第二金属接触窗而形成第二焊垫层;形成第一导电粘着层于该第一焊垫层上与形成第二导电粘着层于该第二焊垫层上的至少其中一个；通过该第一导电粘着层与该第二导电粘着层的至少其中一个将该第一粘着层与该第二粘着层各别的面接合，以堆叠该第二晶片于该第一晶片上；提供含有第三装置结构层与第三金属连接层的第三晶片，该第三金属连接层包含第三金属接触窗于该第三装置结构层上;形成第三保护层于该第三金属连接层上;形成第三焊垫于该第三保护层中，以接触第三金属接触窗而形成第三焊垫层;在该第二晶片堆叠于该第一晶片上后，将该第二晶片基材背面的厚度降低;形成中间焊垫层于该第二晶片基材背面，藉由形成一中间保护层于该第二晶片基材背面，于该中间保护层中形成至少一开口至该第二晶片基材背面，于该至少一开口内侧形成侧壁，以及形成中间焊垫层于该第二金属接触窗的背面;形成中间粘着层于该中间焊垫层上与形成第三粘着层于该第三焊垫层上的至少其中一个;以及通过该第三导电粘着层与该中间导电粘着层的至少其中一个将第三粘着层与中间粘着层各别的面接合，从而将该第三晶片堆叠于该第二晶片上。本发明亦提供一种经堆叠晶粒装置，其包括含有第一装置结构层与第一金属连接层的第一晶粒，该第一金属连接层包含第一金属接触窗于该第一装置结构层上;第一保护层于该第一金属连接层上，于该第一保护层中形成第一焊垫，以接触第一金属接触窗而形成第一焊垫层;第二晶粒，其包括基材、第二装置结构层于该基材上与第二金属连接层，该第二金属连接层包含第二金属接触窗于该第二装置结构层上;第二保护层于该第二金属连接层上;第二焊垫于该第二保护层中，以接触第二金属接触窗而形成第二焊垫层;导电性粘着层于该第一焊垫层与该第二焊垫层间，其中藉由该导电粘着层将该第一焊垫层与该第二焊垫层各别的面接合;中间焊垫层直接地接触该第二晶粒基材的背面，其中该中间焊垫层包括中间保护层、至少一开口其贯穿该中间保护层与该第二晶粒基材至该第二金属接触窗的背面，以及中间焊垫于该第二金属接触窗的背面上;含有第三装置结构层与第三金属连接层的第三晶粒，该第三金属连接层包含第三金属接触窗于该第三装置结构层上;第三保护层于该第三金属连接层上;于该第三保护层中形成第三焊垫，以接触第三金属接触窗而形成第三焊垫层;中间粘着层于该中间焊垫层与该第三焊垫层间;其中藉由该中间粘着层接合该中间焊垫层与第三焊垫层。如应理解上文概括性的叙述与下文详细说明，是为例示性以及仅做为解说之用，所揭示的内容并非限制本发明。7附图均随后合并于本文，同时作为本说明书的一部分，以例示本发明的实施例。以下为图示说明图la与lb所绘示为一半导体晶片在各种制造步骤中的实施例；图2所绘示为一半导体晶片在一制造步骤中的实施例；图3a至3c所绘示为一位于半导体晶片上的粘着层的各种布局；图4所绘示为两晶片经堆叠的实施例；图5所绘示为两晶片经堆叠的另一实施例；图6a至6c所绘示为两晶片经堆叠后在各种制造步骤中的实施例；图7所绘示为四晶片经堆叠的实施例。主要元件符号说明100、200、300晶片102、202、202基材104、204、204装置结构层110、210金属连接层112、212、214、712、714金属接触窗120、220保护层122、222、722氧化层124、224、724氮化层126、226、266、268、730、732开口130、230、232、280、282焊垫134、234焊垫层240导电性粘着层250缺口260保护层270侧壁284中间焊垫层286中间粘着层400、500堆叠702最终层710最终金属接合层720最终保护层8726聚酰亚胺层具体实施例方式以下有关本发明特定技术与实施例的描述，是为提供本文所述技术的通盘了解，例如特定步骤流程与设计图，此为例示而非限缩之用。本发明技术与实施例将配合所附图示来加以说明，所属
技术领域：
中具有通常知识者应进一步了解，本发明技术与实施例并非只能以附图所示的装置进行。例示性实施例的详述可视做参考，其中的实例可配合附图来加以说明，倘若在不同的附图中出现相同的参考号，其意指相同或等同的元件。图la绘示一例示性晶片100。该晶片100包括一基材102与一装置结构层104位于该基材102上。装置结构层104可包括一集成电路(IC)装置结构，例如动态随机存取存储器(DRAM)、快闪存储器(Flashmemory)或功能性逻辑电路(fimctionallogiccircuit)。金属连接层110形成于装置结构层104上，并配置成与装置结构层104成电性连接。在本实施例中，金属连接层110包括金属接触窗112。金属接触窗112可由铝、铜或任何其它适用的导电性材质所组成。在另一实施例中，金属连接层110包括多个金属接触窗与激光熔丝(laserfUses)。然后于金属连接层110上形成一保护层120。保护层120可包括一氧化层122与一氮化层124,以及同时执行多项效能，包括避免晶片遭受机械性与化学性伤害。氧化层122与氮化层124可经由习知技术完成。开口126形成于保护层120中的金属接触窗112上。开口126可藉由光刻技术形成，其中涂在保护层120上的光致抗蚀剂，透过掩模进行曝光并显影。之后，对于晶片IOO进行蚀刻，而使得该光掩模图案被转印至保护层120上，并在保护层120中形成一暴露金属接触窗112的开口126。剥除晶片100上的残余光致抗蚀剂，随即净化该晶片100,并使该结构如图la所示。在一实施例中，开口形成于金属连接层110中的各金属接触窗与各激光熔丝上。接着，在图lb中，焊垫130形成于开口126中。焊垫130可藉由各种方法来形成，包括但不限于，镶嵌工艺(damasceneprocess)与无电电镀工艺(electrolessplatingprocess)。焊垫DO由导电性材质所构成，例如金属铜。在本实施例中，保护层120与形成于其中的焊垫130称为焊垫层134。焊垫层134具有一实质平坦的表面。本发明的一实施例中，焊垫经由单镶嵌工艺(singledamasceneprocess)形成，首先对该晶片100的表面进行处理以增进电镀效果。该表面处理可包括于该保护层120与开口126上沉积一扩散阻障层(未图示)，例如钽(Ta)、氮化钽(TaN)或氮化钛(TiN)层。完成表面处理后，可藉由任何一种合适的方式，包括物理气相沉积(PVD)与离子化金属等离子体(IMP)溅镀，以沉积一核层(seedlayer),例如铜或钽核层。该核层共形地形成于〗呆护层120与开口126的表面，以增进后续所沉积的厚金属层。该厚金属层藉由任何一种合适的方式沉积于该核层上，例如电解或无电电镀法。接着，进行退火步骤(annealingstep),加热该晶片IOO以除去该所沉积的厚金属层中的不纯物，同时增强其电气特性。最后，利用化学机械研磨(CMP)工艺削减该厚金属层，以暴露出保护层120的表面，再于开口126中形成焊垫130,此即上述焊垫层134的平坦表面。本发明的一实施例中，焊垫经由无电镀工艺形成，首先对该晶片100的表面进行处理以净化、润洗与活化该欲电镀的表面。利用选择性无电电镀与自我对准平坦化(self-alignedplanarization)，使得随后形成于该开口126的金属层与该保护层120表面呈水平，接着形成焊垫130。然后，进行一退火步骤。最后，进行一化学机械研磨工艺以暴露并平坦化该保护层120的表面。图2绘示一例示性晶片200。晶片200与晶片IOO实质上相同，且其形成所使用的方法亦实质地等同于晶片100的形成方法。晶片200包括基材202、装置结构层204、金属连接层210包括第一金属接触窗212与第二金属接触窗214，以及保护层220其包括一氧化层222与一氮化层224。基材202、装置结构层204、金属连接层210、保护层220、氧化层222与氮化层224分别地相当于晶片100的基材102、装置结构层104、金属连接层110、保护层120、氧化层122与氮化层124。不过，晶片200与晶片IOO相异处在于，金属连接层210包括第一金属接触窗212与第二金属接触窗214,然而晶片100中的金属连接层110只包括一个金属连接窗112。意即，晶片200包括第一焊垫230与第二焊垫232，然而晶片IOO只有一个焊垫130。焊垫层234包括保护层220、第一焊垫230与第二焊垫232。图2所显示的实施例中，金属接触窗214是Vss接触窗。为方便于描述，本文中采用所属
技术领域：
中具有通常知识者所使用的术语，各晶片由多个晶粒(die)所组成，在晶片处理、晶片测试及/或激光修复完10成中，该晶片被切割成多个晶粒，在本文亦称做芯片(chip)。该经处理的晶片，包括晶片200,于堆叠或切割前批次地进行晶片测试及/或激光熔丝修复。举例而言，当含有存储器装置结构(包括存储器胞)的晶片，在晶片测试中，利用晶粒上所预设的过量存储器胞字串(pre-designedexcessmemorycell-string(s))检测各晶片，以量测出哪个(或哪些)晶粒为可用的(fonctional)，或是在修复后为可用的。在激光熔丝修复中，熔丝系策略性地分隔开来，以隔绝芯片中缺陷的(defective)存储器胞字串。此等缺陷的存储器胞字串随后将以芯片中可用的过量存储器胞字串所取代。为达到图示解说的目的，将利用多个晶片(其中各晶片具有两个金属接触窗)来阐述晶片堆叠方法的实施例。然而，根据实施例所揭示的内容，所属
技术领域：
中具有通常知识者应了解，本文所揭露的晶片堆叠方法可应用于具有一个金属接触窗的晶片，以及具有两个以上金属接触窗的晶片的其它实施例。图2中，导电性粘着层240形成于焊垫层234上。粘着层240包括一导电性材质，例如钛或铜为基材的材质，例如氮化钛，或导电性聚合物。粘着层240配置成具有缺口250,以提供欲使位于在相同晶粒上的焊垫间的电气隔离，此举系取决于焊垫间欲求导通或绝缘。粘着层240可利用任何一种合适的方法来形成或配置。举例而言，粘着层240的形成，可藉由沉积一粘着性材料层，在该粘着性材料层上形成一具有预定图案的掩模层，对该粘着性材料层进行干蚀刻或湿蚀刻以形成一经图案化的粘着层。然后，移除该掩模层，对该经图案化的粘着层进行一表面处理，例如喷溅式净化(sputtercleanup)或湿式净化，以使该经图案化的粘着层可准备接合。由于焊垫层234在形成时即具有一实质平坦的表面，所以粘着层也具有一实质平坦的表面。图2中所显示的实施例中，缺口250将粘着层240分隔成各种尺寸的分离的粘着垫。由于部分粘着层240在形成时系与金属接触窗214上的焊垫232相接触，而金属接触窗214可与欲堆叠在晶片200上的晶片的一或多个金属接触窗成电气连接，如同前文所充分描述。然而，在本实施例中，金属接触窗214与金属接触窗212成电气隔离，起源于位居其中开口250的配置。粘着层240可同时性地或选择性地用于桥接两个或多个焊垫，使其相对应的金属接触窗成电气连接。此时，粘着层240可用于提供各种焊垫间的绝缘或导通，并可作用为一重新路由层(re-routinglayer)。另外，粘着层240可视为焊垫230与232间金属扩散的屏障。粘着层240亦可扮演为噪声屏壁(noiseshield)与散热结构(heatsink)。开口250可以是小尺寸，最小尺寸可为0.5微米(micron)。开口250不只提供焊垫间的电气隔离，也用于緩解焊垫间的机械应力。图3a、3b与3c所分别绘示的晶片300a、300b与300c,与图2中所例示的晶片200实质上相同。如同图2中的晶片200，晶片300a与300b各包括基材202、装置结构层204、金属连接层210包括第一金属接触窗212与第二金属接触窗214、保护层220包括一氧化层222与一氮化层224，以及第一焊垫230与第二焊垫232分别位于第一金属接触窗212与第二金属接触窗214上。不过，晶片300a与300b与图2中的晶片200相异处在于晶片300a与300b的各粘着层240配置地与图2中的粘着层240有不同的布局。同时，晶片300a的粘着层240与晶片300b的粘着层240也以不同的方式配置。图3a中，晶片300a的粘着层240具有的开口250,用于定义出分离的粘着垫，包括分别形成在金属接触窗212与214上并位于各焊垫230与232上的分离的粘着垫。图3b中，晶片300b的粘着层240被配置成使得两个Vss金属接触窗214彼此电气连接，此藉由其各别的焊垫230与232以及部分的粘着层240。图3c绘示部分晶片300c的例示性上视图，其中粘着层240已配置成含有开口250,以造出各种尺寸的分离的粘着垫。图3c绘示此粘着层240可用于提供任何焊垫间所欲的电气连接或隔离，以及堆叠在晶片300c上的晶片所^fe欠的导通。图4所绘示为晶片堆叠400的实施例，其包括晶片200a与200b。晶片200a为图2所示的第一例示性晶片200，而晶片200b为图2所示的第二例示性晶片200。为求简洁清楚，图4中所使用的各参考号用以标示晶片200a或200b的特征，同时也相对应于图2中所标示的相同参考号的特征。进而言之，图4中以加于各参考号的下标符号"a"或"b",分别地标明晶片200a或200b的特征，举例而言，图4中，"202a"指晶片200a的基材,而"202b"指晶片200b的基材。因此，晶片200a包括基材202a、装置结构层204a、金属连接层210a包括第一金属接触窗212a与第二金属接触窗214a、保护层220a包括一氧化层222a与一氮化层224a，以及第一焊垫230a与第二焊垫232a分別位于第12一金属接触窗212a与第二金属接触窗214a上。焊垫层234a包括保护层220a、第一焊垫230a与第二焊垫232a。粘着层240a形成于焊垫层234a上，并含有开口250a。相当于晶片200a，晶片200b包括基材202b、装置结构层204b、金属连接层210b包括第一金属接触窗212b与第二金属接触窗214b、保护层220b包括一氧化层222b与一氮化层224b，以及第一焊垫230b与第二焊垫232b分别位于第一金属接触窗212b与第二金属接触窗214b上。焊垫层234b包括保护层220b、第一焊垫230b与第二焊垫232b。选择性地，粘着层240b可形成于焊垫层234b上，并含有开口250b。或者，只提供粘着层240a与240b的其中一个，例如不存在粘着层240b时，则形成粘着层240a。倘若两晶片皆有提供粘着层，晶片200a与200b的堆叠藉由粘着层240a与240b将两晶片各别的焊垫层234a与234b直接接合，或者不存在粘着层240b,则只能藉粘着层240a来接合。若同时提供粘着层240a与240b,则透过经结合的粘着层240ab与经结合的开口250ab，俾使焊垫层234a与234b有效地结合，如图4所示。若不存在粘着层240b而只提供粘着层时240a,则透过粘着层240a使焊垫层234a与234b有效地接合。再者，如上所述，由于焊垫层234a与234b实质上平坦地形成，以致于粘着层240a与240b亦各别地实质上平坦，所以焊垫层234a与234b彼此互相所接合的面，无论是藉由粘着层240a与240b，或只藉由粘着层240a,亦实质上平坦。所形成的堆叠400，包括晶片200a与堆叠于其上的晶片200b，其中晶片200b以上下颠倒方式面向晶片200a。所属
技术领域：
中具有通常知识者将了解，当晶片200b以上下颠倒方式面向晶片200a时，晶片200a应以这样的方式配置，以使得晶片200a与晶片200b间以所名夂连接方式4妾合。由于粘着层240a与240b配置成具有平滑表面，使得晶片200a与200b间达成一可靠的接触。校正标志(图未示)可于接合前在晶片200a与200b上形成，以辅助堆叠过程中的晶片定位与对准。校正标志可形成于各晶片的任一表面或晶片边缘上。堆叠400中，晶片200a与200b对准，使得金属接触窗212a与金属接触窗212b、经结合的粘着层240ab(240a与240b)与焊垫230b成电气连接。同样地，金属接触窗214a与金属接触窗214b藉由焊垫232a、经结合的粘着层240ab(240a与240b)与焊垫232b成电气连接。换句话说，金属接触窗212a与金属接触窗214a与214b成电气隔离，源于于位居其中的经结合开口250ab。图5所绘示为堆叠500的实施例，包括两个经堆叠晶片200a与200b。图5与图4相异处在于图5所示的堆叠500的各晶片仅绘示一个金属接触窗，即金属接触窗214a或214b，以及一个焊垫，即焊垫232a或232b,然而图4中的堆叠400的各晶片则绘示两个金属接触窗与两个焊垫。除了各晶片中金属接触窗与焊垫的数目不同外，晶片200a与200b实质上等同于图4所示的晶片200a与200b。图5中的晶片200a与200b与图4中晶片200a与200b以实质上相似的方式堆叠，意即，将各别的粘着层240a与240b直接接合，而形成经结合粘着层240ab与经结合开口250ab。堆叠500与堆叠400的相异处在于分别位于晶片200a与200b的金属接触窗214a与214b并非垂直地对准。不过，金属接触窗214a与214b藉由焊垫232a、经结合的粘着层240ab与焊垫232b成电气连接。由此可知，图5所例示的粘着层240,其功能在于使经堆叠晶片中非对准焊垫间的电气连4妄。。图6a至6c绘示本发明的一实施例其进一步堆叠晶片的方式，并利用堆叠400为例。图6a中，首先，利用合适的化学及/或机械方法，例如喷砂(sandblasting),将基材202b背面的厚度降低至所欲厚度。在一实施例中，将基材202b背面的厚度降低至IO微米或其以下。为正确地达到所欲降低的厚度，可进行CMP步骤。CMP步骤也可产生平坦化的效果，例如使基材202b背面的表面平坦以利下一步骤的进行。接着，在基材202b上形成一保护层260。保护层260可包括一氧化层262与一氮化层264,其以习知技术形成。随后在基材202与保护层260中形成开口266与268以暴露金属接触窗212b与214b的背面。开口266与268的形成亦可利用图la中形成开口126时所描述的相同技术。然后，如图6b所示，经由沉积与回蚀刻步骤，在各开口266与268的垂直面上形成侧壁270。侧壁270可包括氧化物，在开口266与268中形成的侧壁可做为基材202b与焊垫间的绝缘。之后，如图6c所示，焊垫280与282分别形成于开口266与268的内侧。焊垫280与282的形成亦可利用图lb中形成焊垫130时所描述的相同技术。焊垫280与282的形成，完成中间焊垫层284的形成，中间焊垫层284包括保护层260、侧壁270与焊垫28014与282。最后，可利用先前于图2中形成粘着层240时所描述的技术，于中间焊垫层284上形成中间粘着层286。中间粘着层286可适当地设置开口，以加强隔离或导通焊垫间的连接，例如焊垫层284的焊垫280与282及/或与堆叠在晶片200b上其它晶片上焊垫的连接。中间粘着层286形成之后，堆叠400即可准备继续堆叠其它晶片于其上。可利用先前于图4至6c中堆叠晶片200b于晶片200a上时所描述的相同技术来堆叠额外的晶片。图7绘示一例示性晶片700,包括晶片200a、200b、200c与200d。晶片200a与200b的堆叠如前文的图4至6c中所述。图7中，中间焊垫层284b相当于图6c中所述的中间焊垫层284，中间焊垫层284b包括具有氧化层262b与氮化层264b的保护层260b、侧壁270b与焊垫280b与282b。中间焊垫层284b形成于晶片200b背面上，且晶片200b堆叠在晶片200a上方。中间粘着层286b相当于图6c中所述的中间粘着层286,且形成于中间焊垫层284b上。另外，图7包括晶片200c与晶片200d，并以其随后的下标符号"c"和"d"分别地标明其特征。晶片200c包括基材202c、装置结构层204c、金属连接层210c包括第一金属接触窗212c与第二金属接触窗214c、保护层220c包括一氧化层222c与一氮化层224c,以及第一焊垫230c与第二焊垫232c分别位于第一金属接触窗212c与第二金属接触窗214c上。焊垫层234c包括保护层220c、第一焊垫230c与第二焊垫232c。粘着层240c形成于焊垫层234c上，并含有开口250c。同样地，晶片200d包括基材202d、装置结构层204d、金属连接层210d包括第一金属接触窗212d与第二金属接触窗214d、保护层220d包括一氧化层222d与一氮化层224d,以及第一焊垫230d与第二焊垫232d分别位于第一金属接触窗212d与第二金属接触窗214dc上。焊垫层234d包括保护层220d、第一焊垫230d与第二焊垫232d。粘着层240d形成于焊垫层234d上，并含有开口250d。晶片200c堆叠在晶片200b上，而晶片200d堆叠在晶片200c上。晶片200c堆叠在晶片200b上以及晶片200d堆叠在晶片200c上的方法与先前描述晶片200b堆叠于晶片200a上方法实质地相同。在堆叠晶片200d前，中间粘着层284c形成于晶片200c的背面上，中间焊垫层284c包括具有氧化层262c与氮化层264c的保护层260c、侧壁270c，以及第一与第二焊垫280c与282c。中间粘着层286c形成于中间焊垫层284c上。中间粘着层286c可适当地设置开口，以加强隔离或导通焊垫间的连接，例如焊垫层284c的焊垫280c与282c及/或与堆叠在晶片200d上焊垫的连接。同样地，中间焊垫层284d形成于晶片200d的背面上，中间焊垫层284c包括保护层260d具有氧化层262d与氮化层264d、侧壁270d，以及第一与第二焊垫280d与282d。在一实施例中，最后一个晶片200d堆叠完成后，使基材202d背面的厚度降低，同时可移除先前形成于基材202d背面的校正标志o当降低基材202b、202c与202d背面厚度时，研磨该基材以确保其表面平坦。意即，未透过粘着层层连接的各表面，例如晶片200b、200c与200d的介面，以及分别的保护层260b、260c与260d呈平坦。因此，除了堆叠700的上下表面外，各该堆叠中的各晶片皆具有平的表面。本发明的一实施例，在完成所有晶片厚度的调降后，基材202a较晶片202b、202c、202d与202e为厚。在最后一个晶片200d堆叠完后，最终层702形成于中间焊垫层284d上，中间焊垫层284d形成于晶片200d的背面上。最终层702包括最终金属接合层710于最终中间焊垫层284d上。最终金属接合层710包括金属接触窗712于焊垫280d上并与其接触，以及金属接触窗714于焊垫282d上并与其接触。最终层702亦包括最终保护层720形成于最终金属接合层710上。最终保护层720可包括氧化层722与氮化层724。最终层702进一步包括聚酰亚胺(polyimide)层726于最终保护层720上。聚酰亚胺层726可^f故为保护层。于聚酰亚胺层726与最终保护层720中形成贯穿性开口730与732,以暴露出金属接触窗712与714。开口730与732的形成亦可利用图la中形成开口126时所描述的相同技术。最后，额外的焊垫(图未示)可形成于开口730与732中。本发明所示的晶片堆叠工艺的实施例可应用于各式各样的半导体晶片与IC装置，例如包括DRAM与快闪存储器，以及与专用集成电路(ASICs)相关的装置，以形成芯片系统(SoC)。此等装置形成于如前文所述的各晶片中的装置结构中。该等实施例提供一种简单、高效率、低成本将多片具有不同IC装置的晶片的堆叠工艺。由于位于堆叠晶片间的粘着层系以精确的方法形成，以致于该堆叠晶片彼此以预定的方式电性连接，使得垂直排列于该堆叠晶片中的晶粒可以如同一个单元般地共同运作。当该堆叠晶片中各晶片16具有存储器装置结构时，由晶粒垂直排列所组成的高密度存储器结构，可藉由堆叠具有低密度存储器结构，也可选择性地以全部都具有相同存储器容量装置结构而以低成本地的方式形成。再者，各晶片中各晶粒上的接触窗对于形成于该晶粒中的存储器装置提供功能性存取(functionalaccess)。由此可见，当堆叠晶片与垂直排列的晶粒经由粘着层导电性地耦合时，同时也将功能性存取提供给各个晶粒呈垂直排列的存储器装置。下表1显示四片晶片的堆叠晶片结构所做出的晶片^^笨针测试(waferprobetest)的晶片测试结果，各晶片的晶粒各包含1Gb的DRAM结构。因此，四片晶片的堆叠包括多种晶粒的垂直排列堆叠，晶粒的各种排列堆叠形成各别的经堆叠DRAM结构。表l中，为求例示，假设探针测试量测出各晶片上有80%的晶粒为可用的("良品晶粒")，以及各晶片上有20%的晶粒为缺陷的("劣品晶粒")。因此，各包含1GbDRAM结构的四片晶片堆叠中，当四个经堆叠晶粒皆为良品时，可提供总共为4Gb容量的良率；当其中三个经堆叠晶粒为良品时，可提供3Gb容量的良率;当其中两个经堆叠晶粒为良品时，可提供2Gb容量的良率;以及当其中一个经堆叠晶粒为良品时，可提供1Gb容量的良率。四个经堆叠晶粒的累积晶片测试良率<table>tableseeoriginaldocumentpage18</column></row><table>表1表1显示当各晶片上有80%的晶粒为良品，有20%为劣品时，该具有4GbDRAMs良品的经堆叠晶片结构占总晶粒的40.96。/。;具有3GbDRAMs良品的经堆叠晶片结构占总晶粒的40.96%;具有2GbDRAMs的良品的经堆叠晶片结构占总晶粒的15.36%;具有1GbDRAMs的良品的经堆叠晶片结构占总晶粒的2.56%。意即，具有特定容量的DRAMs良品的经堆叠晶片结构占总晶粒的99.84%。<table>tableseeoriginaldocumentpage19</column></row><table>表2显示由四个具有1GbDRAM结构的经堆叠晶片所形成的封装其后段良率(backendyield)。由于晶粒尺寸实质地相同，所以各封装分别为4Gb、3Gb、2Gb与lGb,且其DRAM结构^皮此相容。再者，含有多结构的封装可重新定义成为具有任意密度的各种单元芯片密度，例如1Gb、2Gb、3Gb与4Gb等。此可藉由保留或截断经接合芯片中的中间连结，或藉由将设计成各单元芯片的开口做选择性的融合连结等方式来达成。因此，4Gb的经堆叠存储器提供四种不同产品选择。假设晶片接合良率(bondingyield)为96%,组装良率(assemblyyield)为99%,以及后段测试良率(backendtestyield)为90%。如表2所示，可用的封装整个后段良率为95.03%。在晶片测试后，将良品80%的良率计算进去，累积良率(accumulativeyield)为91.91%，仍较未经堆叠的1Gb存储器封装的累积良率高20.63%百分比。所属
技术领域：
中具有通常知识者由本发明所揭示的内容将明了其它实施例。本文已涵盖本发明主要精神的任何变化、使用或修饰，并包括来自于本
技术领域：
已知或通用操作所做的修改。应了解本说明书与实施例仅做例示，本发明主要精神与范围以权利要求为准。将了解到本文并非将本发明的范围限定于上述内容与随后所附的图示。在不悖离本发明范围的原则下可进行各种修饰与变化，意指本发明的精神并非仅能限定于权利要求内。权利要求1.一种晶片的堆叠方法，其包括提供第一晶片，包括第一装置结构层与第一金属连接层，该第一金属连接层包含第一金属接触窗于该第一装置结构层上；形成第一保护层于该第一金属连接层上；形成第一焊垫于该第一保护层中，以接触该第一金属接触窗而形成第一焊垫层；提供第二晶片，包括第二装置结构层与第二金属连接层，该第二金属连接层包含第二金属接触窗于该第二装置结构层上；形成第二保护层于该第二金属连接层上；形成第二焊垫于该第二保护层中，以接触该第二金属接触窗而形成第二焊垫层；形成第一导电粘着层于该第一焊垫层上与形成第二导电粘着层于该第二焊垫层上的至少其中一个；通过该第一导电粘着层与该第二导电粘着层的至少其中一个将该第一粘着层与该第二粘着层各别的面接合，从而堆叠该第二晶片于该第一晶片上；提供第三晶片，包括第三装置结构层与第三金属连接层，该第三金属连接层包含第三金属接触窗于该第三装置结构层上；形成第三保护层于该第三金属连接层上；形成第三焊垫于该第三保护层中，以接触该第三金属接触窗而形成第三焊垫层；在该第二晶片堆叠于该第一晶片上后，将该第二晶片基材背面的厚度降低；形成中间焊垫层于该第二晶片基材背面，包括形成中间保护层于该第二晶片基材背面，于该中间保护层中形成至少一开口至该第二晶片基材背面，于该至少一开口内侧形成侧壁，以及形成中间焊垫层于该第二金属接触窗的背面；形成中间粘着层于该中间焊垫层上与第三粘着层于该第三焊垫层上的至少其中一个；以及通过该第三导电粘着层与该中间粘着层的至少其中一个将该第三粘着层与该中间粘着层各别的面接合，以堆叠该第三晶片于该第二晶片上。2.如权利要求1的晶片堆叠方法，其中形成该第一焊垫层包括于该第一保护层中形成第一开口以暴露该第一金属接触窗；以及于该第一开口中形成该第一焊垫。3.如权利要求2的晶片堆叠方法，其中形成该第二焊垫层包括于该第二保护层中形成第二开口以暴露该第二金属接触窗；以及于该第二开口中形成该第二焊垫。4.如权利要求2的晶片堆叠方法，其中该第一金属连接层包括第四金属接触窗，其中形成该第一焊垫层进一步包括于该第一保护层中形成第二开口以暴露该第四金属接触窗；以及于该第二开口中形成第四焊垫。5.如权利要求4的晶片堆叠方法，其中至少形成该第一与该第二导电粘着层的其中一个，包括使该第一与该第二导电粘着层的至少其中一个与该第一和该第四焊垫同时接触，而使得该第一和该第四焊垫导电性连接。6.如权利要求4的晶片堆叠方法，其中形成该第一与该第二导电粘着层至少其中一个，包括使该第一与该第二导电粘着层的至少其中一个包括开口，该开口介于该第一与该第四焊垫间以使得该第一和第四焊垫电性隔离。7.如权利要求1的晶片堆叠方法，进一步包括形成各具有实质平坦表面的该第一与该第二焊垫层。8.如权利要求1的晶片堆叠方法，进一步包括形成该第一与该第二导电性粘着层的至少其中一个，以提供该第一焊垫与该第二焊垫间的电性连接。9.如权利要求4的晶片堆叠方法，进一步包括形成该第一与该第二导电性粘着层的至少其中一个，以提供该第一焊垫与该第二焊垫间的电性连接以及该第一焊垫与该第二焊垫间的电性隔离。10.如权利要求1的晶片堆叠方法，其中形成该第一粘着层包括沉积一层粘着性材料于该第一焊垫层上；形成具有预定图案的掩模层于该粘着性材料层上；蚀刻该粘着性材料层以形成一经图案化粘着层；移除该掩模层；以及于该经图案化的粘着层上进行喷溅式净化或湿式净化。11.如权利要求1的晶片堆叠方法，进一步包括在堆叠该最终晶片后，形成最终焊垫层于最终晶片基材的背面；形成最终金属连接层于该最终焊垫层上；形成最终保护层于该最终金属连接层上；形成聚酰亚胺层于该最终保护层上；以及于该最终保护层中至少形成开口，以暴露该金属连接层。12.如权利要求1的晶片堆叠方法，进一步包括在堆叠前，于该第一、该第二与该第三晶片上各形成校正标志。13.如权利要求1的晶片堆叠方法，其中形成该中间焊垫层进一步包括形成该中间保护层以包括氧化层与氮化层；沉积并蚀刻氧化层以构成侧壁；以金属电镀该至少一开口；以及化学机械研磨该金属以形成该中间焊垫层。14.如权利要求1的晶片堆叠方法，进一步包括在堆叠完成后，对多个晶片进行晶片测试，其中该第一晶片与第二晶片选自于此多个晶片。15.如权利要求1的晶片堆叠方法，进一步包括形成该第一与该第二导电粘着层的至少其中一个，以提供扩散阻障、噪声屏壁与散热结构中的至少其中一项。16.如权利要求1的晶片堆叠方法，其中形成该第一与该第二导电粘着层的至少其中一个，包括微影工艺(lithography)、蚀刻、掩模移除与表面处理。17.如权利要求1的晶片堆叠方法，进一步包括形成该第一与该第二导电粘着层的至少其中一个，其利用以钛为主的材质。18.如权利要求1的晶片堆叠方法，进一步包括形成该第一与该第二导电粘着层的至少其中一个，其包括提供电性隔离的开口。19.如权利要求1的晶片堆叠方法，进一步包括形成该第一与该第二焊垫层，其中该些焊垫层的表面实质地不具有孔(vias)或洞(holes)。20.—种经堆叠晶粒装置，其包括第一晶粒，包括第一装置结构层与第一金属连接层，该第一金属连接层包含第一金属接触窗于该第一装置结构层上；第一保护层于该第一金属连接层上；第一焊垫于该第一保护层中，以接触该第一金属接触窗而形成第一焊垫第二晶粒，包括基材、第二装置结构层于该基材上与第二金属连接层，该第二金属连接层包含第二金属接触窗于该第二装置结构层上；第二保护层于该第二金属连接层上；第二焊垫于该第二保护层中，以接触该第二金属接触窗而形成第二焊垫层；导电性粘着层于该第一焊垫层与该第二焊垫层间，其中藉由该导电粘着层将该第一焊垫层与该第二焊垫层各别的面接合；中间焊垫层直接地接触该第二晶粒基材的背面，其中该中间焊垫层包括中间保护层、至少一开口其贯穿该中间保护层与该第二晶粒基材至该第二金属接触窗的背面，以及中间焊垫于该第二金属接触窗的背面上；第三晶粒，包括第三装置结构层与该第三金属连接层，该第三金属连接层包含第三金属接触窗于该第三装置结构层上；第三保护层于该第三金属连接层上；第三焊垫于该第三保护层中，以接触该第三金属接触窗而形成第三焊垫层；中间粘着层于该中间焊垫层与该第三焊垫层间；其中藉由该中间粘着层将该中间焊垫层与该第三焊垫层接合。21.如权利要求20的经堆叠晶粒装置，其中该第一晶粒基材的厚度较该第二晶粒基材的厚度与该第三晶粒基材的厚度为厚。22.如权利要求20的经堆叠晶粒装置，进一步包括第四焊垫于该第一保护层中，其中该导电性粘着层冲是供该第一焊垫与该第二焊垫间的电性连接，以及该第一焊垫与该第四焊垫间的电性隔离。全文摘要一种经堆叠半导体装置及堆叠方法，该堆叠方法包括提供第一晶片，包括第一金属连接层；形成第一保护层于该第一金属连接层上；形成第一焊垫于该第一保护层中，以形成第一焊垫层；提供第二晶片，包括第二金属连接层；形成第二保护层于该第二金属连接层上；形成第二焊垫于该第二保护层中，以形成第二焊垫层；形成第一导电粘着层于该第一焊垫层上与形成第二导电粘着层于该第二焊垫层上的至少其中一个；以及通过该第一导电粘着层与该第二导电粘着层的至少其中一个将第一焊垫层与第二焊垫层各别的面接合来堆叠该第二晶片于该第一晶片上。文档编号H01L21/60GK101499432SQ200910002978公开日2009年8月5日申请日期2009年1月23日优先权日2008年2月1日发明者赵海军,陈民良申请人:茂德科技股份有限公司