半导体装置以及半导体装置的控制方法

半导体装置以及半导体装置的控制方法
【专利摘要】本发明提供能够抑制因贯通电流引起的异常显示的产生的半导体装置以及半导体装置的控制方法。公用电源部(21)根据公用反转信号(pol_c)的电压电平的切换使从输出端(241、242)输出的电压(VPC、VNC)的电压电平变化。公用电压输出部31设置于输出端241与公用电压输出端子310之间，具有根据公用控制信号SCOM[2：0]接通断开的P?MOS晶体管300以及N?MOS晶体管。控制部10生成在包括公用反转信号pol_c的信号电平的切换时间的规定期间使P?MOS晶体管以及N?MOS晶体管这双方断开的公用控制信号SCOM[2：0]。
【专利说明】
半导体装置以及半导体装置的控制方法
技术领域
[0001]本发明涉及半导体装置以及半导体装置的控制方法。
【背景技术】
[0002]作为具有格子状地配置的多个段电极以及多个公用电极的液晶面板的驱动方式，已知如下的矩阵驱动方式:通过对多个公用电极依次施加扫描电压来依次选择公用电极，对与连接于所选择的公用电极的像素中的欲使其点亮的像素连接的段电极施加信号电压。另外，已知使对公用电极以及段电极施加的电压的电平以多个阶段变化的ι/s偏置驱动方式。作为与通过这样的驱动方式驱动液晶面板的液晶驱动电路有关的技术，例如已知以下的技术。
[0003 ]例如，在专利文献I中记载了一种液晶驱动电路，其具有:公用信号输出电路，其以规定的顺序，将获取第I电位、第2电位或者中间电位的公用信号向液晶面板的公用电极供给；以及段信号输出电路，其根据公用信号，将获取第I电位、第2电位或者中间电位的段信号向液晶面板的段电极供给。在该液晶驱动电路中，段信号输出电路在切换段信号的电位的情况下，仅在第I期间使段信号的阻抗增加。
[0004]专利文献I:日本特开2013-41029号公报
[0005]在以1/S偏置驱动对液晶面板进行驱动的情况下，施加于公用电极的公用电压以及施加于段电极的段电压的电压电平以(S+1)阶段变化。因此，以1/S偏置驱动对液晶面板进行驱动的液晶驱动电路在输出用于生成公用电压以及段电压的电源电压的电源部，使输出电压的电压电平适当变化。
[0006]另一方面，已知在液晶面板中，若在施加于液晶元件的电场的方向上产生偏差，则因电气分解等的作用而液晶像素劣化。因此，在液晶驱动电路中，进行在I帧期间的前半期间和后半期间，维持像素的点亮状态并使施加于公用电极的电压和施加于段电极的电压的大小关系反转，以使得在施加于液晶元件的电场的方向上不产生偏差的帧反转。
[0007]以1/S偏置驱动方式对液晶面板进行驱动的液晶驱动电路的电源部在帧反转时切换输出电压的电压电平。电源部中的输出电压的切换例如使用设置于各个具有相互不同的电压电平的电源线与输出端之间的多个开关进行，但是在产生了该多个开关同时成为接通状态的期间的情况下，在该电源线间流动贯通电流。其结果是，有对公用电压以及段电压的电压电平造成扰动、在液晶面板产生闪烁等异常显示之虞。因此，为了防止上述的贯通电流的产生，使用在使与一方的电源线连接的开关成为断开状态之后、使与另一方的电源线连接的开关成为接通状态的时机调整电路。
[0008]然而，伴随着近年来的对半导体装置的低电压化的要求，通过时机调整电路来完全防止上述的贯通电流的产生变得困难。即，在供给至半导体装置的电源电压低下的情况下，产生由形成于该半导体装置的电路的转换速率、布线长度以及电容负载等引起的延迟时间变显著、时机调整电路不能适当地发挥作用、或者因在时机调整电路的后段产生的延迟时间的影响而电路在所意图的时机不动作等现象。
[0009]也考虑使用电路模拟来进行考虑了低电压时的延迟时间的影响的电路设计这样的对应，但低电压区域(例如IV以下)中的电路模拟的精度低，电路设计的验证作业需要庞大的工时以及成本。像这样，伴随着半导体装置的低电压化，在液晶驱动电路中防止贯通电流的产生变得困难，需要抑制由贯通电流引起的液晶面板中的异常显示的产生的新的技术。

【发明内容】

[0010]本发明是鉴于上述的点而完成的，其目的在于提供一种能够抑制由贯通电流引起的异常显示的产生的半导体装置以及半导体装置的控制方法。
[0011]本发明所涉及的半导体装置包括:第I电源部，其具有输出相互不同的电压电平的电压的第I电源输出端以及第2电源输出端，根据第I信号的信号电平的切换使从上述第I电源输出端以及上述第2电源输出端的各个输出的电压的电平分别变化;第I输出部，其具有设置于上述第I电源输出端与第I电压输出端子之间的第I输出级开关以及设置于上述第2电源输出端与上述第I电压输出端子之间的第2输出级开关；以及控制部，其进行上述第I输出级开关以及上述第2输出级开关的接通断开控制，以使得上述第I输出级开关以及上述第2输出级开关这双方在包括上述第I信号的信号电平的切换时间的规定期间为断开状态。
[0012]本发明所涉及的半导体装置的控制方法是包括电源部以及输出部的半导体装置的控制方法，上述电源部具有输出相互不同的电压电平的电压的第I电源输出端以及第2电源输出端，并根据第I信号的信号电平的切换使从上述第I电源输出端以及上述第2电源输出端输出的电压的电平分别变化，上述输出部具有设置于上述第I电源输出端与电压输出端子之间的第I输出级开关以及设置于上述第2电源输出端与上述电压输出端子之间的第2输出级开关，在该控制方法中包括:控制上述第I输出级开关以及上述第2输出级开关的接通断开，以使得上述第I输出级开关以及上述第2输出级开关这双方在包括上述第I信号的信号电平的切换时间的规定期间为断开状态。
[0013]根据本发明，能够提供能够抑制由贯通电流引起的异常显示的产生的半导体装置以及半导体装置的控制方法。
【附图说明】
[0014]图1是表示本发明的实施方式所涉及的构成液晶驱动电路的半导体装置的构成的图。
[0015]图2是表示由本发明的实施方式所涉及的半导体装置驱动的液晶面板的构成的图。
[0016]图3A是表示本发明的实施方式所涉及的公用电源部的构成的图。
[0017]图3B是表示本发明的实施方式所涉及的段电源部的构成的图。
[0018]图4是表示本发明的实施方式所涉及的公用电压输出部的构成的图。
[0019]图5是表示本发明的实施方式所涉及的段电压输出部的构成的图。
[0020]图6是表示本发明的实施方式所涉及的半导体装置的动作的时间图。
[0021]图7是表示本发明的实施方式所涉及的半导体装置的帧反转时以及帧切换时的动作的时间图。
[0022]图8是表不由贯通电流造成的影响的图。
[0023]附图标记说明:I…半导体装置;10...控制部；11...第I信号生成部；12...第2信号生成部；21...公用电源部；22…段电源部；31…公用电压输出部；32…段电压输出部；203、233…时机调整电路;211?214."P-M0S晶体管;241、242、251、252…输出端;310…公用电压输出端子；32(^.段电压输出端子；300?(:、301?(:、302?0子-]\105晶体管；300叱、301叱、302NC...N-M0S 晶体管；300PS、301PS、349PS...P-M0S 晶体管；300NS、301NS、349N(>.N-M0S 晶体管;pol_cr..公用反转信号;pol_s…段反转信号;Scqm[0]_1、Scqm[0]_2、Scqm[I]_KScom[I]_2、Scom[2]_1、Scom[2]_2...公用控制信号；Sseg[0]_1、Sseg[0]_2、Sseg[ I ]_1、Sseg[ I ]_2、Sseg
[49]_1、Sseg[49]_2...段控制信号。
【具体实施方式】
[0024]以下，参照附图对本发明的实施方式的一个例子进行说明。其中，在各附图中，对相同或者对应的构成要素以及部分赋予相同的参照标记。
[0025]图1是表示本发明的实施方式所涉及的搭载液晶驱动电路的半导体装置I的构成的框图。图2是表示由半导体装置I驱动的液晶面板500的构成的一个例子的图。
[0026]液晶面板500具有格子状地配置的多个段电极501以及多个公用电极502，在段电极501与公用电极502的各交叉部设置有未图示的液晶元件。在图2中，作为一个例子，例示了具有50根段电极501和3根公用电极502的液晶面板500。本实施方式所涉及的半导体装置I通过分别对3根公用电极502供给公用电压Vccimq、Vccimi以及VcciM2，分别对50根段电极501供给段电压VSEGO?VSEG49来进行液晶面板500的显示控制。半导体装置I例如通过公知的依次扫描方式进行液晶面板500中的图像显示。此外，能够由半导体装置I驱动的液晶面板的构成并不限定于图2所示的构成，段电极以及公用电极的数量也可以与图2所示的液晶面板500不同。
[0027]如图1所示，半导体装置I包括控制部10、电源部20以及输出部30而构成。
[0028]输出部30具有公用电压输出部31和段电压输出部32。公用电压输出部31具有与液晶面板500的公用电极502的各个对应的多个公用电压输出端子310，各公用电压输出端子310输出公用电压VcciMQ、VcciMl以及VCC)M2。公用电压输出部31基于从控制部10供给的公用控制信号Scqm[2:0]，将公用电压Vcqmq、Vcqmi以及Vcc)M2的电压电平设定成从电源部20供给的高电平电压VPC或者低电平电压VNC中的任一种电压电平。公用电压输出部31具有接受公用控制信号Scom[ 2:0 ]的输入的输入端313、接受高电平电压VPC的输入的输入端311以及接受低电平电压VNC的输入的输入端312。
[0029]段电压输出部32具有与液晶面板500的段电极501的各个对应的多个段电压输出端子320，从各段电压输出端子320输出段电压Vsecq?Vsec49。段电压输出部32基于从控制部10供给的段控制信号Sseg[49:0]，将段电压Vsegq?Vseg49的电压电平设定成从电源部20供给的高电平电压VPS或者低电平电压VNS中的任一种电压电平。段电压输出部32具有接受段控制信号SSEC[49:0]的输入的输入端323、接受高电平电压VPS的输入的输入端321以及接受低电平电压VNS的输入的输入端322。
[0030]电源部20具有公用电源部21以及段电源部22。公用电源部21输出成为用于生成公用电压VoM)、Vom以及Voim2的电源的高电平电压VPC以及低电平电压VNC。公用电源部21根据从控制部10供给的公用反转信号pol_c的信号电平的切换，使高电平电压VPC以及低电平电压VNC的电压电平分别变化。在本实施方式中，高电平电压VPC的电压电平以2阶段变化，低电平电压VNC的电压电平以2阶段变化。即，在本实施方式中，公用电源部21与1/3偏置驱动对应，输出电压电平相互不同的4个电压(后述的vpcl、vpc2、vncl以及vnc2)。公用电源部21具有输出高电平电压VPC的输出端241、输出低电平电压VNC的输出端242。另外，公用电源部21具有接受公用反转信号?01_(3的输入的输入端243。
[0031]段电源部22输出成为用于生成段电压Vsecq?Vsec49的电源的高电平电压VPS以及低电平电压VNS。段电源部22根据从控制部10供给的段反转信号pol_s的信号电平的切换，使高电平电压VPS以及低电平电压VNS的电压电平分别变化。在本实施方式中，高电平电压VPS的电压电平以2阶段变化，低电平电压VNS的电压电平以2阶段变化。即，在本实施方式中，段电源部22与1/3偏置驱动对应，输出电压电平相互不同的4个电压(后述的￥口81、￥口82、￥1181以及vns2)。段电源部22具有输出高电平电压VPS的输出端251、输出低电平电压VNS的输出端252。另外，段电源部22具有接受段反转信号?01_8的输入的输入端253。
[0032]控制部10具有第I信号生成部11以及第2信号生成部12。第I信号生成部11生成在进行帧切换以及帧反转的时机信号电平变化的公用反转信号pol_cW及段反转信号pol_s。帧切换在每个与时钟信号同步的规定的帧期间进行，帧反转在帧的切换后，在I帧期间的半个期间经过后进行。此外，帧反转是指在I帧期间的前半期间和后半期间，使施加于液晶面板500的公用电极502的公用电压和施加于段电极501的段电压的大小关系反转，以使得在施加于液晶面板500的液晶元件的电场的方向上不产生偏差的处理。控制部10与自身生成的时钟信号同步地将公用反转信号pol_c从输出端111输出，并且将段反转信号pol_s从输出端112输出。
[0033]第2信号生成部12生成段控制信号SSEG[49:0]并将其从输出端121输出，并且生成公用控制信号SCQM[ 2: O ]并将其从输出端122输出。
[0034]公用控制信号S?)m[2:0]是为了依次选择液晶面板500的公用电极502而独立地控制各个公用电压Vcqmq?Vcqm2的电压电平的信号。公用电压输出部31根据公用控制信号Scom[2:0]，将各个公用电压Vcqmq?Vcqm2的电压电平分别设定成高电平电压VPC以及低电平电压VNC中的任一种。
[0035]段控制信号SSEG[49:0]是通过基于显示图像独立地控制各个段电压Vsegq?Vseg49的电压电平，来控制液晶面板500中的各像素的点亮以及熄灭的信号。段电压输出部32根据段控制信号Sseg[49:0]，将各个段电压Vsegq?Vseg49的电压电平分别设定成高电平电压VPS以及低电平VNS中的任一种。
[0036]图3A是表示公用电源部21的详细构成的图。图3B是表示段电源部22的详细构成的图。公用电源部21具有输入端与接受公用反转信号pol_c的输入的输入端243连接的反相器201 以及 202。
[0037]反相器201以及202的输出端与时机调整电路203连接。时机调整电路203包括或非门204、与非门205、反相器206以及207而构成。反相器201的输出端与或非门204的一个输入端连接，反相器207的输出端与或非门204的另一个输入端连接。或非门204的输出端与反相器206的输入端连接。反相器202的输出端与与非门205的一个输入端连接，反相器206的输出端与与非门205的另一个输入端连接。与非门205的输出端与反相器207的输入端连接。
[0038]时机调整电路203在公用反转信号pol_c的信号电平从低电平转变为高电平的情况下，在使反相器207的输出信号S2c从高电平转变为低电平之后，使反相器206的输出信号Slc从高电平转变为低电平。另外，时机调整电路203在公用反转信号?01_(3的信号电平从高电平转变为低电平的情况下，在使反相器206的输出信号Scl从低电平转变为高电平之后，使反相器207的输出信号S2c从低电平转变为高电平。此外，时机调整电路203只要构成为以与公用反转信号pol_c的信号电平对应的上述顺序输出从2个输出端输出的输出信号Slc以及S2c即可，并不限定于上述的电路构成。
[0039]作为时机调整电路203的输出端的反相器206以及207的输出端分别与电平位移器208以及209的输入端连接。电平位移器208以及209具有使从反相器206以及207输出的信号的电平上升的功能。
[0040]由电平位移器208升压后的信号被供给至P-MOS晶体管211以及213的栅极。由电平位移器209升压后的信号在由反相器210将信号电平反转后，被供给至P-MOS晶体管212以及214的栅极。
[0041]对于P-MOS晶体管211而言，源极与生成电压vpcl的电源线连接，漏极与公用电源部21的输出端241连接。对于P-MOS晶体管212而言，源极与生成电压vpc2的电源线连接，漏极与公用电源部21的输出端241连接。
[0042]对于P-MOS晶体管213而言，源极与生成电压vncl的电源线连接，漏极与公用电源部21的输出端242连接。对于P-MOS晶体管214而言，源极与生成电压vnc2的电源线连接，漏极与公用电源部21的输出端242连接。上述各电源线生成的电压的大小关系是vpCl>vpC2>vncl>vnc20
[0043]在公用电源部21中，P-MOS晶体管211以及212互补性地接通断开。在P-MOS晶体管211为接通状态的情况下，电压vpc I作为高电平电压VPC从输出端241输出，在P-MOS晶体管212为接通状态的情况下，电压vpc2作为高电平电压VPC从输出端241输出。
[0044]另一方面，在公用电源部21中，P-MOS晶体管213以及214互补性地接通断开。在P-MOS晶体管213为接通状态的情况下，电压vncl作为低电平电压VNC从输出端242输出，在P-MOS晶体管214为接通状态的情况下，电压vnc2作为低电平电压VNC从输出端242输出。
[0045]公用电源部21根据公用反转信号pol_c的信号电平，从电压vpcl以及vpc2之中选择作为高电平电压VPC输出的电压，从电压vncl以及vnc2之中选择作为低电平电压VNC输出的电压。此外，在本实施方式中，在被选择为高电平电压VPC的电压是vpc I的情况下，被选择为低电平电压VNC的电压是vncl，在被选择为高电平电压VPC的电压是vpc2的情况下，被选择为低电平电压VNC的电压是vnc2。
[0046]在本实施方式中，公用反转信号？01_(3在1帧期间的前半期间呈高电平，由此，P-MOS晶体管211以及213成为接通状态，P-MOS晶体管212以及214成为断开状态。由此，在I帧期间的前半期间，电压vpcl作为高电平电压VPC输出，电压vncl作为低电平电压VNC输出。另外，在本实施方式中，公用反转信号pol_(^l帧期间的后半期间呈低电平，由此，P-MOS晶体管212以及214成为接通状态，P-MOS晶体管211以及213成为断开状态。由此，在I帧期间的后半期间，电压vpc2作为高电平电压VPC输出，电压vnc2作为低电平电压VNC输出。像这样，公用电源部21根据从控制部10输出的公用反转信号pol_c，使高电平电压VPC以及低电平电压VNC的电压电平变化。
[0047]在根据时机调整电路203的时机调整功能，P-MOS晶体管212以及214从断开状态转移至接通状态的情况下，在P-MOS晶体管211以及213从接通状态转移至断开状态之后，P-MOS晶体管212以及214从断开状态转移至接通状态。另外，在P-MOS晶体管211以及213从断开状态转移至接通状态的情况下，在P-MOS晶体管212以及214从接通状态转移至断开状态之后，P-MOS晶体管211以及213从断开状态转移至接通状态。
[0048]像这样，在使接通状态的晶体管成为断开状态之后，使断开状态的晶体管成为接通状态，由此，抑制因P-MOS晶体管211以及212同时成为接通状态而造成的贯通电流的产生，并且抑制因P-MOS晶体管213以及214同时成为接通状态而造成的贯通电流的产生。
[0049]像这样，公用电源部21具有抑制在电源间生成的贯通电流的产生的时机调整电路203，但伴随着近年来的对半导体装置的低电压化的要求，通过时机调整电路203的时机调整功能来完全防止贯通电流的产生变得困难。即，在供给至半导体装置I的电源电压为低电压(例如IV以下)的情况下，将会产生由形成于半导体装置I的电路的转换速率、布线长度以及电容负载等引起的延迟时间变显著、时机调整电路203不能适当地发挥作用、或者因在时机调整电路203的后段的电平位移器208、209以及反相器210产生的延迟时间的影响而电路在所意图的时机不动作等现象。其结果是，有产生上述的贯通电流之虞。
[0050]段电源部22具有与公用电源部21相同的构成。段电源部22具有输入端与接受段反转信号pol_s的输入的输入端253连接的反相器221以及222。
[0051]反相器221以及222的输出端与时机调整电路223连接。时机调整电路223包括或非门224、与非门225、反相器226以及227而构成。反相器221的输出端与或非门224的一个输入端连接，反相器227的输出端与或非门224的另一个输入端连接。或非门224的输出端与反相器226的输入端连接。反相器222的输出端与与非门225的一个输入端连接，反相器226的输出端与与非门225的另一个输入端连接。与非门225的输出端与反相器227的输入端连接。
[0052]时机调整电路223在段反转信号pol_s的信号电平从低电平转变为高电平的情况下，在使反相器227的输出信号S2s从高电平转变为低电平之后，使反相器226的输出信号Sls从高电平转变为低电平。另外，时机调整电路223在段反转信号pol_s的信号电平从高电平转变为低电平的情况下，在使反相器226的输出信号Sls从低电平转变为高电平之后，使反相器227的输出信号S2s从低电平转变为高电平。
[0053]作为时机调整电路223的输出端的反相器226以及227的输出端分别与电平位移器228以及229的输入端连接。电平位移器228以及229具有使从反相器226以及227输出的信号的电平上升的功能。
[0054]由电平位移器228升压后的信号被供给至P-MOS晶体管231以及233的栅极。由电平位移器229升压后的信号在由反相器230将信号电平反转后，被供给至P-MOS晶体管232以及234的栅极。
[0055]对于P-MOS晶体管231而言，源极与生成电压vpsl的电源线连接，漏极与段电源部22的输出端251连接。对于P-MOS晶体管232而言，源极与生成电压vps2的电源线连接，漏极与段电源部22的输出端251连接。
[0056]对于P-MOS晶体管233而言，源极与生成电压vnsl的电源线连接，漏极与段电源部22的输出端252连接。对于P-MOS晶体管234而言，源极与生成电压vns2的电源线连接，漏极与段电源部22的输出端252连接。上述各电源线生成电压的大小关系是vpsl >vps2> vnsl>vns2。此外，关于与公用电源部21中的输出电压的关系，例如也可以是vpsl = vpcl、vps2= vpc2、vnsl =vncl、vns2 = vnc2。
[0057]在段电源部22中，P-MOS晶体管231以及232互补性地接通断开。在P-MOS晶体管231为接通状态的情况下，电压vpsl作为高电平电压VPS从输出端251输出，在P-MOS晶体管232为接通状态的情况下，电压vps2作为高电平电压VPS从输出端251输出。
[0058]另一方面，在段电源部22中，P-M0S晶体管233以及234互补性地接通断开。在P-MOS晶体管233为接通状态的情况下，电压vnsl作为低电平电压VNS从输出端252输出，在P-MOS晶体管234为接通状态的情况下，电压vns2作为低电平电压VNS从输出端252输出。
[0059]段电源部22根据段反转信号pol_s的信号电平，从电压vpsl以及vps2之中选择作为高电平电压VPS输出的电压，从电压vnsl以及vns2之中选择作为低电平电压VNS输出的电压。此外，在本实施方式中，在被选择为高电平电压VPS的电压是vpsl的情况下，被选择为低电平电压VNS的电压是vnsl，在被选择为高电平电压VPS的电压是vps2的情况下，被选择为低电平电压VNS的电压是vns2。
[0060]在本实施方式中，段反转信号？01_8在1帧期间的前半期间呈低电平，由此，P-MOS晶体管232以及234成为接通状态，P-MOS晶体管231以及233成为断开状态。由此，在I帧期间的前半期间，电压vps2作为高电平电压VPS输出，电压vns2作为低电平电压VNS输出。另外，在本实施方式中，段反转信号pol_s在I帧期间的后半期间呈高电平，由此，P-MOS晶体管231以及233成为接通状态，P-MOS晶体管232以及234成为断开状态。由此，在I帧期间的后半期间，电压vpsl作为高电平电压VPS输出，电压vnsl作为低电平电压VNS输出。像这样，段电源部22根据从控制部10输出的段反转信号pol_s，使高电平电压VPS以及低电平电压VNS的电压电平变化。
[0061 ]在根据时机调整电路223的时机调整功能，P_M0S晶体管232以及234从断开状态转移至接通状态的情况下，在P-MOS晶体管231以及233从接通状态转移至断开状态之后，P-MOS晶体管232以及234从断开状态转移至接通状态。另外，在P-MOS晶体管231以及233从断开状态转移至接通状态的情况下，在P-MOS晶体管232以及234从接通状态转移至断开状态之后，P-MOS晶体管231以及233从断开状态转移至接通状态。
[0062]像这样，在使接通状态的晶体管成为断开状态之后，使断开状态的晶体管成为接通状态，由此，抑制因P-MOS晶体管231以及232同时成为接通状态而造成的贯通电流的产生，并且抑制因P-MOS晶体管233以及234同时成为接通状态而造成的贯通电流的产生。
[0063]像这样，段电源部22与公用电源部21同样具有抑制在电源间生成的贯通电流的产生的时机调整电路223，但伴随着近年来的对半导体装置的低电压化的要求，通过时机调整电路223的时机调整来防止上述的贯通电流的产生变得困难。即，在供给至半导体装置I的电源电压是低电压(例如IV以下)的情况下，将会产生由形成于半导体装置I的电路的转换速率、布线长度以及电容负载等引起的延迟时间变显著、时机调整电路223不能适当地发挥作用、或者因在时机调整电路223的后段的电平位移器228、229以及反相器230产生的延迟时间的影响而电路在所意图的时机不动作等现象。其结果是，有产生上述的贯通电流之虞。
[0064]图4是表示公用电压输出部31的详细构成的图。公用电压输出部31具有:与输出公用电压Voimq的公用电压输出端子310连接的P-MOS晶体管300PC以及N-MOS晶体管300NC、与输出公用电压Vcomi的公用电压输出端子310连接的P-M0S晶体管30IPC以及N-M0S晶体管30 INC、与输出公用电压Vcom2的公用电压输出端子310连接的P-MOS晶体管302PC以及N-MOS晶体管302NC。
[0065]对于P-MOS晶体管300PC、301PC以及302PC而言，分别源极与输入从公用电源部21输出的高电平电压VPC的输入端311连接，漏极与对应的公用电压输出端子310连接。对于N-MOS晶体管300NC、301NC以及302NC而言，分别源极与输入从公用电源部21输出的低电平电压VNC的输入端312连接，漏极与对应的公用电压输出端子310连接。
[0066 ]接受公用控制信号Scom [ 2:0 ]的输入的输入端313由各晶体管的栅极G0_ IC、G0_2C、G1_1C、G1_2C、G2_1C以及G2_2C构成。另外，公用控制信号&ομ[2:0]包括供给至上述各栅极的公用控制信号 Scqm[0]_1、Scqm[0]_2、Scqm[ I ]_1、Scqm[ I ]_2、Scqm[2]_1 以及 Scqm[2]_2。
[0067]公用控制信号SCQm[0]_1、SCQm[0]_2是通过独立地控制P-MOS晶体管300PC以及N-MOS晶体管300NC的接通断开来控制公用电压Vcqmq的电压电平的信号。通过根据控制信号Scom[0]_1以及Soim[0]_2例如P-MOS晶体管300PC成为接通状态、N-MOS晶体管300NC成为断开状态，公用电压Voimq的电压电平成为高电平电压VPC。另一方面，通过根据控制信号Soim[0]_I以及So)m[0]_2而N-MOS晶体管300NC成为接通状态、P-MOS晶体管300PC成为断开状态，公用电压Vccimq的电压电平成为低电平电压VNC。
[0068]同样地，公用控制信号Soim[ I ]_1、Scom[ I ]_2是通过独立地控制P-M0S晶体管301PC以及N-MOS晶体管301NC的接通断开来控制公用电压Vom的电压电平的信号。公用控制信号SC0M[2]_l、SaiM[2]_2是通过独立地控制P-MOS晶体管302PC以及N-MOS晶体管302NC的接通断开来控制公用电压V(X)M2的电压电平的信号。
[0069]此外，在本实施方式中，作为选择公用电压VcciMQ、VcciMl以及VCC)M2的电压电平的开关，使用P-MOS晶体管以及N-MOS晶体管，但也可以仅用P-MOS晶体管、或者仅用N-MOS晶体管来构成所涉及的开关。另外，也可以使用双极型晶体管。
[0070]图5是表不段电压输出部32的详细构成的图。段电压输出部32具有与公用电压输出部31同样的构成。段电压输出部32具有:与输出段电压Vsem的段电压输出端子320连接的P-MOS晶体管300PS以及N-MOS晶体管300NS、与输出段电压Vsegi的段电压输出端子320连接的P-MOS晶体管301PS以及N-MOS晶体管301NS、……与输出段电压Vseg49的段电压输出端子320连接的P-MOS晶体管349PS以及N-MOS晶体管349NS。此外，在图5中，虽省略了图示，但段输出部32具有:与设置于液晶面板500的50根段电极501的各个对应的50个段电压输出端子320、与这些50个段电压输出端子320的各个连接的P-MOS晶体管以及N-MOS晶体管。
[0071]对于P-MOS晶体管300PS、301PS、……以及349PS而言，分别源极与输入从段电源部22输出的高电平电压VPS的输入端3 21连接，漏极与对应的段电压输出端子3 20连接。对于N-MOS晶体管300NS、301NS、……以及349NS而言，分别源极与输入从段电源部22输出的低电平电压VNS的输入端322连接，漏极与对应的段电压输出端子320连接。
[0072 ]接受段控制信号Ssec [ 49:0 ]的输入的输入端3 23由各晶体管的栅极G0_1 S、G0_2 S、G1_1S、G1_2S、……G49_1S以及G49_2C构成。另外，段控制信号Sseg[49:0]包括供给至上述各極极的段控制信号35￡。[0]_1、35￡。[0]_2、35￡。[1 ]_1、Sseg[ I ]_2、......Sseg[49]_1 以及 Sseg[49]_2。
[0073]段控制信号Sseg[0]_1、Sseg[0]_2是通过独立地控制P-MOS晶体管300PS以及N-MOS晶体管300NS的接通断开来控制段电压Vsegq的电压电平的信号。通过根据控制信号SSEG[0]_I以及SSEG[0]_2例如P-MOS晶体管300PS成为接通状态、N-MOS晶体管300NS成为断开状态，段电压Vsem的电压电平成为高电平电压VPSc3S—方面，通过根据控制信号SsEC[0]j以及Ssec[0]_2而N-MOS晶体管300NS成为接通状态、P-MOS晶体管300PS成为断开状态，段电压Vsego的电压电平成为低电平电压VNS。
[0074]同样地，控制信号35￡(;[1]_1、3^[1]_2是通过独立地控制？-103晶体管301?3以及N-MOS晶体管301 NS的接通断开来控制段电压Vsegi的电压电平的信号。控制信号Sseg [ 49 ] _1、Sseg[49]_2是通过独立地控制P-MOS晶体管349PS以及N-MOS晶体管349NS的接通断开来控制段电压VSEC49的电压电平的信号。
[0075]此外，在本实施方式中，作为选择段电压Vsegq、Vseg1、......以及Vseg49的电压电平的开关，使用P-MOS晶体管以及N-MOS晶体管，但也可以仅用P-MOS晶体管、或者仅用N-MOS晶体管来构成所涉及的开关。另外，也可以使用双极型晶体管。
[0076]以下，对本实施方式所涉及的半导体装置I的动作进行说明。图6是表示半导体装置I的动作的一个例子的时间图。半导体装置I与在控制部10的内部生成的时钟信号Clk同步地动作。另外，半导体装置I进行在I帧期间Tf的前半期间和后半期间，使施加于液晶面板500的公用电极502的公用电压和施加于段电极的段电压的大小关系反转的帧反转。
[0077]控制部10使用时钟信号elk对I帧期间Tf进行计数，生成在每个与半个I帧期间Tf相当的期间信号电平变化的帧反转信号pol。控制部10根据帧反转信号pol的信号电平的变化生成信号电平变化的公用反转信号pol_cW及段反转信号pol_s，并分别供给至公用电源部21以及段电源部22。
[0078]在I帧期间Tf的前半期间，公用反转信号?01_(3呈高电平。由此，公用电源部21的P-MOS晶体管211以及213成为接通状态，P-MOS晶体管212以及214成为断开状态。因此，公用电源部21在I帧期间Tf的前半期间，将电压vpcl作为高电平电压VPC输出，将电压vncl作为低电平电压VNC输出。公用电压输出部31根据从控制部10供给的公用控制信号SCQM[2:0]，将公用电压VcciMQ、Vcqmi以及VcciM2的电压电平设定为高电平电压VPC( vpcl)或者低电平电压VNC(vncl)并输出。
[0079]在本实施方式中，I帧期间Tf的前半期间被分成3部分。在被分成3部分后的最初的期间，公用电压V.。的电压电平被设定为高电平电压(vpcl)，在下一个期间，公用电压Vcomi的电压电平被设定为高电平电压(vpcl)，在被分成3部分后的最后的期间，公用电压1(*2的电压电平被设定为高电平电压(vpcl)。在I帧期间Tf的前半期间，与被施加高电平电压(vpc I)的公用电极502连接的像素被选择为点亮对象。
[0080]另一方面，在I帧期间Tf的前半期间，段反转信号?01_8呈低电平。由此，段电源部22的P-MOS晶体管232以及234成为接通状态，P-MOS晶体管231以及233成为断开状态。因此，段电源部22在I帧期间Tf的前半期间，将电压vps2作为高电平电压VPS输出，将电压vns2作为低电平电压VNS输出。段电压输出部32根据从控制部1供给的段控制信号Ssec [ 49:0 ]，将段电压Vsegq、Vseg1、......以及Vseg49的电压电平设定为高电平电压VPS(vps2)或者低电平电压
VNS(vns2)并输出。
[0081]在I帧期间Tf的前半期间，配置在被施加低电平电压VNS(vns2)的段电极501与被施加高电平电压(vpcl)的公用电极502的交叉部的像素点亮，配置在被施加高电平电压VPS(vps2)的段电极501与被施加低电平电压VNC(vncl)的公用电极502的交叉部的像素熄灭。即，配置在段电极501与公用电极502的电位差最大的部位的像素点亮，这以外的像素熄灭。
[0082]另一方面，在I帧期间Tf的后半期间，公用反转信号？01_(3呈低电平。由此，公用电源部21的P-MOS晶体管212以及214成为接通状态，P-MOS晶体管211以及213成为断开状态。因此，公用电源部21在I帧期间Tf的后半期间，将电压vpc2作为高电平电压VPC输出，将电压vnc2作为低电平电压VNC输出。公用电压输出部31根据从控制部10供给的公用控制信号Scom[2:0]，将公用电压Voimo Joim1以及Voim2的电压电平设定为高电平电压VPC(vpc2)或者低电平电压VNC(vnc2)并输出。
[0083]在本实施方式中，I帧期间Tf的后半期间被分成3部分。在被分成3部分后的最初的期间，公用电压的电压电平被设定为低电平电压(vnc2)，在下一个期间，公用电压Vcomi的电压电平被设定为低电平电压(vnc2)，在被分成3部分后的最后的期间，公用电压VcciM2的电压电平被设定为低电平电压(vnc2)。在I帧期间Tf的后半期间，与被施加低电平电压(vnc2)的公用电极502连接的像素被选择为点亮对象。
[0084]另一方面，在I帧期间Tf的后半期间，段反转信号?01_8呈高电平。由此，段电源部22的P-MOS晶体管231以及233成为接通状态，P-MOS晶体管232以及234成为断开状态。因此，段电源部22在I帧期间Tf的后半期间，将电压vpsl作为高电平电压VPS输出，将电压vnsl作为低电平电压VNS输出。段电压输出部32根据从控制部1供给的段控制信号Ssec [ 49:0 ]，将段电压Vsegq、Vseg1、......以及Vseg49的电压电平设定为高电平电压VPS (vpsl)或者低电平电压
VNS(vnsl)并输出。
[0085]在I帧期间Tf的后半期间，配置在被施加高电平电压VPS(vpsl)的段电极501与被施加低电平电压(vnc2)的公用电极502的交叉部的像素点亮，配置在被施加低电平电压VNS(vnsl)的段电极501与被施加高电平电压VPC(vpc2)的公用电极502的交叉部的像素熄灭。即，配置在段电极501与公用电极502的电位差最大的部位的像素点亮，这以外的像素熄灭。像这样，在I帧期间Tf的前半期间和后半期间，高电平电压VPC、VPS以及低电平电压VNC、VNS的电压电平分别变化，并且被施加于公用电极的电压和被施加于段电极的电压的大小关系反转。
[0086]在以下，对帧反转时以及帧切换时的动作的详细进行说明。
[0087]若I帧期间Tf的前半期间结束，则公用反转信号pol_c的信号电平从高电平转变为低电平，并且段反转信号?01_8的信号电平从低电平转变为高电平。
[0088]通过公用反转信号pol_c的信号电平从高电平转变为低电平，公用电源部21的时机调整电路203的输出信号Slc的信号电平从低电平转变为高电平。而且，通过时机调整电路203的时机调整功能，在输出信号Slc的信号电平从低电平转变为高电平之后，输出信号S2c的信号电平从低电平转变为高电平。
[0089]时机调整电路203的输出信号Slc被输入至电平位移器208。电平位移器208使时机调整电路203的输出信号Slc的信号电平增大，并作为输出信号S3c输出。电平位移器208的输出信号S3c的信号电平从低电平转变为高电平的时机相对于时机调整电路203的输出信号Slc的信号电平从低电平转变为高电平的时机延迟。
[0090]时机调整电路203的输出信号S2c被输入至电平位移器209，在信号电平被增大后，输入至反相器210。反相器210输出使电平位移器209的输出信号反转后的输出信号S4c。反相器210的输出信号S4c的信号电平从高电平转变为低电平的时机相对于时机调整电路203的输出信号S2c的信号电平从低电平转变为高电平的时机延迟。
[0091]在图6所示的例子中，伴随着公用反转信号pol_c的从高电平向低电平的转变，电平位移器208的输出信号S3c的信号电平从低电平转变为高电平的时机比反相器210的输出信号S4c的信号电平从高电平转变为低电平的时机靠前，由时机调整电路203调整后的时机被维持。因此，在公用电源部21中，在P-MOS晶体管211以及213从接通状态转移至断开状态之后，P-MOS晶体管212以及214从断开状态转移至接通状态。在公用电源部21中，通过各晶体管以上述顺序进行接通断开，防止因P-MOS晶体管211以及212同时成为接通状态而造成的贯通电流的产生，防止因P-MOS晶体管213以及214同时成为接通状态而造成的贯通电流的产生。
[0092]另一方面，通过段反转信号pol_s的信号电平从低电平转变为高电平，段电源部22的时机调整电路223的输出信号S2s的信号电平从高电平转变为低电平。而且，通过时机调整电路223的时机调整功能，在输出信号S2s的信号电平从高电平转变为低电平之后，输出信号Sls的信号电平从高电平转变为低电平。
[0093]时机调整电路223的输出信号Sls被输入至电平位移器228。电平位移器228使时机调整电路223的输出信号Sls的信号电平增大，并作为输出信号S3s输出。电平位移器228的输出信号S3s的信号电平从高电平转变为低电平的时机相对于时机调整电路223的输出信号Sls的信号电平从高电平转变为低电平的时机延迟。
[0094]时机调整电路223的输出信号S2s被输入至电平位移器229，在信号电平被增大后，输入至反相器230。反相器230输出使电平位移器229的输出信号反转后的输出信号S4s。反相器230的输出信号S4s的信号电平从低电平转变为高电平的时机相对于时机调整电路223的输出信号S2s的信号电平从高电平转变而低电平的时机延迟。
[0095]在图6所示的例子中，伴随着段反转信号pol_s的从低电平向高电平的转变，电平位移器228的输出信号S3c的信号电平从高电平向低电平转变的时机比反相器230的输出信号S4s的信号电平从低电平转变为高电平的时机靠前。即，对于输出信号S3s以及S4s而言，按照与由时机调整电路223设定的顺序相反的顺序，信号电平转变。由此，在段电源部22中，在P-MOS晶体管231以及233从断开状态转移至接通状态之后，P-MOS晶体管232以及234从接通状态转移至断开状态。在段电源部22中，通过各晶体管按上述顺序进行接通断开，产生P-MOS晶体管231以及232同时成为接通状态的期间，产生贯通电流。并且，产生P-MOS晶体管233以及234同时成为接通状态的期间，产生贯通电流。
[0096]另一方面，若I帧期间Tf结束，则公用反转信号pol_c的信号电平从低电平转变为高电平，并且段反转信号?01_8的信号电平从高电平转变为低电平。
[0097]在图6所示的例子中，伴随着公用反转信号pol_c的从低电平向高电平的转变，电平位移器208的输出信号S3c的信号电平从高电平转变为低电平的时机比反相器210的输出信号S4c的信号电平从低电平转变为高电平的时机靠前。即，对于输出信号S3c以及S4c而言，按照与由时机调整电路203设定的顺序相反的顺序，信号电平转变。由此，在公用电源部21中，在P-MOS晶体管211以及213从断开状态转移至接通状态之后，P-MOS晶体管212以及214从接通状态转移至断开状态。在公用电源部21中，通过各晶体管按上述的顺序进行接通断开，产生P-MOS晶体管211以及212同时成为接通状态的期间，产生贯通电流。并且，产生P-MOS晶体管213以及214同时成为接通状态的期间，产生贯通电流。
[0098]引起上述的贯通电流的各晶体管的接通断开的时机的偏差在供给至半导体装置I的电源电压为低电压(例如IV以下)的情况下变显著。在要求低电压化的现状下，完全防止上述的贯通电流的产生较困难。
[0099]图8是表示由上述的贯通电流造成的影响的图。如图8所示，若I帧期间Tf的前半期间结束，在进行帧反转的时机在段电源部22中产生上述的贯通电流，则对段电压Vseco?Vseg49的电压电平产生扰动，由此，有在液晶面板500中产生闪烁等异常显示之虞。另外，若I帧期间Tf结束，在进行帧切换的时机在公用电源部21中产生上述的贯通电流，则对公用电压Vcqmq?Vcqm2的电压电平产生扰动，由此，有在液晶面板500中产生闪烁等异常显不之虞。
[0100]因此，本实施方式所涉及的半导体装置I在会产生贯通电流的帧反转以及帧切换的时机，将公用电压输出部31的各公用电压输出端子310浮置(高阻抗)，并且将段电压输出部32的各段电压输出端子320浮置(高阻抗)。
[0101]S卩，在帧反转以及帧切换的时机，公用电压输出部31的各公用电压输出端子310相对于输入端311以及312这双方为非连接，成为浮置(高阻抗)状态，由此，高电平电压VPC以及低电平电压VNC的输出停止。同样地，在帧反转的时机以及帧切换的时机，段电压输出部32的各段电压输出端子320相对于输入端321以及322这双方为非连接，成为浮置(高阻抗)状态，由此，高电平电压VPS以及低电平电压VNS的输出停止。
[0102]图7是表示帧反转以及帧切换的时机中的公用控制信号Som[2:0](SC0M[0]_1、SC0m[0]_1、Scqm[1]_1、Scqm[1]_1、Scqm[2]_1、Scqm[2]_1)的状态的时间图，与图6所示的时间图对应。
[0103]控制部10在公用反转信号?01_(3的信号电平转变的前后1/2时钟期间(合计I时钟期间)，使供给至公用电压输出部31的P-MOS晶体管300PC、301PC以及302PC的栅极的公用控制信号3。(11[0]_1、5。(11[1]_1以及3。(》1[2]」的信号电平为高电平，使供给至公用电压输出部31的N-MOS晶体管300NC、301NC以及302NC的栅极的公用控制信号SCQm[0]_2、SCQm[1]_2以及Scom[2]_2的信号电平为低电平。由此，P-MOS晶体管300PC、301PC以及302PC和N-MOS晶体管300NC、301NC以及302NC—起为断开状态。由此，公用电压输出部31的各公用电压输出端子310从输入端311以及312这双方分开，成为浮置(高阻抗)状态。即，在公用反转信号pol_c的信号电平转变的前后1/2时钟期间(合计I时钟期间)，公用电压VcciMQ、VcciMI以及VcciM2的输出停止。此外，液晶面板的各像素将紧接之前所施加的电压的电平保持一定期间，所以即使暂时使公用电压输出端子310成为浮置(高阻抗)状态，也对画质几乎没有影响。
[0104]像这样，通过在帧反转以及帧切换的时机，将公用电压输出部31的各公用电压输出端子310从输入端311以及312这双方分开，能够防止在公用电源部21中产生的贯通电流的影响波及至公用电压V0M)、VCC)M1以及VCQM2。即，根据本实施方式所涉及的半导体装置1，能够不伴随为了防止贯通电流的产生自身而进行的时机调整所需要的庞大的作业工时以及成本，就抑制液晶面板500中的异常显示的产生。
[0105]另外，通过使帧反转以及帧切换的时机和使公用电压输出端子310成为浮置(高阻抗)状态的时机与共通的时钟信号elk同步，容易结合帧反转以及帧切换的时机来使公用电压输出端子310成为浮置(高阻抗)状态。
[0106]此外，在本实施方式中，在公用反转信号？01_(:的信号电平转变的前后1/2时钟期间(合计I时钟期间)，使公用电压输出端子310为浮置(高阻抗)状态，但并不限定于该方式。将使公用电压输出端子310成为浮置(高阻抗)状态的期间设定成包括公用电源部21中的各晶体管的接通断开的切换的从开始至结束为止的期间即可。如本实施方式那样，通过在公用反转信号pol_c的信号电平转变的前后期间使公用电压输出端子310为浮置(高阻抗)状态，能够可靠地防止贯通电流的影响波及至公用电压Vomk Vccimi以及Vcom2。
[0107]同样地，控制部10在段反转信号pol_s的信号电平转变的前后1/2时钟期间(合计I时钟期间)，使供给至段电压输出部32的P-MOS晶体管300PS、301PS、……以及349PS的栅极的段控制信号SSEG[0]_1、SSEG[1]_1、……以及SSEG[49]_1的信号电平为高电平，使供给至段电压输出部32的N-MOS晶体管300NS、301NS、……以及349NS的栅极的段控制信号Sseg[0]_2、Sseg[1]_2,……以及Sseg[49]_2的信号电平为低电平(未图示)。由此，P-MOS晶体管300PS、301PS、……以及349PS和N-MOS晶体管300NS、301NS、……以及349NS—起为断开状态。由此，段电压输出部32的各段电压输出端子320从输入端321以及322这双方分开，成为浮置(高阻抗)状态。即，在段反转信号?01_8的信号电平转变的前后1/2时钟期间(合计I时钟期间)，段电压Vsegq、Vseg1、......以及Vseg49的输出停止。此外，液晶面板的各像素将紧接之前所施加的电压的电平保持一定期间，所以即使暂时使段电压输出端子320为浮置(高阻抗)状态，也对画质几乎没有影响。。
[0108]像这样，通过在帧反转以及帧切换的时机，将段电压输出部32的各段电压输出端子320从输入端321以及322这双方分开，能够抑制在段电源部22中产生的贯通电流的影响波及至段电压Vsegq、Vseg1、......以及Vseg49。能够抑制液晶面板500中的异常显不的产生。即，
根据本实施方式所涉及的半导体装置I，能够不伴随为了防止贯通电流的产生自身而进行的时机调整所需要的庞大的作业工时以及成本，就抑制液晶面板500中的异常显示的产生。
[0109]另外，通过使帧反转以及帧切换的时机和使段电压输出端子320成为浮置(高阻抗)状态的时机与共通的时钟信号elk同步，容易结合帧反转以及帧切换的时机来使段电压输出端子320成为浮置(高阻抗)状态。
[0110]此外，在本实施方式中，在段反转信号pol_s的信号电平转变的前后1/2时钟期间(合计I时钟期间)，使段电压输出端子320成为浮置(高阻抗)状态，但并不限定于该方式。将使段电压输出端子320成为浮置(高阻抗)状态的期间设定成包括段电源部22中的各晶体管的接通断开的切换的从开始至结束为止的期间即可。如本实施方式那样，通过在段反转信号pol_s的信号电平转变的前后期间使段电压输出端子320为浮置(高阻抗)状态，能够可靠地防止贯通电流的影响波及至段电压Vsecq、Vsec1、......以及Vsec49。
[0111]综上所述，根据本实施方式所涉及的半导体装置I，完全防止贯通电流的产生自身较困难，但能够抑制因贯通电流引起的异常显示的产生。
[0112]此外，在本实施方式中，例示了半导体装置I包括包含公用电源部21以及公用电压输出部31的单元和包含段电源部22以及段电压输出部32的单元这双方的构成，但也可以是包括任一方单元的构成。
[0113]另外，在本实施方式中，例示了公用电压输出部31以及段电压输出部32具有多个电压输出端子的构成，但公用电压输出部31以及段电压输出部32具有至少I个电压输出端子即可。
[0114]此外，公用电源部21是本发明的第I电源部的一个例子。公用电压输出部31是本发明的第I输出部的一个例子。控制部10是本发明的控制部的一个例子。公用反转信号pol_c以及段反转信号pol_s是本发明的第I信号的一个例子。公用电源部21的输出端241是本发明的第I电源输出端的一个例子。公用电源部21的输出端242是本发明的第2电源输出端的一个例子。公用电压输出端子310是本发明的第I电压输出端子的一个例子。公用控制信号Scom[0]_1、Scqm[ 1]_1以及Scqm[2]_1是本发明的第2信号的一个例子。公用控制信号Scqm[0]_
2、50*[1]_2以及50*[2]_2是本发明的第3信号的一个例子^03晶体管30(^、301?(:以及302PC是本发明的第I输出级开关的一个例子。N-MOS晶体管300NC、301NC以及302NC是本发明的第2输出级开关的一个例子。
[0115]P-MOS晶体管211是本发明的第I电源开关的一个例子。P-MOS晶体管212是本发明的第2电源开关的一个例子。P-MOS晶体管213是本发明的第3电源开关的一个例子。P-MOS晶体管214是本发明的第4电源开关的一个例子。时机调整电路203、反相器201、202、210以及电平位移器208、209是本发明的切换控制部的一个例子。时机调整电路203是本发明的时机调整电路的一个例子。第I信号生成部11是本发明的第I信号生成部的一个例子。第2信号生成部12是本发明的第2信号生成部的一个例子。
[0116]段电源部22是本发明的第2电源部的一个例子。段电压输出部32是本发明的第2输出部的一个例子。段电源部22的输出端251是本发明的第3电源输出端的一个例子。段电源部22的输出端252是本发明的第4电源输出端的一个例子。段电压输出端子320是本发明的第2电压输出端子的一个例子。段控制信号55￡(；[0]_1、55￡(；[1]_1、......以及Sseg[49]_1是本发明的第4信号的一个例子。段控制信号Ssec[0]_2、Ssec[1]_2、……以及SSEC[49]_2是本发明的第5的信号的一个例子。P-MOS晶体管300PS、301PS、……以及349PS是本发明的第3输出级开关的一个例子。N-MOS晶体管300NS、301NS、……以及349NS是本发明的第4输出级开关的一个例子。
【主权项】
1.一种半导体装置，其中，包括:第1电源部，其具有输出相互不同的电压电平的电压的第1电源输出端以及第2电源输 出端，根据第1信号的信号电平的切换使从所述第1电源输出端以及所述第2电源输出端的 各个输出的电压的电平分别变化；第1输出部，其具有设置于所述第1电源输出端与第1电压输出端子之间的第1输出级开 关、以及设置于所述第2电源输出端与所述第1电压输出端子之间的第2输出级开关；以及控制部，其进行所述第1输出级开关以及所述第2输出级开关的接通断开控制，以使得 所述第1输出级开关以及所述第2输出级开关这双方在包括所述第1信号的信号电平的切换 时间的规定期间为断开状态。2.根据权利要求1所述的半导体装置，其中，所述第1电源部包括:第1电源开关，其设置于产生第1电压的第1电源线与所述第1电源输出端之间；第2电源开关，其设置于产生比所述第1电压小的第2电压的第2电源线与所述第1电源 输出端之间；第3电源开关，其设置于产生比所述第2电压小的第3电压的第3电源线与所述第2电源 输出端之间；第4电源开关，其设置于产生比所述第3电压小的第4电压的第4电源线与所述第2电源 输出端之间；以及切换控制部，其根据所述第1信号的信号电平的切换，将第1电源开关以及所述第2电源 开关中的一方切换成断开状态，将另一方切换成接通状态，并且将所述第3电源开关以及所 述第4电源开关中的一方切换成断开状态，将另一方切换成接通状态。3.根据权利要求2所述的半导体装置，其中，所述切换控制部包括在不同的时机进行第1电源开关的接通断开的切换和所述第2电 源开关的接通断开的切换、在不同的时机进行第3电源开关的接通断开的切换和所述第4电 源开关的接通断开的切换的时机调整电路。4.根据权利要求2或3所述的半导体装置，其中，所述第1输出级开关以及所述第2输出级开关这双方为断开状态的所述规定期间包括 所述第1至第4电源开关的接通断开的切换的从开始至结束的期间。5.根据权利要求1至4中任意一项所述的半导体装置，其中，所述第1输出级开关以及所述第2输出级开关这双方为断开状态的所述规定期间包括 所述第1信号的信号电平的切换时间的前后期间。6.根据权利要求1至5中任意一项所述的半导体装置，其中，所述第1信号是与时钟信号同步的信号，所述第1输出级开关以及所述第2输出级开关这双方与所述时钟信号同步地成为断开 状态，所述第1输出级开关以及所述第2输出级开关这双方为断开状态的所述规定期间是与 所述时钟信号的周期对应的期间。7.根据权利要求1至6中任意一项所述的半导体装置，其中，所述控制部具有:第1信号生成部，其生成所述第1信号；以及第2信号生成部，其生成控制所述第1输出级开关的接通断开的第2信号以及控制所述 第2输出级开关的接通断开的第3信号。8.根据权利要求1至7中任意一项所述的半导体装置，其中，所述第1输出部具有:设置于所述第1电源输出端与多个第1电压输出端子的各个之间 的多个第1输出级开关、以及设置于所述第2电源输出端与所述多个第1电压输出端子的各 个之间的多个第2输出级开关，所述控制部进行所述多个第1输出级开关的各个以及所述多个第2输出级开关的各个 的接通断开控制，以使得所述多个第1输出级开关的各个以及所述多个第2输出级开关的各 个在包括所述第1信号的信号电平的切换时间的规定期间为断开状态。9.根据权利要求1至8中任意一项所述的半导体装置，其中，所述半导体装置还包括:第2电源部，其具有输出相互不同的电压电平的电压的第3电源输出端以及第4电源输 出端，根据所述第1信号的信号电平的切换使从所述第3电源输出端以及所述第4电源输出 端的各个输出的电压的电平分别变化;以及第2输出部，其具有设置于所述第3电源输出端与第2电压输出端子之间的第3输出级开 关、以及设置于所述第4电源输出端与所述第2电压输出端子之间的第4输出级开关，所述控制部进行所述第3输出级开关以及所述第4输出级开关的接通断开控制，以使得 所述第3输出级开关以及所述第4输出级开关这双方在包括所述第1信号的信号电平的切换 时间的规定期间为断开状态。10.根据权利要求9所述的半导体装置，其中，所述第2输出部具有:设置于所述第3电源输出端与多个第2电压输出端子的各个之间 的多个第3输出级开关、以及设置于所述第4电源输出端与所述多个第2电压输出端子的各 个之间的多个第4输出级开关，所述控制部进行所述多个第3输出级开关的各个以及所述多个第4输出级开关的各个 的接通断开控制，以使得所述多个第3输出级开关的各个以及所述多个第4输出级开关的各 个在包括所述第1信号的信号电平的切换时间的规定期间为断开状态。11.一种控制方法，是半导体装置的控制方法，所述半导体装置包括:电源部，其具有输出相互不同的电压电平的电压的第1电源输出端以及第2电源输出 端，根据第1信号的信号电平的切换使从所述第1电源输出端以及所述第2电源输出端输出 的电压的电平分别变化;以及输出部，其具有设置于所述第1电源输出端与电压输出端子之间的第1输出级开关、以 及设置于所述第2电源输出端与所述电压输出端子之间的第2输出级开关，在所述半导体装置的控制方法中，进行所述第1输出级开关以及所述第2输出级开关的接通断开控制，以使得所述第1输 出级开关以及所述第2输出级开关这双方在包括所述第1信号的信号电平的切换时间的规 定期间为断开状态。
【文档编号】G09G3/36GK106023911SQ201610169091
【公开日】2016年10月12日
【申请日】2016年3月23日
【发明人】山下崇
【申请人】拉碧斯半导体株式会社