半导体布置及其形成方法
【技术领域】
[0001] 本发明实施例设及半导体布置及其形成方法。
【背景技术】
[0002] 接触件用于在半导体器件中的不同部件中或之间制造电连接。例如，接触件用于 将一个金属层连接到另一个金属层或另一个器件层，其中，金属层通过其他方式彼此电隔 离，诸如通过将金属层分隔开的绝缘材料或介电材料。
【发明内容】
[0003] 为了解决现有技术中存在的问题，根据本发明的一个实施例，提供了一种半导体 布置，包括：第一对准间隔件，具有基本垂直的第一外表面并且位于第一栅极结构的第二侧 上，其中，所述第一外表面与所述第一对准间隔件的第一内表面相对，所述第一内表面与所 述第一栅极结构相接触；第二对准间隔件，具有基本垂直的第二外表面并且位于第二栅极 结构的第一侧上，其中，所述第二外表面与所述第二对准间隔件的第二内表面相对，所述第 二内表面与所述第二栅极结构相接触；W及导电接触件，与第一有源区域的基本平坦表面 相接触并且位于所述第一对准间隔件和所述第二对准间隔件之间。
[0004] 根据本发明的另一实施例，提供了一种形成半导体布置的方法，包括：在第一伪栅 极结构的第二侧上形成第一对准间隔件；在第二伪栅极结构的第一侧上形成第二对准间隔 件，使得第一有源区域位于所述第一对准间隔件和所述第二对准间隔件之间；在所述第一 有源区域上方形成第一层间介电（ILD)层；形成第一栅极结构代替所述第一伪栅极结构； 形成第二栅极结构代替所述第二伪栅极结构；W及通过选择性蚀刻从所述第一有源区域上 方去除所述第一 ILD层，使得所述第一有源区域具有基本平坦表面。
[0005] 根据本发明的又一实施例，提供了一种半导体布置，包括：第一对准间隔件，具有 基本垂直的第一外表面并且位于第一栅极结构的第二侧上，其中，所述第一外表面与第一 内表面相对，所述第一内表面与所述第一栅极结构相接触；第二对准间隔件，具有基本垂直 的第二外表面并且位于第二栅极结构的第一侧上，其中，所述第二外表面与第二内表面相 对，所述第二内表面与所述第二栅极结构相接触；第=对准间隔件，具有基本垂直的第= 外表面并且位于所述第一栅极结构的第一侧上，其中，所述第=外表面与第=内表面相对， 所述第=内表面与所述第一栅极结构相接触；第四对准间隔件，具有基本垂直的第四外表 面并且位于所述第二栅极结构的第二侧上，其中，所述第四外表面与第四内表面相对，所述 第四内表面与所述第二栅极结构相接触；W及导电接触件，与第一有源区域相接触并且位 于所述第一对准间隔件和所述第二对准间隔件之间，所述第一有源区域几乎不具有表面损 坏。
【附图说明】
[0006] 当结合附图进行阅读时，根据下面详细的描述可W更好地理解本公开的方面。应 该注意的是，根据工业中的标准实践，各个部件没有被按比例绘制。实际上，为了清楚的讨 论，各个部件的尺寸可W被任意增加或减少。
[0007] 图1是根据一些实施例的示出形成半导体布置的方法的流程图。
[000引图2是根据一些实施例的半导体布置的示图。
[0009] 图3是根据一些实施例的半导体布置的示图。
[0010] 图4是根据一些实施例的半导体布置的示图。
[0011] 图5是根据一些实施例的半导体布置的示图。
[0012] 图6是根据一些实施例的半导体布置的示图。
[0013] 图7是根据一些实施例的半导体布置的示图。
[0014] 图8是根据一些实施例的半导体布置的示图。
[0015] 图9是根据一些实施例的半导体布置的示图。
[0016] 图10是根据一些实施例的半导体布置的示图。
[0017] 图11是根据一些实施例的半导体布置的示图。
[001引图12是根据一些实施例的半导体布置的示图。
[0019] 图13是根据一些实施例的半导体布置的示图。
[0020] 图14是根据一些实施例的半导体布置的示图。
【具体实施方式】
[0021] W下公开提供了用于实现所提供的主题的不同特征的许多不同的实施例或实例。 W下描述部件和配置的具体实例W简化本公开。当然，该些仅仅是实例而不意为限制。例 如，在W下描述中第一部件形成在第二部件上方或在第二部件上可包括第一部件和第二部 件被形成为直接接触的实施例，并且还可包括形成位于第一部件和第二部件之间的附加部 件W使第一部件和第二部件可不直接接触的实施例。此外，本公开可在各个实例中重复参 照数字和/或字母。该重复是出于简明和清楚的目的，而其本身并未指示所述的各个实施 例和/或结构之间的关系。
[0022] 另外，空间相对位置的术语，例如"在...下方"、"下面"、"低于"、"在…之上"、"上 面"等等，可用于本文W简化描述在附图中示出的一个元件或部件与另一个或一些元件或 部件的关系的描述。除在附图中所描述出的定向，空间相对位置的术语包含器件在使用或 操作时的不同定向。装置可是另外定向的（旋转90度或处于其他定向），并且可同样地相 应地解释本文使用的空间相对位置描述词。
[0023] 本文提供一种或多种用于形成半导体布置的技术和由此形成的产物结构。
[0024] 图1中示出了根据一些实施例的形成半导体布置200的方法100,而图2至图14 中示出了处于制造的各个阶段的由此形成的一种或多种结构。诸如图14中示出的，根据一 些实施例，半导体布置200包括具有基本垂直的第一外表面240a的第一对准间隔件218a， 第一对准间隔件218a位于第一栅极结构226a的第二侧21化上，其中，第一外表面240a与 第一对准间隔件218a的第一内表面24化相对。在一些实施例中，第一内表面24化与第一 栅极结构226a相接触。在一些实施例中，具有基本垂直的第二外表面242a的第二对准间 隔件218b位于第二栅极结构22化的第一侧219a上，其中，第二外表面242a与第二对准间 隔件218b的第二内表面24化相对。在一些实施例中，第二内表面24化与第二栅极结构 22化相接触。在一些实施例中，导电接触件232与第一有源区域204a的基本平坦的第一 顶面236a相接触并位于第一对准间隔件218a与第二对准间隔件218b之间。在一些实施 例中，形成在具有基本垂直的第一外表面240a的第一对准间隔件218a和具有基本垂直的 第二外表面242a的第二对准间隔件218b之间的导电接触件232具有比形成在不具有基本 垂直的外表面的对准间隔件之间的接触件更期望的接触形状。在一些实施例中，相比于不 是基本平坦的有源区域，第一有源区域204a的基本平坦的第一顶面236a表示第一有源区 域204a的基本未损坏的结构。在一些实施例中，相比于损坏的第一有源区域，基本未损坏 的第一有源区域204a具有与导电接触件232的更大的接触面积。在一些实施例中，相比于 不具有较大的接触面积的有源区域或不是基本未损坏的有源区域，第一有源区域204a或 基本未损坏的第一有源区域204a的较大的接触面积中的至少一个导致第一有源区域204a 与导电接触件232之间的较低的接触电阻。在一些实施例中，基本未损坏表示基本均匀的 晶格结构，诸如基本上未受半导体加工活动影响的晶格结构。
[0025] 如图4所示，根据一些实施例，在图1中的步骤102处，在第一伪栅极结构214a的 第二侧20化上形成第一对准间隔件218a，并且在第二伪栅极结构214b的第一侧209a上形 成第二对准间隔件218b。转到图4之前的图2,根据一些实施例，半导体布置200包括衬底 202。在一些实施例中，衬底202包含娃或错中的至少一种。根据一些实施例，衬底202包 括外延层、绝缘体上娃（SOI)结构、晶圆、或由晶圆形成的管巧中的至少一个。在一些实施 例中，第一伪多晶娃206a位于衬底202上，初始的第一硬掩模208a位于第一伪多晶娃206a 上方，并且第一氧化物掩模210a位于初始的第一硬掩模208a上方。在一些实施例中，第一 伪栅极结构214a包括位于第一伪多晶娃206a、初始的第一硬掩模208a和第一氧化物掩模 210a的第一侧207a上的第一侧壁间隔件212a ;位于第一伪多晶娃206a、初始的第一硬掩 模208a和第一氧化物掩模210a的第二侧20化上的第二侧壁间隔件21化；W及第一伪多晶 娃206a、初始的第一硬掩模208a和第一氧化物掩模210a。在一些实施例中，第二伪多晶娃 20化与第一伪栅极结构214a相邻。在一些实施例中，初始的第二硬掩模208b位于第二伪 多晶娃20化上方，并且第二氧化物掩模21化位于初始的第二硬掩模208b上方。在一些 实施例中，第二伪栅极结构214b包括位