SiCN或SiOCN 中的至少一种。
[0060] 在上述半导体布置中，至少满足W下条件之一；所述第一对准间隔件具有介于约 50nm至约120nm之间的第一对准宽度；或所述第二对准间隔件具有介于约50nm至约120nm 之间的第二对准宽度。
[0061] 前面概述了若干实施例的特征，使得本领域的技术人员可W更好地理解本公开的 各个方面。本领域的技术人员应该理解，他们可W容易地使用本公开作为用于设计或修改 用于执行与本公开相同或类似的目的和/或实现相同或类似优点的其它工艺和结构的基 础。本领域的技术人员还应该意识到，该种等同结构不背离本公开的精神和范围，并且可W 进行各种改变、替换和变更而不背离本公开的精神和范围。
[0062] 在此提供了本实施例的多种操作。所描述的一些或全部的操作的顺序并不解释为 暗示该些操作是必然地顺序相关的。可理解可选的顺序具有本描述的有益效果。进一步， 可理解的是，不是所有呈现在本文提出的每个实施例中的操作都是必须的。
[0063] 可理解的是，本文描述的层、部件、元件等W彼此相关的特定尺寸示出，诸如结构 尺寸或定向，例如，用于简化和易于理解的目的，而在一些实施例中，层、部件、元件等的实 际尺寸基本不同于在本文示出的。此外，本文提及了存在的形成层、部件、元件等的所中技 术，例如，诸如蚀刻技术、注入技术、渗杂技术、旋涂技术、诸如磁控瓣射或离子束瓣射的瓣 射技术、诸如热生长的生长技术、或者诸如化学汽相沉积（CVD)、物理汽相沉积（PVD)、等离 子增强的化学汽相沉积（PECVD)、或原子层沉积（ALD)的沉积技术。
[0064] 另外，本文中使用的"示例性的"意为用作实例、事例、说明等，并且并不必须是有 优选的。如本申请中所使用的，"或"意指包括"或"而不是排除"或"。此外，除非详细说明 或在上下文中清楚地直接表示为单数形式，否则在本申请中所使用的"一"或"一个"通常 解释为"一个或多个"。此外，A和B中的至少一个和/或类似的通常意为A或B或者A和 B该两者。此外，在某种程度上，"包括"、"具有"、"有"、"用"或它们的变体用于细节描述或 权利要求，该种术语意指w类似于"包括"的方式包含。此外，除非详细描述，否则"第一"、 "第二"等并不意指暗示时间侧面、空间方位、顺序等。相反，该类术语仅仅用做部件、元件、 项目等的标识符、名称等。例如，第一元件和第二元件通常对应于元件A和元件B或两个不 同或两个完全相同的元件或相同的元件。
[00化]此外，尽管关于一种或多种实现方式示出和描述了本发明，但本领域普通技术人 员可W根据阅读和理解说明书和附图进行等同的变化或修改。本发明包括所有此类的修改 和变化，且仅由权利要求的范围来限定本发明。特别地，关于多个通过上面描述的部件（例 如，元件、资源等）所执行的功能，除非另有说明，用于描述该样的部件的术语意在相符的 任何执行所描述的部件的特定功能的部件（例如，其在功能上是等同的），尽管在结构上并 不等同于所公开的结构。此外，虽然可能仅关于若干实施方式的一个公开了本发明的特定 特征，但是该些特征可W根据需要和用于任何给定或特定应用的优势而与其他实施方式的 一个或多个其他特征结合。
【主权项】
1. 一种半导体布置，包括： 第一对准间隔件，具有基本垂直的第一外表面并且位于第一栅极结构的第二侧上，其 中，所述第一外表面与所述第一对准间隔件的第一内表面相对，所述第一内表面与所述第 一栅极结构相接触； 第二对准间隔件，具有基本垂直的第二外表面并且位于第二栅极结构的第一侧上，其 中，所述第二外表面与所述第二对准间隔件的第二内表面相对，所述第二内表面与所述第 二栅极结构相接触；以及 导电接触件，与第一有源区域的基本平坦表面相接触并且位于所述第一对准间隔件和 所述第二对准间隔件之间。2. 根据权利要求1所述的半导体布置，所述第一栅极结构包括： 第一侧壁间隔件； 第二侧壁间隔件，所述第一对准间隔件与所述第二侧壁间隔件相接触； 第一粘合层，位于所述第一侧壁间隔件和所述第二侧壁间隔件之间； 第一栅电极，位于所述第一粘合层上方并且位于所述第一侧壁间隔件和所述第二侧壁 间隔件之间；以及 第一硬掩模，位于所述第一栅电极上方并且位于所述第一侧壁间隔件和所述第二侧壁 间隔件之间。3. 根据权利要求2所述的半导体布置，所述第二栅极结构包括： 第三侧壁间隔件，所述第二对准间隔件与所述第三侧壁间隔件相接触； 第四侧壁间隔件； 第二粘合层，位于所述第三侧壁间隔件和所述第四侧壁间隔件之间； 第二栅电极，位于所述第二粘合层上方并且位于所述第三侧壁间隔件和所述第四侧壁 间隔件之间；以及 第二硬掩模，位于所述第二栅电极上方并且位于所述第三侧壁间隔件和所述第四侧壁 间隔件之间。4. 根据权利要求3所述的半导体布置，至少满足以下条件之一： 所述第一粘合层位于所述第一侧壁间隔件和所述第一栅电极之间； 所述第一粘合层位于所述第二侧壁间隔件和所述第一栅电极之间； 所述第二粘合层位于所述第三侧壁间隔件和所述第二栅电极之间；或 所述第二粘合层位于所述第四侧壁间隔件和所述第二栅电极之间。5. 根据权利要求1所述的半导体布置，包括：位于所述第一栅极结构上方的第一层间 介电帽。6. 根据权利要求1所述的半导体布置，包括：位于所述第二栅极结构上方的第二层间 介电帽。7. 根据权利要求1所述的半导体布置，至少满足以下条件之一： 所述第一对准间隔件包含Si3N4、SiON、SiCN或SiOCN中的至少一种；或 所述第二对准间隔件包含Si3N4、SiON、SiCN或SiOCN中的至少一种。8. 根据权利要求1所述的半导体布置，包括： 第三对准间隔件，具有基本垂直的第三外表面并且位于所述第一栅极结构的第一侧 上，其中，所述第三外表面与所述第三对准间隔件的第三内表面相对，所述第三内表面与所 述第一栅极结构相接触；以及 第四对准间隔件，具有基本垂直的第四外表面并且位于所述第二栅极结构的第二侧 上，其中，所述第四外表面与所述第四对准间隔件的第四内表面相对，所述第四内表面与所 述第二栅极结构相接触。9. 一种形成半导体布置的方法，包括： 在第一伪栅极结构的第二侧上形成第一对准间隔件； 在第二伪栅极结构的第一侧上形成第二对准间隔件，使得第一有源区域位于所述第一 对准间隔件和所述第二对准间隔件之间； 在所述第一有源区域上方形成第一层间介电（ILD)层； 形成第一栅极结构代替所述第一伪栅极结构； 形成第二栅极结构代替所述第二伪栅极结构；以及 通过选择性蚀刻从所述第一有源区域上方去除所述第一ILD层，使得所述第一有源区 域具有基本平坦表面。10. -种半导体布置，包括： 第一对准间隔件，具有基本垂直的第一外表面并且位于第一栅极结构的第二侧上，其 中，所述第一外表面与第一内表面相对，所述第一内表面与所述第一栅极结构相接触； 第二对准间隔件，具有基本垂直的第二外表面并且位于第二栅极结构的第一侧上，其 中，所述第二外表面与第二内表面相对，所述第二内表面与所述第二栅极结构相接触； 第三对准间隔件，具有基本垂直的第三外表面并且位于所述第一栅极结构的第一侧 上，其中，所述第三外表面与第三内表面相对，所述第三内表面与所述第一栅极结构相接 触； 第四对准间隔件，具有基本垂直的第四外表面并且位于所述第二栅极结构的第二侧 上，其中，所述第四外表面与第四内表面相对，所述第四内表面与所述第二栅极结构相接 触；以及 导电接触件，与第一有源区域相接触并且位于所述第一对准间隔件和所述第二对准间 隔件之间，所述第一有源区域几乎不具有表面损坏。
【专利摘要】本发明实施例提供了半导体布置及其形成方法。半导体布置包括与第一有源区域的基本平坦的第一顶面相接触的导电接触件，接触件位于均具有基本垂直的外表面的第一对准间隔件和第二对准间隔件之间并且与第一对准间隔件和第二对准间隔件相接触。相比于形成在不具有基本垂直的外表面的对准间隔件之间的接触件，形成在第一对准间隔件和第二对准间隔件之间的接触件具有更期望的接触形状。相比于不是基本平坦的有源区域，第一有源区域的基本平坦的表面表示第一有源区域的基本未损坏的结构。相比于损坏的第一有源区域，基本未损坏的第一有源区域具有与接触件的更大的接触面积和较低的接触电阻。
【IPC分类】H01L23/538, H01L21/768
【公开号】CN104916620
【申请号】CN201510108632
【发明人】杨岱宜, 林天禄, 连万益, 王志豪, 吴俊鹏
【申请人】台湾积体电路制造股份有限公司
【公开日】2015年9月16日
【申请日】2015年3月12日
【公告号】US20150262876