半导体芯片以及半导体封装的制作方法
【专利说明】半导体芯片以及半导体封装
[0001]相关申请的引用:
[0002]本申请以基于2014年3月12日申请的日本专利申请第2014 — 049393号的优先权的利益为基础，且寻求该利益而将其内容整体通过引用包含于此。
技术领域
[0003]实施方式涉及半导体芯片以及半导体封装。
【背景技术】
[0004]例如，在半导体封装中，在将差动信号输入输出至配置在半导体芯片的1单元区域上的焊盘电极(pad electrode)的情况下，需要将反相信号和同相信号输入输出至1单元区域上的不同的焊盘电极。
[0005]在想要从半导体芯片将差动信号对的焊盘电极通过键合线(bonding wire)连接到半导体封装基板的情况下，从半导体芯片的焊盘电极至封装球为止的布线的距离在反相信号和同相信号之间不同，差动信号的特性会恶化。
【发明内容】
[0006]实施方式提供能够提高差动信号的差动特性的半导体芯片以及半导体封装。
[0007]实施方式提供一种半导体封装，其中，该半导体封装具备:
[0008]基底基板；以及
[0009]半导体芯片，被装载在所述基底基板上，
[0010]所述半导体芯片具备:
[0011 ] 多个1单元区域，沿着所述半导体芯片的边被配置为一列，所述多个1单元区域设置有差动电路；
[0012]同相用焊盘电极，与所述差动电路的同相端子电连接，被配置在所述1单元区域的上方；以及
[0013]反相用焊盘电极，与所述差动电路的反相端子连接，被配置在所述1单元区域的上方，
[0014]在所述1单元区域之中的第一 1单元区域的上方配置的第一同相用焊盘电极和第一反相用焊盘电极的第一组中，所述第一同相用焊盘电极和所述第一反相用焊盘电极被配置为位于沿着所述半导体芯片的所述边的第一列，
[0015]在所述1单元区域之中的第二 1单元区域的上方配置的第二同相用焊盘电极和第二反相用焊盘电极的第二组中，所述第二同相用焊盘电极和所述第二反相用焊盘电极被配置为位于沿着所述半导体芯片的所述边的第二列。
[0016]此外实施方式提供一种半导体芯片，该半导体芯片装载在基底基板上，其中，该半导体芯片具备:
[0017]多个1单元区域，沿着所述半导体芯片的边被配置为一列，所述多个1单元区域设置有差动电路；
[0018]同相用焊盘电极，与所述差动电路的同相端子电连接，被配置在所述1单元区域的上方；以及
[0019]反相用焊盘电极，与所述差动电路的反相端子连接，被配置在所述1单元区域的上方，
[0020]在所述1单元区域之中的第一 1单元区域的上方配置的第一同相用焊盘电极和第一反相用焊盘电极的第一组中，所述第一同相用焊盘电极和所述第一反相用焊盘电极被配置为位于沿着所述半导体芯片的所述边的第一列，
[0021]在所述1单元区域之中的第二 1单元区域的上方配置的第二同相用焊盘电极和第二反相用焊盘电极的第二组中，所述第二同相用焊盘电极和所述第二反相用焊盘电极被配置为位于沿着所述半导体芯片的所述边的第二列。
[0022]根据实施方式，能够提供能够提高差动信号的差动特性的半导体芯片以及半导体封装。
【附图说明】
[0023]图1是表示第一实施方式所涉及的半导体封装100的结构的一例的俯视面。
[0024]图2是表示对图1所示的半导体封装100的区域F进行了关注的结构的一例的俯视面。
[0025]图3是表示图2所示的各1单元区域的差动放大电路和焊盘电极之间的连接关系的一例的俯视面。
[0026]图4是表示图3所示的第一差动放大电路Al的电路结构的一例的电路图。
[0027]图5是表示对图2的1单元区域上的金属层和焊盘电极进行了关注的结构的一例的俯视面。
[0028]图6是以沿着图5的第一列Yl的线切开后的区域的剖面图。
[0029]图7是以沿着图5的第二列Y2的线切开后的区域的剖面图。
[0030]图8是对图1所示的半导体封装100的区域F进行了关注的结构的其他例的俯视面。
[0031]图9是表示图8所示的各1单元区域的差动放大电路和焊盘电极之间的连接关系的一例的俯视面。
[0032]图10是表示对图8的1单元区域上的金属层和焊盘电极进行了关注的结构的一例的俯视面。
[0033]图11是以沿着图10的第二列Y2的线切开后的区域的剖面图。
【具体实施方式】
[0034]遵从实施方式的半导体封装具备基底基板。半导体封装具备被装载在所述基底基板上的半导体芯片。
[0035]所述半导体芯片具备核心区域，该核心区域被配置在中央部，且设置有内部电路。半导体芯片具备多个1单元区域，该多个1单元区域沿着所述半导体芯片的边被配置为一列，且设置有差动电路。半导体芯片具备同相用焊盘电极，该同相用焊盘电极与所述差动电路的同相端子电连接，且被配置在所述1单元区域的上方。半导体芯片具备反相用焊盘电极，该反相用焊盘电极与所述差动电路的反相端子连接，且被配置在所述1单元区域的上方。
[0036]在所述1单元区域之中的第一 1单元区域的上方配置的第一同相用焊盘电极和第一反相用焊盘电极的第一组中，所述第一同相用焊盘电极和所述第一反相用焊盘电极被配置为位于沿着所述半导体芯片的所述边的第一列。
[0037]在所述1单元区域之中的第二 1单元区域的上方配置的第二同相用焊盘电极和第二反相用焊盘电极的第二组中，所述第二同相用焊盘电极和所述第二反相用焊盘电极被配置在位于沿着所述半导体芯片的所述边的第二列。
[0038]以下，基于【附图说明】实施方式。
[0039]【第一实施方式】
[0040]图1是表示第一实施方式所涉及的半导体封装100的结构的一例的俯视面。此外，图2是表示对图1所示的半导体封装100的区域F进行了关注的结构的一例的俯视面。此夕卜，图3是表示图2所示的各1单元区域的差动放大电路和焊盘电极之间的连接关系的一例的俯视面。
[0041]另外，在图1中，省略了封装树脂、焊盘电极、键合线(bonding wire)、键合插脚(bonding finger)。
[0042]如图1所示，半导体封装100具备半导体芯片I和基底基板2。
[0043]基底基板2例如由绝缘性的材料构成，在其上表面能够装载半导体芯片I。另外，在该基底基板2上，半导体芯片I被封装树脂(未图示)封装。此外，在该基底基板2的下表面配置了作为半导体封装100的外部端子而发挥作用的焊球(未图示)。
[0044]该焊球通过被设置在基底基板2内的内部布线、和被设置在基底基板2的表面的基板布线等，与后述的键合插脚(未图示)电连接。
[0045]此外，半导体芯片I被装载在基底基板2上的中央部。该半导体芯片I例如通过树脂等而被粘结在基底基板2上。
[0046]该半导体芯片I例如如图1、图2所示，具备核心区域lx、多个1单元区域(第一至第三1单元区域101、102、103)、同相用焊盘电极(第一至第三同相用焊盘电极P1、P2、P3)、以及反相用焊盘电极(第一至第三反相用焊盘电极N1、N2、N3)。核心区域Ix被配置在半导体芯片I的中央部，设置有内部电路(图1)。
[0047]此外，多个1单元区域(第一至第三1单元区域101、102、103)在核心区域Ix的周边，沿着半导体芯片I的边Ia被配置为一列(图1、图2)。
[0048]例如，如图2所示，第二 1单元区域102经由边界Z1，与第一 1单元区域1l邻接。
[0049]此外，第三1单元区域103经由边界Z2，与第二 1单元区域102邻接。
[0050]此外，如后述那样，多个1单元区域101、102、103分别设置有差动放大电路(差动电路)(图3)。另外，多个1单元区域101、102、103具有包含差动放大电路在内的类似的电路结构。在此所说的类似性是指各1单元区域除了布线层之外具有相同的电路结构的特征。
[00