功率模块的制作方法

专利名称：功率模块的制作方法
技术领域：
本发明涉及功率模块。
背景技术：
对于设计电学装置，导电部分之间的间距是重要的。间距被设计为 足够宽以避免要彼此绝缘的导电部分之间的电击穿，尤其在高电压环境 中。导电部分之间为了绝缘所需的间距取决于导电部分周围的环境的污 染程度、该导电部分到其它导电部分的距离、装置的工作电压以及装置 中所使用材料的相比起痕指数或者耐表面起痕性。
根据IEC 60664，间距能够用间隙和爬电距离来表征。间隙通常被 定义为在两个导电部分之间所测量的通过空气的最短距离。爬电距离通 常被定义为沿着绝缘表面所测量的两个导电部分之间的最短路径。材料 的相比起痕指数(CTI)是绝缘体的耐表面起痕性能的量度，表面起痕 (surface tracking )是在材料表面上的电击穿。

发明内容
本文公开了一种包含壳体(housing)的功率半导体模块，其中该壳 体包含罩壳(casing)和至少一个高耐表面起痕性的涂层；以及多个 设置在该壳体上的电导体，该涂层被布设在电导体之间的爬电距离上。
此外，本发明公开了一种制作功率半导体模块的方法。该方法包括 提供壳体。将多个电导体设置在该壳体上。至少一个高耐表面起痕性的 涂层^皮布设在该电导体之间的爬电距离上。
在另 一 实施例中， 一 种制作功率半导体块的方法包括提供壳体。 将多个电导体设置在该壳体上。在电导体之间的爬电距离上用能耐受表 面起痕的涂层来部分地覆盖该壳体。
当然，本发明不限于上述特征和优点。本领域4支术人员在阅读以下 详细的说明以及观看附图之后将认识到其它的特征和优点。


参考下列附图和说明能够更好地理解该新型功率模块。图中的构件 未必按比例绘制，而是将重点放在示出本发明的原理上。而且，在图中，
相似的附图标记标明相应部件。在附图中
图1是第一种新型功率模块的局部截面图2是第二种新型功率模块的局部截面图3是第三种新型功率模块的局部截面图4是第四种新型功率模块的截面图5是图4中所示的功率模块的顶视图6是第五种新型功率模块的等视轴图7是第六种新型功率模块的截面图8是第七种新型功率模块的截面图9是第八种新型功率模块的截面图IO是第九种新型功率模块的截面图11是第十种新型功率模块的截面图12是第十一种新型功率模块的截面图；以及
图13是图12中所示的功率模块的顶视图。
具体实施例方式
图1部分地示出了第一种新型功率模块IO的截面。功率模块10包 含壳体11和底板12并且安装在不构成模块10的散热器(heat sink) 13 上。壳体11布置在底板12的第一表面上。散热器13布置在底板12的 第二表面上，其中底板12的第二表面与底板12的第一表面相对。壳体 11包括多个壁15和涂层16。涂层16布置成邻近壁15的外表面17并 且与其接触。
壁15形成封装，其包围基片19、多根引线20、多个主要高电压触 点或主触点21、多个辅助触点22和包封复合物(encapsulating compound) 23。复合物23可以是树脂或硅胶。基片19附连到底板12 上。多个主触点21置于基片19上方并且在壳体11的中央部分中。多 个辅助触点22布置在基片19上在壳体11的靠外部分中。也有可能将 主触点21布置在壳体11的靠外部分中并且将辅助触点22布置在壳体 ll的中央部分中。引线20附连在辅助触点22与基片19之间。包封复
6合物23填充壳体11的内部并覆盖基片19、多根引线20、多个主触点 21中的每一个的空间部分以及多个辅助触点22中的每一个的空间部 分。涂层16被布设在爬电距离上，该爬电距离途径辅助触点22与散热 器13以及辅助触点22与底板12之间。
主触点21、辅助触点22和散热器13是电导体形式的电端子。壁 15形成罩壳。该罩壳和涂层16形成壳体11。
图1示出了壳体11,该壳体11包括壁15和涂层16。涂层16可包 含与壁15的特性相比相同的特性。涂层16的其它特性可不同于壁15 的特性。涂层16包括高耐表面起痕或电击穿性的屏蔽材料。高耐表面 起痕性的涂层16可以是薄膜、独立的层或者漆涂层。
壁15包含隔热和电绝缘的壁材料。壁15的电绝缘特性屏蔽壳体11 内的电压来保护用户。而且，壁材料也可以与诸如密封复合物23这样 的壳体11的其它材料相兼容。壁材料的吸湿率可以小于1%。当湿气蒸 发并离开壁材料时，由壁材料吸收的湿气可引起附连到壁材料上的密封 复合物与壁材料分开。此外，壁材料可具有预定的牢固度，其提供了用 于壳体ll的机械结构。
壁和屏蔽材料有可能不易燃烧并且容易制作。而且，壁和屏蔽材料 可以是能够经受介于50摄氏度(。C )和200摄氏度(。C )之间的范围 内的温度。壁和屏蔽材料的表面的亮度可允许通过激光来容易地标记壁 15和涂层16。
如图1所示的散热器13将壳体11内所生成的热量耗散并且提供电 接地。底板12机械地支撑基片19并且将壳体11内所生成的热量传递 到散热器13。基片19包含电绝缘材料并且形成用于附连功率半导体芯 片和其它电学装置的底座。
如这里所提供的主触点21 ，是用于接收或发送峰值电压的电信号的 端子。峰值电压可达到超过6500伏的值。辅助触点22是用于接收或发 送与由主触点21所发送或接收的峰值电压相比更小的峰值电压的电信 号的端子。由辅助触点22所传递的峰值电压可在-20V到+20V之间的范 围内。主触点21和辅助触点22可连接到外部电路和位于基片19上的 内部电路。引线20在基片19与辅助触点22之间传递电信号。包封复 合物23将壳体11内的部件与功率模块10周围的环境屏蔽开。功率模 块10包含至少一个在高电压水平下工作的功率半导体芯片。功率模块1 o是所谓的功率半导体模块。
制作第一功率模块10的第一种示例性方法包括提供基片19。将基 片19安置于底板12上。然后，将壁15安装在底板12的顶表面上。随 后将引线20、主触点21和辅助触点22附连到基片19的顶表面上。然 后将涂层16附连到壁15的外表面17上。在组装壳体11内的部件的步 骤之后将涂层16附连到壁15上的步骤允许将涂层16提供到已组装的 壳体11上。
制作第一功率模块10的第二种方法包括提供壁15。然后将涂层16 附连到壁15的外表面17上。随后将基片19置于底板12上。将壁15 安装在底板12的顶表面上。然后，将引线20、主触点21和辅助触点 22附连到基片19的顶表面上。在将涂层16附连到壁15的步骤之后组 装壳体11内的部件的步骤避免了在将涂层16附连到壁15上的步骤期 间损坏已组装的壳体11的可能性。
可借助于模制的方法形成涂层16。模制工艺可以是塑料注射模制工 艺。在该步骤之后，可将壁15设置在涂层16的内表面处。
图1中所示的新型功率模块的实例提供了爬电距离，该爬电距离凭 借着具备高耐表面起痕性的涂层11而途径触点21、 22与散热器13或 底板12之间。涂层11增加了爬电距离的耐表面起痕性。
在功率模块10中，高峰值电压的信号被传递到主触点21。散热器 13或底板12可电接地。在该情况下，大的电势差出现在主触点21和散 热器13或底板12之间。该大的电势差施加作用于主触点21与散热器 13或底板12之间的构件并可引起构件的电击穿且在主触点21与散热器 13或底板12之间形成电流泄漏^各径。该电流泄漏路径可沿着主触点21 与散热器13或底板12之间最短的表面路径布置，这个最短的表面路径 为爬电距离。不仅是对于辅助触点22而且对于主触点21,且因此对于 功率模块10而言，布置在爬电距离上的高耐表面起痕性的涂层16有利 地增大了爬电距离的耐表面起痕性。
涂层16和壁15有利地提供壳体11。涂层16向壳体11提供了高耐 表面起痕的特性。壁15可向壳体11提供电绝缘性、低吸湿性、牢固度 和机械结构的特性。相比表现出涂层16和壁15的特性的单一材料，提 供涂层16的特性的一种材料和提供壁15的特性的第二种材料更容易获 得。图2示出了第二种新型功率模块25的局部截面。功率模块25包括 壳体26和底板12。壳体26设置在底板12上并且底板12随后布置在散 热器13上。
壳体26包含壁27和涂层28。多个层凹槽32设置在涂层28的接触 表面30上。多个壁凹槽31设置在壁27的外表面29上。第二壁27的 壁凹槽31与涂层28的层凹槽32互相扣住。壁27围封多个主触点21、 多个辅助触点22、多根引线20、基片19以及包封复合物23。涂层28 设置在爬电距离上，该爬电距离途径主触点21与散热器13或底板12 之间以及辅助触点22与散热器13或底板12之间。
层凹槽32与壁凹槽31形成牢固接触。由此该牢固接触将涂层28 固定到壁27上并阻止涂层28移动。第二壁27与第二涂层28之间的松 动连接可能有害地允许途径主触点21与散热器13或底板12之间的爬 电距离形成在壁27与涂层28之间的表面上。
图3示出了第三种新型功率模块35的局部截面。功率模块35包括 壳体36和底板12。壳体36置于在底板12上而底板12随后附连到散热 器13。
壳体36包含壁37和涂层38。壁37包含外表面39。多个壁凹槽43 设置在外表面39上。涂层38包括外表面42和与外表面42相对的内表 面40。多个层凹槽44设置在内表面40上并且多个突起41设置在外表 面42上。壁凹槽43与层凹槽44互相扣住。壁37围封主触点21、辅助 触点22、引线20、基片19以及包封复合物23。涂层38设置在爬电距 离上，该爬电距离途径主触点21与散热器13或底板12之间以及辅助 触点22与散热器13或底板12之间。
涂层38的突起41有利地增大了爬电距离，该爬电距离途径辅助触 点22与散热器13或底板12之间。在不增大功率模块35的外部尺寸的 情况下增大了爬电距离。所增大的爬电距离增加了爬电距离的耐表面起 痕性。壁凹槽43和层凹槽44将涂层38固定到壁37上并防止涂层38 移动。壁37与涂层38之间的松动连接可能有害地允许途径主触点21 与散热器13或底板12之间的爬电距离形成在壁37与涂层38之间的表 面上。
图4示出了第四种新型功率模块45的截面。功率模块45包含壳体 46和底板49。壳体46安装在底板49上并且底板49随后附连到散热器50上。壳体46包括多个壁47和涂层48。该壳体46是一种罩壳。壁47 具有外表面。涂层48具有内表面55和外表面56。涂层48的内表面55 位于邻近壁47的外表面57处。作为与壳体46的外表面57接触、或结 合到该外表面57的涂层48的替代，涂层可位于邻近壁47的内表面处。 多个突起58设置在涂层48的外表面56上。壁47包含绝缘材料而涂层 48包含高耐表面起痕性的材料。
多个壁47形成封装，该封装包围多个主触点60、多个辅助触点61、 多个基片62以及多个功率半导体芯片63。基片62安置于底板49上方 并邻近该底板49。功率半导体芯片63设置在基片62上方并与该基片 62接触。主触点60和辅助触点61设置在基片62上方。
参看图5，其示出了图4中所示模块的顶视图，主触点60设置在与 底板49的表面平行的封装的表面的中央部分中。辅助触点61位于与底 板49的表面平行的封装的表面的靠外部分中并且被涂层48部分地包 围。
半导体芯片63可以是模拟半导体芯片、数字半导体芯片或者混合 信号半导体芯片的形式。在另一个实例中，半导体芯片可以是诸如电阻 器这样的无源构件。功率半导体63能够在高电压下工作。功率模块45 或功率半导体模块包含壳体46内的功率半导体芯片63。
功率模块45包含位于辅助触点61与底板49之间的爬电距离CD1 (未示出)以及位于主触点60与底板49之间的爬电距离CD2(未示出)。 涂层48选择性地布置在爬电距离CD1上而不是在爬电距离CD2上。爬 电距离遭受电击穿的倾向取决于施加到位于爬电距离末端上的电导体 处的电压的量、爬电距离以及爬电距离的耐表面起痕性。涂层48被选 择性地置于在应用期间更易受或可能遭受电击穿的爬电距离上。如图5 所示，涂层48仅仅部分地覆盖壳体46。
图6是第五种示例性功率模块65的等视轴图。功率模块65包含壳 盖(cover) 66和多个涂层67。涂层67置于邻近壳盖66处。壳盖66包 含电绝缘材料而涂层67包含高耐表面起痕性的材料。多个插头触点71 和多个螺紋触点72设置在壳盖66上。涂层67置于螺紋触点72与邻近 的螺紋触点72之间。涂层67也置于在插头触点71与邻近的插头触点 71之间。
图6示出了螺紋触点72与邻近的螺紋触点72之间的爬电距离CD3
10以及插头触点71与诸如图4和图5中所示的位于功率^t块65下方的底 板这样的另一电导体之间的爬电距离CD4。爬电距离CD3置于涂层67 上而爬电距离CD4布置在涂层67上。
图6还示出了插头触点71与位于功率模块65下方的另一电导体之 间的替代电流路径CD5 (虛线)，以及螺紋触点72与邻近的螺紋触点 72之间的替代电流泄漏路径CD6 (虛线)。替代电流路径CD5包含了 在壳盖66上的路径和在涂层67上的路径而替代电流泄漏电流路径CD6 包括了在壳盖66上的路径。由于第五涂层67所提供的高耐表面起痕性， 电流泄漏电流可以在替代泄漏;洛径CD5和CD6上行进而不是在爬电距 离CD3和CD4上行进。与路径CD3和CD4相比，路径CD5和CD6在 距离上更长以提供等效的耐表面起痕性。
插头触点71和螺紋触点72为电导体。壳盖66是一种罩壳。插头 触点71和螺紋触点72用于与外部功率源或外部负载连接。壳盖66使 功率模块65内的电路与功率模块65的环境绝缘。涂层67提供置于涂 层67上的爬电距离的高耐表面起痕性。
图6的示例性模块展现出，在电导体之间提供涂层67增大了置于 电导体之间的爬电距离的耐表面起痕性。
图7示出了没有底板的第六种示例性功率模块75的截面。功率模 块75包含壳体76、多个基片77、 78和79、以及多个接触针80、 81和 82,并且随后被安装到散热器84上。壳体76布置在基片77、 78和79 的上方，并且基片77、 78和79位于散热器84上。多个接触针80、 81 和82 /人基片77、 78和79延伸。
基片78分别通过槽100和101与邻近基片77和79分开。基片77 和79分别包括底表面86、 87和88以及顶表面90、 91和92。底表面 86、 87和88随后通过导热膏而附连到散热器84。
多个半导体芯片94、 95和96分别布置在顶表面90、 91和92上。 半导体芯片94、 95和96通过安置于顶表面卯、91和92上的多个导电 路径而附连到基片77、 78、 79上。多个键合线98电连接在半导体芯片 95与邻近的半导体芯片94和96之间，以及半导体芯片94、 95和96与 导电路径之间。壳体76包括壳盖103以及多个印模(stamp) 104和105。 图7示出了相对于其环境为封闭状态的壳体76,其中印模104和105位 于壳盖103下方。壳盖103围封印模104和105、基片77、 78和79以及半导体芯片94、 95和96。
壳盖103在其顶面上包含接入区域107和108。印模104和105在 壳盖103与散热器84之间延伸并且与壳盖103和散热器84接触。印模 104和105的底部置于槽100和101中，槽100和101设置在半导体芯 片94与95之间以及半导体芯片95与96之间。接触针80、 81和82电 连接到导电路径，导电路径设置在基片77、 78和79上。接触针80、 82 和83从壳体76的内部延伸到壳体76的外部。接触针80、 81和82与 散热器84之间的爬电距离形成在壳盖103上。
壳盖103为涂层的形式。半导体芯片94、 95和96可以是功率半导 体。功率模块75相对于其环境是封闭的。壳盖103以及印模104和105 包含弹性材料，其是有弹性的并且在机械上与基片77、 78和79兼容。 壳盖103包含高耐表面起痕性的屏蔽材料而印模104和105包括电绝缘 材料。壳盖103以及印模104和105可以使用塑料注射模制来制作。接 触针80、 81和82与散热器84之间的爬电距离形成在壳盖103上。在 壳盖103上形成爬电距离的有利之处在于，壳盖103包含高耐表面起痕 性的材料。
接入区域107和108用于施加初4成压力P,如图7中所示。外部夹 子或螺紋连接可施加机械压力P,机械压力P然后经由基片77、 78、 79 而由印模104和105传送到散热器84。半导体芯片94、 95和96在工作 时产生热量。散热器84耗散由工作的半导体芯片94、 95和96所产生 的热量。压力P确保了与散热器84的良好热接触。
图8中示出了第七种新型功率模块IIO的截面图。功率模块110处 于组装状态或相对于其环境封闭的状态，如图8中所示。功率模块IIO 包含壳体111、基片112以及多个接触针113、 114和115。壳体111布 置在基片112上方并且基片112随后附连到散热器116上。接触针113、 114和115布置在基片112上。
多个半导体芯片120、 121和122布置在基片112上并且与基片112 电连接。半导体芯片120、 121和122经由多个键合线123连接到形成 在基片112表面上的多个导体路径。壳体111由外部壳体部件125和内 部壳体部件126形成，其中外部壳体部件125紧扣内部壳体部件126。
内部壳体部件126具备有环箍(collar) 127，其相对于基片112中 心位于基片112的靠外区域上。外部壳体部件125包含多个孔140以及
12多个弹性区域130、 131、 132和133,这些孔和弹性区域一体地形成在 外部壳体部件125上。孔140位于外部壳体部件125的靠外部分上。弹 性区域130、 131、 132和133由多个弹性条带135形成。弹性区域130、 131、 132和133的其它形式和形状是有可能的。弹性条带被布置成形成 多个网。弹性区域131和132经由弹性条带135而一体地连接到竖直印 模136和137。印模136和137的末端与基片112的上表面相接触，如 图8中所示。弹性区域130和134通过环箍127连接到基片112的靠外 区域。
导体路径(未示出)电连接到接触针113、 114和115,该接触针从 导体轨迹延伸到壳体111外部。接触针113、 114和115与散热器116 之间的爬电距离形成在外部壳体部件125上。
内部壳体部件126由在热学上和机械上都与基片112兼容的材料制 成。内部壳体部件126与外部壳体部件125例如通过粘合剂而才几械地互 连不是必要的。它们可以彼此成松动的接触。提供与外部壳体部件125 互连的内部壳体部件126的一种可能方式是提供一个处于预模制好的状 态的部件并且在该预模制好的部件上直接模制另 一部件，从而提供这两 个部件125、 126之间的直接结合。
外部壳体部件125为壳盖的形式。外部壳体部件125包含高耐表面 起痕性的材料。这样的有利之处在于，接触针113、 1M和115与散热 器116之间的爬电距离形成在具有高耐表面起痕性的外部壳体部件125 上。
当功率模块IIO被紧固到散热器116上时外部壳体部件125被推压 到散热器116上。该推压力可来源于安装螺钉或外部夹子。该推压继而 引起环箍127以及印模136和137将基片112推压到散热器116上。
孑L 140用于插入安装螺钉以将功率模块110固定到散热器116上。 接触针113、 114和115用于功率模块110的外部连接。弹性区域130、 131、 132和133可以通过在弹性区域130、 131、 132和133的区内提供 材料切口 ( material cut-out)来制作，如图8中所示。
图9中示出了第八种新型功率^t块145的截面图。图9中所示的没 有底板的功率冲莫块145包含壳体146、基片147以及多个接触针149和 150。壳体146围封基片147，且基片147被安装在散热器148上。接触 针149和150布置在基片147上。
13基片147被涂覆铜的顶层155和铜的底层156。多个半导体芯片158、 159和160布置在顶层155上并且通过键合线162而连接到导电路径 164,导电路径164形成在顶层155的涂层中。半导体芯片158、 159和 160通过槽或接触压力位置166、 167、 168和169而分开，槽或接触压 力位置166、 167、 168和169设置在预先限定的基片位置。底层156随 后被连接到散热器148上。
如图9所示的壳体146相对于其环境是封闭的，并且其围封基片147 以及半导体芯片158、 159和160。壳体146包含外部壳体部件172和内 部壳体部件173。外部壳体部件172围封内部壳体部件173。
外部壳体部件172在其靠外区域包括侧向凸缘175。侧向凸缘175 包含孔176。多个印模178—体地形成在外部壳体部件172上使得印模
178、 179、 180和181的第一端184、 185、 186和187分别连接到外部 壳体部件172。印才莫178、 179、 180和181的第二端190、 191、 192和 193与基片147接触。第一端184、 185、 186和187经由弹性区域195、 196、 197、 198连接到外部壳体部件172,该弹性区域195、 196、 197、 198可具有材料的经减薄部段或材料凹口。力F被施加到外部壳体部件 172上以将外部壳体部件172推压到散热器148上。力F由印模178、
179、 180和181而传送到基片147。
内部壳体部件173紧密地结合到基片147的顶层155以形成对基片 147和布置在其上的构件的封装。软包封复合物可填充到封装内以覆盖 半导体芯片158、 159和160、键合线162以及基片147。接触针149和 150连接到导电轨迹164并且它们从基片147延伸到壳体172、 173的外 部。接触针149和150与散热器148之间以及接触针149与150之间的 爬电距离形成在外部壳体部件172上。
外部壳体部件172为壳盖的形式而内部壳体部件173为壁的形式。 散热器148为冷却元件的形式。侧向凸缘175为环箍的形式。印模178、 179、 180和181为接触压力元件的形式。印模178、 179、 180和181可 具备弹簧或者由弹簧弹性设计来提供。
外部壳体部件172包含高耐表面起痕性的材料。由于接触针149和 150与散热器148之间以及接触针149与150之间的爬电距离途径具有 高耐表面起痕性的外部壳体部件172之上，所以这有益于功率;f莫块145。
内部壳体部件173将工作的功率模块145与该功率模块145的环境以及使用者屏蔽开，并且该内部壳体部件173包含在机械上以及化学上 与基片147以及半导体芯片158、 159和160相兼容的材料。孑L 176用 于到散热器148的螺紋连接或外部夹子连接。印才莫178、 179、 180和181 以弹性的方式将基片147推压到散热器148上。
图10示出了第九种新型功率模块200的截面。功率模块200包含 壳体201、多个基片202和203、多个接触针204、 205、 206和207以 及底板208。壳体201设置在多个基片202和203的上方，而多个基片 202和203位于底板208上。多个接触针204、 205、 206和207从基片 202和203延伸到功率一莫块200外部。
基片202通过空隙(gap) 209与邻近基片203分开。基片202和 203包含顶表面210和211以及底表面212和213。底表面212和213 通过导热胶而附连到底板208上。半导体芯片215和216设置在顶表面 210、 211上。半导体芯片215和216通过多个导电路径218而附连到基 片202和203上，这些导电路径218安置于顶表面210和211上。多个 键合线219电附连在半导体芯片215和216与导电轨218之间。
图10示出了相对于其环境封闭的壳体201。壳体201包含壳盖222 和多个壁224。壳盖222是罩壳并围封壁224、基片202和203以及半 导体芯片215和216。
壁224的相对于底板208的下端结合到底板208而壁224的上端与 壳盖222接触。位于壳盖222顶侧与底板208之间的多个壁224形成包 围基片201和半导体芯片215的封装以及包围基片202和半导体芯片 216的另一封装。
多个接触针204、 205、 206和207安置于基片202和203上，并电 附连到导电路径218。接触针204、》05、 206和207的第一端附连到基 片202和203而接触针204、 205、 206和207的第二端延伸到壳盖222 外面。接触针204、 205、 206和207之间以及接触针204、 205、 206和 207与散热器208之间的爬电距离形成在壳盖222上。封装被包封和绝 缘复合物225填充，该复合物225覆盖半导体芯片215和216、基片202 和203以及键合线219。
壳盖222是保护性涂层的形式。功率模块200相对于其环境是封闭 的。壁224包含弹性且隔热的并且在枳4成上与底板208以及基片202和 203相兼容的材料。壳盖222包含高耐表面起痕性的屏蔽材料。接触针
15204、 205、 206和207与散热器208之间以及接触针204、 205、 206和 207之间的爬电距离形成在壳盖222上。在壳盖222上形成爬电距离的 有利之处在于，壳盖222包含高耐表面起痕性的材料。
外部夹子可应用于壳盖222上以将壳盖222推压到底板208上。半 导体芯片215和216在操作时产生热量。底板208将工作的半导体芯片 215和216所产生的热量耗散到散热器(图10中未示出)。
层220、 221附连到壳盖222。层220、 221相对于周围材料是化学 惰性的。化学惰性包括了在层与周围材料之间没有化学的相互作用。应 当理解，化学的相互作用包括了离子从层移动到周围材料附近或者到周 围材料的表面上。层220附连到壳盖222的内表面上并且相对于位于壳 盖222中的绝缘复合物225是化学惰性的。层220不仅对于周围材料可 以是化学惰性的而且对于周围材料可以是化学惰性的并且是导电的。
图11示出了第十个示例性功率模块230的截面。功率模块230包 含壳体231、基片232和233、接触针234、 235、 236和237以及底板 238。壳体231布置在基片232和233的上方，且基片232和233位于 底板238上。接触针234、 235、 236和237布置在衬底232和233上。
基片232通过间隔240而与邻近基片233分开。基片232和233包 括上表面241和242以及下表面243和244。下表面243和244经由焊 料或导热胶而连接到底板238。上表面241和242通过多个导电路径250 而连接到半导体芯片246和247,导电路径250布置在基片232和233 的上表面241和242上。多个键合线251将半导体芯片246和247电连 接到导电轨迹250。
壳体231相对于其环境是封闭的。壳体231包含壳盖252和多个壁 253。壳盖252包围壁253、基片232和233以及半导体芯片246和247。
壁253的底端连接到底板238而壁253的顶端与壳盖252分开。壁 253接合到底板238上以形成包围基片232和半导体芯片246的第一封 装以及包围基片233和半导体芯片247的第二封装。
接触针234、 235、 236和237安置于基片232和233上，并电附连 到导电路径250。接触针234、 235、 236和237的第一端附连到基片232 和233而接触针234、 235、 236和237的第二端伸出壳盖252到功率模 块230外部。接触针234、 235、 236和237之间以及接触针234、 235、 236和237与底板238之间的爬电距离形成在壳盖252上。包封复合物254可填充到围封物中，覆盖半导体芯片246和247、 基片232和233以及键合线251。
壳盖252是保护性涂层的形式。功率模块230相对于其环境是封闭 的。壁253包含隔热的并在枳4成上与底板238、包封复合物254以及基 片232兼容的材料。壳盖252包含高耐表面起痕性的屏蔽材料。接触针 234、 235、 236和237与底板238之间以及接触针234、 235、 236和237 之间的爬电距离形成在壳盖252上。在壳盖252上形成爬电距离的有利 之处在于，壳盖252包含高耐表面起痕性的材料。
图12示出了第十一个示例性功率模块260的截面。功率模块260 包含壳体265、基片232和233、半导体器件248、接触针268和散热器 238。散热器238可以是底板。基片232、 233可以是DCB (直接铜熔结) 基片、活性金属钎焊(AMB )基片、直接铝熔结(DAB )基片或常规钎 焊类型基片。基片232和233位于散热器238上，半导体器件248布置 在基片232、 233上且与其接触，且壳体231置于基片232、 233和半导 体器件246的上方。接触针268可以是主触点或辅助触点，其布置在基 片232上并与基片232接触并且伸出壳体265到功率模块260外部。
壳体265包含壳盖261和罩壳。该罩壳是多个壁262。壳盖261可 以是模制的，其包围壁262、基片232和233以及半导体器件248,并 且包封功率4莫块260。多个壁262形成框架266,该框架266在壁262 面向散热器238的侧部结合到散热器238。可以通过对壁262面向散热 器238的侧部进行金属化处理并将框架266焊接到散热器238,来将框 架266结合到散热器238。框架266的焊接可以与基片232、 233到散热 器238上的焊接同时进行。因此，框架266可以用作用于基片232、 233 的焊接形式。
框架266形成封装，其包围基片232、 233。用绝缘复合物254来填 充该封装，绝缘复合物254覆盖基片232、 233和半导体器件248。复合 物248可以是树脂或硅胶。框架266通过空隙264而与壳盖261物理隔 离。仅框架被复合物254填充而在空隙264内没有复合物254。
壳盖261可以由高耐表面起痕性的材料制成或者包括高耐表面起痕 性的部分，而框架266由绝缘材料制成。用于框架266的绝缘材料可包 含陶瓷，这种陶瓷相对于复合物254和半导体器件248是化学惰性的， 且半导体器件248安装在基片232和233上并且^l框架266包围。复合物254仅在框架266内而不与壳盖261接触。通过框架266和 空隙264来确保复合物与壳盖261分开。因此避免了壳盖261与复合物 254之间有害的相互作用。
图13示出了功率模块260的顶视图。几个基片232、 233被框架266 围封。框架266与基片232、 233的外边缘对齐。在图13中示出框架266 为矩形形状。取决于至少一个基片232、 233的形状和壳盖261的形状， 其它形状的框架266也是可能的。框架266沿着壁262具有凸缘263, 该凸缘263延伸到基片232、233之间的间隔内。凸缘263定位基片232、 233并且在基片焊接期间可以将框架266用作定位器。
在上述实例中，具有高耐表面起痕性的模块壳体的外部绝缘层的最 小厚度由给定的制造方法来限制。模块壳体的内部绝缘层的厚度与模块 壳体的外部绝缘层的厚度的典型比值可以在10:1至50:1的范围内。通 过在高耐表面起痕性的外层的表面上设置肋状物(rib)或凹槽，可以增 大该外层的厚度。那么内层和外层的厚度比值可在1:1到50:1的范围内。
通过如上所讨论的漆涂层工艺也有可能提供高耐表面起痕性的外 部绝缘层。从制作印刷电路板，得知存在着包含高耐表面起痕性的漆。 这些漆能够应用于上述实例中。可以在制作了壳体之后在壳体上设置这 样的高耐表面起痕性的涂层。于是模块壳体的内层和外层之间的层厚度 比在1000:1直到10:1之间。
在再一实例中，壳体主体被制作成具有高耐表面起痕性的所需绝缘 材料作为独立的层，并随后从里面对该壳体主体进行涂覆以提供与所用 材料和半导体构件的机械和热兼容性。于是内部绝缘层与外部高耐表面 起痕性的绝缘层的厚度比在1:10到1:1000之间。
虽然已经公开了本发明的各种示例性实施例，但是对于本领域技术 人员将显而易见，在不脱离本发明的精神和范围的情况下能够进行各种 改变和修改以实现本发明一些优点。对于本领域技术人员将显而易见， 可适当地替代执行相同功能的其它构件。此外，本发明的方法可按照使 用适当的处理器指令的全软件实施方式、或者按照利用硬件逻辑和软件 逻辑的组合的混合实施方式来实现以实现相同结果。对发明概念所做的 这些修改预期将被所附的权利要求涵盖。
权利要求
1.一种包含壳体的功率半导体模块，其中所述壳体包含罩壳和至少一个高耐表面起痕性的涂层；以及多个电导体，其设置在所述壳体上，所述涂层设置在所述电导体之间的爬电距离上。
2. 根据权利要求1的功率半导体模块，其特征在于，所述涂层仅部 分地覆盖所述罩壳。
3. 根据权利要求1的功率半导体模块，其特征在于，所述涂层与所述罩壳的外表面接触或者结合到所述罩壳的外表面。
4. 根据权利要求1的功率半导体模块，其特征在于，所述涂层与所述罩壳的内表面接触或者结合到所述罩壳的内表面。
5. 根据权利要求1的功率半导体模块，其特征在于，层附连到所述 罩壳，所述层相对于周围材料为化学惰性的。
6. 根据权利要求5的功率半导体模块，其特征在于，所述层附连到 所述罩壳的内表面，所述层相对于位于所述罩壳中的绝缘复合物为化学 惰性的。
7. 根据权利要求1的功率半导体模块，其特征在于，层附连到所述 罩壳的内表面，所述层对于周围材料为化学惰性的并且是导电的。
8. 根据权利要求1的功率半导体模块，其特征在于，所述涂层和所 述罩壳为物理上分开的部件。
9. 根据权利要求1的功率半导体模块，其特征在于，所述电导体包 含一个或多个散热器、 一个或多个电端子、 一个或多个高电压的主触点 和/或一个或多个辅助触点。
10. 根据权利要求1的功率半导体模块，其特征在于，该模块包含底 板，所述壳体安装在所述底板的笫一表面上，至少一个基片安装在所述 底板的第一表面上并且被定位在所述壳体内，并且至少一个半导体芯片 安装在所述基片上。
11. 根据权利要求1的功率半导体模块，其特征在于，所述涂层包含 第一表面和第二表面，所述第二表面与所述第一表面相对置地定位。
12. 根据权利要求11的功率半导体模块，其特征在于，所述涂层包 含在所述涂层的第一表面上的突起，所述涂层的第一表面设置在电导体之间的爬电3巨离上。
13. 根据权利要求12的功率半导体模块，其特征在于，所述涂层的第二表面与所述罩壳的外表面接触，其中所述涂层的第二表面包含多个 第一凹槽，所述多个第一凹槽与所述罩壳的外表面的多个第二凹槽互相扣住。
14. 根据权利要求1的功率半导体模块，其特征在于，所述涂层包含 由塑料注射模制工艺所形成的层。
15. 根据权利要求8的功率半导体模块，其特征在于，所述罩壳包含 结合到底板或散热器上的多个壁，并且所述多个壁形成包围安置于所述 底板或散热器上的至少一个基片的框架，所述框架具有延伸到基片之间 的间隔内的至少一个凸缘。
16. 根据权利要求8的功率半导体模块，其特征在于，所述罩壳包含 结合到底板或散热器上的多个壁，并且所述多个壁形成包围着安置于所 述底板或散热器上的至少一个基片的框架，所述框架由包含陶瓷的绝缘 材料制成。
17. 根据权利要求8的功率半导体模块，其特征在于，所述罩壳包含 结合到底板或散热器上的多个壁，所述多个壁形成包围着安置于所述底 板或散热器上的至少 一个基片的框架，所述框架形成用绝缘复合物填充 的封装并且所述绝缘复合物包含硅胶。
18. 根据权利要求8的功率半导体模块，其特征在于，该所述罩壳包 含结合到底板或散热器上的多个壁，所述多个壁形成包围着安置于所述 底板或散热器上的至少 一个基片的框架，所述框架形成用绝缘复合物填 充的封装，并且用于所述框架的绝缘材料相对于所述绝缘复合物以及相对于安装在所述基片上并由所述框架包围的半导体芯片是化学惰性的。
19. 根据一种用于制作功率半导体模块的方法，包含以下步骤提供壳体；在该壳体上提供多个电导体；在电导体之间的爬电距离上设置至少一个高耐表面起痕性的涂层。
20. 根据权利要求19的方法，其特征在于，设置至少一个涂层的步 骤包含在所述壳体上设置所述电导体之前设置至少一个涂层。
21. 根据权利要求19的方法，其特征在于，设置至少一个涂层的步 骤包含在所述壳体上设置所述电导体之后设置至少一个涂层。
22. —种用于制作功率半导体模块的方法，包含以下步骤 提供壳体；在所述壳体上设置多个电导体；以及在所述电导体之间的爬电距离上用可耐受表面起痕的涂层部分地 覆盖所述壳体。
23. 根据权利要求22的方法，其特征在于，用所述涂层来部分地覆 盖所述壳体的步骤包含在所述壳体上设置所述电导体之前用所述涂层 来部分地覆盖所述壳体。
24. 根据权利要求22的方法，其特征在于，用所述涂层来部分地覆 盖所述壳体的步骤包含在所述壳体上设置所述电导体之后用所述涂层 来部分地覆盖所述壳体。
全文摘要
本发明涉及功率模块。提供了一种包含壳体的功率半导体模块。该壳体包含罩壳和至少一个高耐表面起痕性的涂层。多个电导体设置在该壳体上。涂层设置在爬电距离上，该爬电距离被提供在电导体之间。
文档编号H01L23/02GK101552264SQ200910117979
公开日2009年10月7日 申请日期2009年2月27日 优先权日2008年2月27日
发明者R·奇尔布斯, R·斯潘克 申请人:英飞凌科技股份有限公司