可变更顶部轮廓的整合顺序的制作方法

专利名称：可变更顶部轮廓的整合顺序的制作方法
技术领域：
本发明的实施例一般关于用于处理半导体基板的设备与方法。特别而言，本发明的实施例关于用于形成浅沟槽隔离的设备及方法，该浅沟槽隔离具有含磨圆底部的凹部。
背景技术：
当半导体器件的临界尺寸(critical dimension)缩小时，形成于半导体基板上的相邻器件间的距离也随之缩短。于是，用于相邻器件的信号中的串扰(crosstalk)也增加。图1是形成于硅基板101上的存储器元件100的简化概要图。一般而言，用于个别存储单元的有源区域108是由浅沟槽隔离(STI) 104所分隔。有源区域108在硅基板101 中一般是掺杂区域而浅沟槽隔离104 —般是氧化硅，该氧化硅是填充于形成于基板101中的沟槽结构112的下层部份中。浮栅(floating gate) 103形成在有源区域108之上，该有源区域108具有形成于其间的绝缘层102。控制栅极105由沟槽结构112的上层部份形成。 浮栅103以及控制栅极105通常包含多晶硅。绝缘层107、110 —般形成于沟槽结构112之上及之内。在现有技术的存储器器件中，如图1的存储器器件100所示，串扰是颇具问题的， 特别是靠近控制栅极105及有源区域108间的区域106的串扰。减少存储器器件内控制栅极及有源区域间串扰的解决之道是通过形成凹陷的浅沟槽隔离结构以增加控制栅极与有源区域间的距离。但是，现有技术的用于形成凹陷的浅沟槽隔离结构的方法非常复杂且涉及许多附加的工艺步骤并且需要额外的生产设备。图2A至图2F概要性绘示一个现有技术的用于形成凹陷的浅沟槽隔离结构的顺序。图2A概要性绘示基板区段200。多晶硅层202沉积于硅基板201上。沟槽203穿过多晶硅层202形成并且进入硅基板201。氧化硅204随后填充于沟槽203。以氧化硅204 填充沟槽203后，暴露多晶硅层202，随后进行平面化工艺。图2B概要性绘示移除沟槽203内的一部分氧化硅204并形成凹部205的蚀刻工艺后所得的结构。氮化硅层206随后沉积在凹部205以及多晶硅层202之上，如图2C所示。随后执行异向性氮化物蚀刻工艺以从凹部205的底部207之上以及多晶硅层202 之上移除氮化硅层206，只留下氮化物层206的垂直区段以保护凹部205的侧壁，如图2D所示。随后以氧化硅蚀刻工艺从凹部205的底部207移除氧化硅204。之后，需要以氮化物蚀刻工艺从凹部205的侧壁移除氮化硅层206。此后，阶状物 208形成在凹部205中，如图2E所示。图2F中，可减少串扰的凹陷的浅沟槽隔离可形成在阶状物208之上。显示于图2A至图2F的顺序需要四个额外工艺(即氮化硅沉积、异向性氮化物蚀刻、氧化硅蚀刻以及氮化物蚀刻)以形成在所制造的最终器件中减少串扰的凹陷的浅沟槽隔离(显示于图2F)。该等四个额外工艺需要额外的处理腔室以及额外的处理上的化学反应以执行形成浅沟槽隔离的全顺序。于是，经营成本会大幅增加。因此，需要方法及设备以有效地形成凹陷的浅沟槽隔离结构而减少形成于半导体基板中器件间的串扰。

发明内容
本发明的实施例一般关于用于处理半导体基板的设备及方法。更特定而言，本发明的实施例关于用于形成浅沟槽隔离的设备及方法，该浅沟槽隔离具有含磨圆底部的凹部。一实施例提供一种用于处理基板的方法，其包含以下步骤在基板中形成沟槽结构，其中该沟槽结构的侧壁包含第一材料；沉积第二材料以填充该沟槽结构；平面化该基板以移除沉积在该沟槽结构外的该第一材料；通过从该填充的沟槽结构移除一部分的该第二材料，在该填充的沟槽结构中形成凹部；以及磨圆该凹部的底部转角，其中磨圆底部转角的步骤包含以下步骤在该基板之上沉积该第二材料的共形层，以及移除该第二材料的该共形层以暴露于该沟槽结构外的该第一材料。另一实施例提供一种用于形成浅沟槽隔离结构的方法，包含以下步骤形成穿透多晶硅层的沟槽结构；以氧化硅填充该沟槽结构，平面化该基板以暴露该多晶硅层于该基板的表面上；往回蚀刻该氧化硅至进入该沟槽结构以于该沟槽结构中形成凹部；以及磨圆该凹部的底部转角，其步骤包含在该基板的表面以及该凹部的侧壁与底部上沉积该氧化硅的共形层，以及移除该氧化硅的该共形层以暴露该多晶硅层于该基板的表面上。又一实施例提供一种用于形成存储单元的方法，其包含以下步骤提供硅基板，其设置以形成其中的该存储单元的有源区域；沉积第一多晶硅层，其设置以形成该存储单元的浮栅；形成穿过该第一多晶硅层进入该硅基板的沟槽结构；以氧化硅填充该沟槽结构； 平面化该基板以暴露该第一多晶硅层；在该沟槽结构中形成含磨圆底部的凹部；以及沉积第二多晶硅层，其设置以形成用于该存储单元的控制栅极，其中，形成含磨圆底部的凹部的步骤包含往回蚀刻该沟槽结构中一部分的该氧化硅；沉积氧化硅的共形层于该基板的表面之上；以及移除该氧化硅共形层以暴露该第一多晶硅层。


参考具有某些绘制在附图的实施例，可得到之前简短总结的本发明的更特别的描述，如此，可详细了解之前陈述的本发明的特色。但要考虑的是，附图只绘示本发明的典型实施例，因本发明允许其他同等有效的实施例，故不视为其范围限制。图1是现有技术的存储器元件的概要剖面视图。图2A至图2F概要性绘示用于形成凹陷的浅沟槽隔离结构的现有技术的顺序。图3A至图3F概要性绘示根据本发明的一实施例的形成含磨圆底部的凹部的顺序。图4是概要流程图，根据本发明的一实施例绘示用于形成含磨圆底部的凹部的方法。图5A至图5D概要性绘示根据本发明的一实施例形成用于存储器元件的浅沟槽隔离结构的顺序。
图6是概要流程图，根据本发明的一实施例绘示形成用于存储器元件的浅沟槽隔离结构的方法。图7是群集工具的概要平面图，该工具根据本发明的一实施例用于形成浅沟槽隔离结构。图8A至图8D概要性绘示根据本发明的一实施例形成用于三维晶体管的浅沟槽隔离结构的顺序。图9是流程图，根据本发明的一实施例绘示用于变更凹部轮廓的方法。图10是具有变更过轮廓的凹部的概要剖面侧视图。为有助于了解，如此处可能，使用同一元件符号以指定共通于各图的同一元件。应认知到在一实施例中公开的元件可有利于利用在其他实施例而无须特别说明。
具体实施例方式本发明的实施例一般关于用于处理半导体基板的设备与方法。特别而言，本发明的实施例关于用于形成浅沟槽隔离的设备及方法，该浅沟槽隔离具有含磨圆底部的凹部。 本发明的一实施例包含通过从填充的沟槽结构移除一部分材料以及磨圆凹部的底部转角而在填充的沟槽结构中形成凹部。通过在基板之上沉积与沟槽结构内所填充的材料相同的共形层以及通过从凹部侧壁移除该材料的共形层以执行磨圆底部转角。通过沉积与沟槽结构内所填充的材料相同的共形层并之后从形成于沟槽内的凹部侧壁移除该共形层，可产生含磨圆底部的凹部。含磨圆底部的凹部的沟槽可用在期望的状况中，诸如用于存储器元件的浅沟槽隔离以减少串扰。本发明的实施例不需要额外的处理腔室或额外的处理配方，因其沉积与移除同一材料。于是，本发明的实施例提供在不需大幅增加生产成本的情况下减少存储单元的串扰的解决之道。再者，通过使用相同的化学反应，本发明的实施例也避免非必要性地暴露至污染物从而减少缺陷。图3A至图3F根据本发明的一实施例概要绘示形成含磨圆底部的凹部的顺序。图 4是概要流程图，根据本发明的一实施例绘示用于形成图3A至图3F所示的含磨圆底部的凹部的方法400。方法400的方块410包含在基板中形成沟槽结构，其中该沟槽结构的侧壁包含第一材料。图3A概要性绘示形成于基板300的第一材料层301中的沟槽结构302的形成。 一实施例中，该第一材料301包含硅。方法400的方块420包含沉积第二材料于基板上以填充该沟槽结构。如图所示，该沟槽结构是以第二材料303所填充。在一实施例中，第二材料是氧化硅，其可使用化学气相沉积法填充于沟槽结构302中。方法400的方块430包含平面化基板以从该沟槽材料外的区域移除第二材料。 如图3C所示，基板300被平面化以致暴露出该第一材料301。在一实施例中，平面化可通过诸如化学机械研磨(CMP)等研磨而执行。方法400的方块440包含通过选择性移除一部分填充在该沟槽结构中的第二材料以在沟槽结构中形成凹部。一实施例中，相对于对第一材料，对第二材料具有更高蚀刻速率的蚀刻剂可用来选择性移除一部分第二材料并且在该沟槽结构中形成凹部。但是，任何适合的方法也可用以形成凹部。
6
图3D绘示凹部304形成于沟槽结构302中。在一实施例中，第二材料是氧化硅， 且通过执行干蚀刻、湿蚀刻或缓冲氧化物蚀刻之一以形成该凹部304。如图3D所示，凹部 304在靠近底部处具有相对尖锐的转角。方法400的方块450包含在基板上沉积第二材料的共形层。一实施例中，沉积共形层是在相同的处理腔室中执行，并且使用如方块420中与填充沟槽结构的相同方法。因此，在此步骤无须额外的腔室。图3E绘示第二材料的共形层305沉积在整个基板300之上，包含底部、凹部304 的侧壁以及暴露的第一材料层301。方法400的方块460包含从基板移除第二材料的共形层以暴露基板表面及凹部侧壁上的第一材料。一实施例中，通过如方块440中形成凹部般使用相同腔室以及相同方法移除第二材料的共形层。因此，在此步骤无须额外的腔室。图3F绘示从部分凹部304的侧壁以及从第一材料层301的顶部表面移除第二材料的共形层305之后具有磨圆转角的凹部304。一实施例中，第二材料的共形层305使用蚀刻工艺移除，而磨圆转角306可由于蚀刻工艺的特征而形成，举例而言，蚀刻剂在靠近底部转角处消耗快于靠近侧壁及底部处。另一实施例中，本发明的方法可用于将凹部轮廓变更成期望的形状。图9是流程图，绘示根据本发明的实施例变更凹部轮廓的方法900。方法900的方块910包含在以第一材料填充的沟槽结构中形成凹部。一实施例中，沟槽结构可以有别于第一材料的第二材料形成。一实施例中，可根据方法400中的方块 410至440或任何其他顺序来执行形成凹部。所得凹部可类似于图3D的凹部304。然而， 该凹部304的顶部轮廓30 可为任何形状，诸如平面、凸起、或凹陷。顶部轮廓30 的形状通常由形成凹陷304的方法所得。然而，在许多实例中，该顶部轮廓30 并非理想。方法900是设置以变更该顶部轮廓3(Ma。方法900的方块920包含沉积该第一材料的共形层于凹部之上。该共形层的厚度可由真实轮廓变更而决定。一实施例中，沉积该共形层不会填满凹部。共形层可类似于图3E的共形层305。方法900的方块930包含通过蚀刻第一材料获得期望的凹部的轮廓。一实施例中，获得期望轮廓可包含根据期望的轮廓决定蚀刻参数。一实施例中，蚀刻参数可为蚀刻时间及蚀刻速率之一。一实施例中，决定的蚀刻速率可通过设定第一处理气体的流速而实行， 此时第一处理气体对第二处理气体的比率是在某范围内，其中该第一处理气体及第二处理气体是设置以蚀刻第一材料。图10是在方块930所述的蚀刻工艺之后，凹部304的概要剖面侧视图。凹部304 具有变更过的顶部轮廓307。一实施例中，该变更过的顶部轮廓307可为平坦轮廓307a，凸起轮廓307b，或者凹陷轮廓307c。不同的器件需要不同的轮廓。举例而言，在存储器元件中形成浅沟槽隔离结构，其期望在凹部具有凹陷的顶部轮廓，而在形成三维晶体管时，其期望在凹部具有平坦的轮廓，其中形成环绕栅极的包覆物。不同的变更的轮廓可通过调整共形层的厚度、蚀刻速率、蚀刻时间或其组合而达成。在一实施例中，该获得的凹部轮廓可由共形层的厚度决定。较厚的共形层可相较于较薄共形层造成更凹陷的凹部轮廓，而同时其他参数维持相同。一实施例中，获得的凹部轮廓可由蚀刻时间决定。较长的蚀刻时间相较于较短的蚀刻时间可造成更凸起的轮廓，而同时其他参数维持相同。一实施例中，期望的凹部轮廓可通过调整蚀刻速率获得。一实施例中，减少蚀刻速率可使得变更凹部轮廓更容易。于存储单元的应用图5A至图5D根据本发明的实施例概要性绘示形成用于存储器元件500的浅沟槽隔离结构的顺序。图6是概要性流程图，绘示图5A至图5D所示的用于形成存储器元件500 的浅沟槽隔离结构的顺序600。一般而言，存储器元件包含存储单元，通常形成于硅基板上。选择的硅基板区域在制造期间经掺杂，并且充当各别存储单元的有源区域。浮栅和控制栅极形成于硅基板之上。 该浮栅与控制栅极可使每一存储单元能够读写。一般而言，各别存储单元的有源区域是由浅沟槽隔离所隔开，该浅沟槽隔离一般是填以氧化硅的沟槽。浮栅和控制栅极形成并交错于多晶硅层中，多晶硅层接着沉积于硅基板上。顺序600的方块605包含如图5A所示，提供硅基板501，存储器元件在该硅基板
上产生。顺序600的方块610包含在硅基板501上沉积第一绝缘层502。多晶硅层503其后形成于第一绝缘层502之上，如顺序600的方块615所示。多晶硅层503设置以形成其中的浮栅。顺序600的方块620包含形成沟槽结构50 ，其穿过多晶硅层503、第一绝缘层 502、并进至硅基板501中。该沟槽结构50 将硅基板分隔成复数的有源区域501a，其之后属于各别的存储单元。形成沟槽结构50 可包含使用光刻法形成图案、蚀刻、以及移除光刻胶层。该用于形成沟槽结构50 的方法是为熟习此技艺的人士所知的。顺序600的方块625包含沉积第二绝缘层504于硅基板501之上，以覆盖沟槽结构50 的底部及侧壁。顺序600的方块630包含以氧化硅505填充沟槽结构5(Ma。顺序600的方块635包含研磨该基板以暴露出该多晶硅层503。图5A概要绘示在研磨后的阶段的存储器元件500。顺序600的方块640包含通过选择性地移除一部分的氧化硅505于沟槽结构 504a中形成凹部506。一实施例中，相较于对多晶硅，对氧化硅具更高蚀刻速率的蚀刻剂可用来选择性移除一部分的氧化硅505。如图5B所示，凹部506具有一深度，其少于多晶硅层 503的厚度。凹部506经设置具有在其中形成的控制栅极。形成凹部506可通过干蚀刻、湿蚀刻、缓冲氧化物蚀刻中一或多种方法所施行。顺序600的方块645包含如图5C所示，沉积氧化硅507的共形层。顺序600的方块650包含移除氧化硅507的共形层。方块645、650经设置以于凹部506的底部形成磨圆的转角508。一实施例中，方块 645,650的工艺参数可经调整以达成磨圆的转角508的不同曲率。一实施例中，氧化硅506 的共形层的厚度及/或方块650的蚀刻速率可用以调整磨圆转角508的尺寸。一实施例中，方块645、650为各别使用相同腔室及相同工艺化学反应的方块630、640的较短暂的版本。于是，凹部506的转角如图5D所示被磨圆而不会惊人地增加成本。纵使在方块645、630及方块650、640中使用相同的腔室以及相同的工艺化学反应可减少成本，但应考量到这些工艺可个别执行。一实施例中，方块645、630及方块650、640 可分别使用个别的腔室执行。另一实施中，方块645、630及方块650、640可使用不同的化学反应执行。一实施例中，当第二材料是氧化硅时，siconi蚀刻法可用于形成方块645中的凹部506以及形成方块650中的磨圆转角508。一实施例中，siconi蚀刻法为用于移除氧化硅的干蚀刻法。siconi蚀刻是一种干蚀刻工艺，其使用在等离子体处理腔室内执行的氨(NH3)及三氟化氮(NF3)以移除一或多种氧化硅。siconi蚀刻工艺始于放置基板(诸如图5C所示的存储器元件500)进入等离子体处理腔室。基板可被夹持至支撑元件的上表面。基板可通过拉引真空或静电形式被夹持至支撑元件的上表面。若支撑元件尚未位于处理位置，随后支撑元件会举升至基板内的处理位置。一实施例中，腔室主体较佳地维持于50°C至80°C之间的温度，更佳是于约65°C。此腔室主体的温度可通过将热传介质传递通过形成于腔室主体内的加热及冷却通道而维持。基板一般冷却至65°C以下，诸如约15°C至50°C之间，其通过将热传介质或冷却剂传递通过形成于腔室主体内的流体通道而达成。一实施例中，基板维持在室温之下的温度。 另一实施例中，基板维持在22°C至40°C之间的温度。典型地，支撑元件维持在约22°C之下以达到上述特定的期望基板温度。为冷却支撑元件，冷却剂传递通过支撑元件内形成的流体通道。一实施例中，冷却剂的连续流用以良好地控制支撑元件的温度。冷却剂较佳为体积百分比50%的乙二醇以及体积百分比50%的水。当然，只要能够维持期望的基板温度， 可使用任何比例的水和乙二醇。蚀刻气体混合物导入腔室，以选择性地移除基板表面上的多种氧化物。一实施例中，氨和三氟化氮气体随后导入腔室以形成蚀刻气体混合物。每一导入腔室的气体量是可变的，且可调整以适应例如待移除的氧化物层厚度、被清洁的基板的几何形貌、等离子体的体积容量、腔室的体积容量、以及耦接到腔室的真空系统的容量。蚀刻气体混合物的比例可预先决定，以选择性地移除基板表面上的多种氧化物。 蚀刻气体混合物中的组成成分的比例可调整以均勻移除多种氧化物，诸如热氧化物、沉积氧化物及/或原生氧化物。一实施例中，蚀刻气体混合物中的氨对三氟化氮的摩尔比可经设定以均勻移除多种氧化物。一实施例中，添加气体以提供气体混合物，其具有至少1 1 的氨对三氟化氮的摩尔比。另一实施例中，气体混合物的摩尔比为至少约3 1(氨对三氟化氮)。一实施例中，气体以从5 1至30 1(氨对三氟化氮)的摩尔比导入腔室中。另一实施例中，气体混合物的摩尔比为从约5 1(氨对三氟化氮)至约10 1。气体混合物的摩尔比也可落在约10 1(氨对三氟化氮)至20 1之间。一实施例中，蚀刻气体混合物的蚀刻速率可调整，其通过调整三氟化氮的流速而维持氨对三氟化氮的摩尔比在一预定值之上。一实施例中，蚀刻速率可通过增加或减少三氟化氮的流速而增加或减少，同时，氨及三氟化氮的比例维持在约3 1之上。净化气体或载气可添加至蚀刻气体混合物。可使用任何适合的净化气体/载气， 诸如氩、氦、氢、氮或其混合物。一般而言，总蚀刻气体混合物的氨及三氟化氮体积比是从约0. 05%至约20%。剩余物是载气。一实施例中，最初，在反应气体之前将净化气体或载气导入腔室以稳定腔室内的压力。腔室内的操作压力是可变的。一般而言，压力维持在约500mTOrr(毫托尔)及约 3(yTorr之间。一实施例中，压力维持在约ITorr及约KXTorr之间。更佳地，腔室内的操作压力维持在约3Torr及约6Torr之间。施加约5瓦至约600瓦的RF功率至配置在腔室位于基板支撑元件上的电极以点燃腔室内气体混合物的等离子体。较佳地，RF功率少于100瓦。一实施例中，施加功率的频率非常低，诸如低于100kHz。一实施例中，频率范围从约50kHz变化至约90kHz。等离子体能量将氨及三氟化氮解离成反应物种，其可结合以在气相形成高度反应性的氟化铵(NH4F)化合物及/或氟化氢铵(NH4F · HF)。这些分子与待处理的基板表面反应。一实施例中，首先将载气导入腔室，生成载气等离子体，然后反应性气体(氨及三氟化氮)添加至等离子体。不期望受理论所束缚，认为蚀刻气体(即NH4F及/或NH4F · HF)与氧化硅表面反应以形成六氟硅酸铵(NH4)2SiF6、NH3及H2O产物。NH3及H2O在处理条件下皆为蒸气，并由真空泵从腔室移除。(NH4)2SiF6W薄膜留在基板表面。此反应机制可总结如以下NF3+3NH3 — NH4F+NH4F · HF+N26NH4F+Si02— (NH4) 2SiF6+2H20+4NH3(NH4) 2SiF6+ 热—2NH3+2HF+SiF4在薄膜形成于基板表面后，支撑元件可升高至退火位置，其位置接近加热气体分配盘。从气体分配盘辐射的热可将薄膜(NH4)2SiF6解离或升华成SiF4、NH3及HF产物。这些挥发性产物随后如上述由真空泵从腔室移除。一般而言，75°C以上的温度用以有效地从基板升华或移除薄膜。较佳地，可使用100°C以上的温度，诸如约115°C至约200°C之间。将(NH4)2SiFfJ 离成其挥发组成物的热能由气体分配盘透过对流或辐射传送。一态样中，将分配盘加热至100°c至150°C之间的温度，诸如约120°C。一旦薄膜从基板移除，工艺腔室会受净化及排空。处理过的基板随后借着降低基板元件至传送位置、释放基板、及透过流量阀开口传送基板而从腔室移除。范例蚀刻期间，Hsccm的NF3及70sCCm的NH3的气体混合物导入真空腔室。一实施例中，NF3的流速可经调整以获得更慢或更快的蚀刻速率。一实施例中，NF3的流速可增加至 15sccm以得更快的蚀刻速率，或者减少至13sCCm以得较慢的蚀刻速率。点燃气体混合物的等离子体。1500sCCm的氩供给至腔室下部部份以做底部净化。50sCCm的氩供给至基板支撑件的边缘区域以做边缘净化。腔室压力维持在约6Τοπ·，而基板温度于约22°C。基板蚀刻120秒。退火期间，基板和加热的腔室盖间的间距为750mil (密尔)，而盖温度为120°C。基板退火约60秒。约50埃材料从基板表面移除。无观察到退火效应。除非以别种方式指明，在说明书及权利要求中使用的所有表达组成成分、性质、反应条件的量值应理解成其为近似值。该等近似值是基于可在本发明中查得的期望性质以及基于测量误差，且按照所报导的有效数字以及通过应用一般取整数的技术，应至少能理解该等近似值。再者，任何在此表达的量值(包含温度、压力、间隔、摩尔比、流速等)可进一步最佳化以达成期望的蚀刻选择性以及颗粒表现。用于siconi蚀刻的方法及设备的额外的描述可在美国专利公开 2007/0123051 (代理人卷号 8802. P02)中找到，其标题为 “Oxide Etch with NH3-NF3 Chemistry (以NH3-NF3化学反应操作的氧化物蚀刻)”，其在此并入作为参考。即使在此描述干蚀刻方法，但任何适合的蚀刻方法可根据本发明的实施例使用。回头参考图6，顺序600的方块655包含沉积第三绝缘层509。顺序600的方块 660包含沉积多晶硅层510于凹部506中。多晶硅510经设置以形成控制栅极。图案化并且形成穿孔通常是在形成控制栅极前执行，此步骤为此熟知技艺的人士所知的，但在本发明中为简洁起见而省略。如图5D所示，形成于多晶硅510中的控制栅极和有源区域501a之间的距离由于磨圆转角508而增加。图7是群集工具700的概要平面视图，该工具用以根据本发明的实施例形成具有磨圆底部转角的浅沟槽隔离结构。群集工具700 —般包含工厂界面702，其经设置以在基板传送晶舟(P0D)701及传送腔室703之间提供通道予以基板。一实施例中，传送腔室703维持于真空条件而负载锁定腔室708可耦接至传送腔室703及工厂界面702之间。沉积腔室705、研磨系统706以及蚀刻腔室707连接至传送腔室703。传送机器人 704通常配置在传送腔室703内并且设置以在沉积腔室705、研磨系统706及蚀刻腔室707 之间传送基板。工艺期间，具有形成其中的沟槽结构的基板依序被传送至传送腔室703。首先，传送机器人704传送待处理基板至沉积腔室705，其中氧化硅沉积在基板之上以填充沟槽结构。传送机器人704随后从沉积腔室705收回具有填充的沟槽结构的基板并且将基板传送到研磨系统706。研磨系统706平面化该基板。平面化的基板类似于图5A的基板501。传送机器人704随后从研磨系统706收回平面化的基板并且将基板传送至蚀刻腔室707。蚀刻腔室707从填充的沟槽结构移除一部分的填充的氧化硅，每一沟槽结构中形成凹部。一实施例中，蚀刻腔室707如前所述使用干蚀刻方法。蚀刻过的基板类似于图5B的基板501。传送机器人704随后从蚀刻腔室707收回蚀刻过的基板，并且将基板传送回到沉积腔室705。沉积腔室705的工艺参数可从填充沟槽改变至形成薄共形层。一实施例中，唯有沉积的长度可为沉积腔室705调整，以在沟槽填充及共形层沉积之间切换。氧化硅的共形层随后形成于基板上。在此沉积步骤后，基板类似于图5C中的基板501。传送机器人704随后从沉积腔室705收回基板并将基板再度传送至蚀刻腔室707。 蚀刻腔室707的工艺参数可从形成凹部改变至移除薄共形层。一实施例中，唯有蚀刻时间的长度可为蚀刻腔室707调整，以在两工艺之间切换。磨圆转角随后形成于凹部中。在此蚀刻步骤后，基板类似于图5D中的基板501。在移除共形层后，传送机器人704从蚀刻腔室707收回基板并且将基板送回工厂界面702以做后续处理。在三维晶体管上的应用
11
本发明的实施例可用于调整凹部，其用于形成三维晶体管的环绕栅极的包覆物。图8A至图8D概要地绘示根据本发明的一实施例的形成用于三维晶体管的浅沟槽隔离结构的顺序。形成三维晶体管期间，沟槽结构802形成在图8A所示的硅主体801中。沟槽结构 802经设置以将硅主体801分隔成晶体管中不同的源极及漏极的区域。氧化硅804通常填充在沟槽结构802中，且随后部份从沟槽结构802中移除，该沟槽结构802在其中形成凹部 805。栅极材料随后沉积至凹部805之上，并且围绕源极与漏极区域包覆。其欲在凹部805中具有平坦的底部。但是，因为填充在沟槽结构802中的氧化硅 804通常包含两种由不同方法沉积在沟槽结构802中的氧化硅803a及803b，因而具有不同的蚀刻阻力。于是，凹部805具有弯曲的顶部轮廓806，如图8B所示。顶部轮廓806说明了氧化硅803a受蚀刻得比氧化硅80 快。为调整顶部轮廓806，氧化硅的共形层807可沉积在凹部805上。共形层807的厚度可由靶材轮廓决定，举例而言，倘若靶材轮廓是凹陷的，则通常可期望有较厚的共形层 807。沉积共形层807类似于方法400及800中所描述的沉积共形层的方法。随后执行蚀刻工艺以移除至少一部分的共形层807。通过调整蚀刻工艺参数，可达成平坦的顶部轮廓808。一实施例中，蚀刻工艺可类似描述于顺序600的方块650中的 siconi蚀刻法。本发明的实施例容许在浅沟槽结构中的凹部中形成磨圆转角而无需额外的处理腔室及额外的化学反应。因此，在半导体器件(诸如存储单元)之间的串扰可在生产成本增加最少的情况下减少。即使形成具有磨圆转角的凹部的浅沟槽隔离结合本发明而描述，本发明的实施例可用在任何需要具磨圆转脚的凹部的适合的情况。前述关于本发明的实施例，其他及更进一步的本发明的实施例可不背离本发明基本范畴而加以设计，而本发明的范畴由之后的权利要求范围所决定。
权利要求
1.一种用于处理基板的方法，包含以下步骤在该基板中形成沟槽结构，其中该沟槽结构的侧壁包含第一材料； 沉积第二材料以填充该沟槽结构； 平面化该基板以移除沉积在该沟槽结构外的该第一材料；通过从该填充的沟槽结构移除一部分的该第二材料，在该填充的沟槽结构中形成凹部；以及调整该凹部的轮廓，其包含以下步骤在该基板之上沉积该第二材料的共形层；以及移除该第二材料的该共形层以暴露于该沟槽结构外的该第一材料。
2.如权利要求1所述的方法，其中调整该凹部的轮廓包含以下步骤 磨圆该凹部的底部转角。
3.如权利要求2所述的方法，其中移除该第二材料的该共形层包含以下步骤 使用蚀刻剂蚀刻该基板，该蚀刻剂对该第二材料比对该第一材料具有更高的蚀刻速率。
4.如权利要求3所述的方法，其中在该填充的沟槽结构中形成该凹部包含以下步骤 使用该蚀刻剂蚀刻该基板。
5.如权利要求4所述的方法，其中该第二材料包含氧化硅，且沉积该第二材料以填充该沟槽结构以及沉积该第二材料的该共形层是使用相同化学反应执行。
6.如权利要求5所述的方法，其中该蚀刻剂包含氨(NH3)及三氟化氮(NF3)的气体混合物，而移除该第二材料的该共形层包含以下步骤生成氨及三氟化氮的该气体混合物的等离子体。
7.一种用于形成浅沟槽隔离结构的方法，包含以下步骤 形成穿透多晶硅层的沟槽结构；以氧化硅填充该沟槽结构；平面化该基板以使该多晶硅层暴露于该基板的表面上； 往回蚀刻该氧化硅至进入该沟槽结构以于该沟槽结构中形成凹部；以及磨圆该凹部的底部转角，其包含以下步骤在该基板的表面以及该凹部的侧壁与底部上沉积氧化硅的共形层；以及移除该氧化硅的共形层以暴露该多晶硅层于该基板的表面上。
8.如权利要求7所述的方法，其中移除该氧化硅的共形层是使用蚀刻剂执行，该蚀刻剂对氧化硅比对多晶硅具更高的蚀刻速率。
9.如权利要求8所述的方法，其中执行往回蚀刻氧化硅时和执行移除该氧化硅的共形层时是使用相同的蚀刻剂。
10.如权利要求9所述的方法，其中该蚀刻剂包含氨(NH3)及三氟化氮(NF3)的气体混合物，而移除该氧化硅的共形层包含以下步骤生成氨及三氟化氮的该气体混合物的等离子体。
11.如权利要求7所述的方法，其中形成该沟槽结构包含以下步骤形成该沟槽结构使之穿过该多晶硅层并进入该多晶硅层之下的硅层，且该凹部形成于该多晶硅层的厚度之内。
12.一种用于形成存储单元的方法，其包含以下步骤提供硅基板，其设置以于其中形成该存储单元的有源区域；沉积第一多晶硅层，其设置以形成该存储单元的浮栅；形成穿过该第一多晶硅层进入该硅基板的沟槽结构；以氧化硅填充该沟槽结构；平面化该基板以暴露该第一多晶硅层；在该沟槽结构中形成含磨圆底部的凹部；以及沉积第二多晶硅层，其设置以形成用于该存储单元的控制栅极，其中，形成含磨圆底部的凹部的步骤包含以下步骤往回蚀刻该沟槽结构中一部分的该氧化硅；沉积氧化硅的共形层于该基板的表面之上；以及移除该氧化硅的共形层以曝露该第一多晶硅层。
13.如权利要求12所述的方法，其中往回蚀刻该沟槽结构中一部分的该氧化硅包含以下步骤施加蚀刻剂，该蚀刻剂对氧化硅比对多晶硅以及对该第一绝缘层具有更高的蚀刻速率。
14.如权利要求13所述的方法，其中执行移除该氧化硅的共形层时和执行往回蚀刻该沟槽结构中一部分的该氧化硅时是使用相同的蚀刻剂。
15.如权利要求14所述的方法，其中该蚀刻剂包含从氨(NH3)及三氟化氮(NF3)的气体混合物生成的等离子体。
全文摘要
本发明的实施例一般关于用于处理半导体基板的设备及方法。特别而言，本发明的实施例关于用于形成浅沟槽隔离的设备及方法，该浅沟槽隔离具有含磨圆底部的凹部。本发明的一实施例包含通过从填充的沟槽结构移除一部分材料以及通过磨圆凹部的底部转角而形成填充的沟槽结构中的凹部。磨圆底部转角是通过在基板上沉积与填充于沟槽结构内相同的材料的共形层以及通过从凹部侧壁移除该材料的共形层而执行的。
文档编号H01L21/306GK102224585SQ200980147107
公开日2011年10月19日 申请日期2009年11月19日 优先权日2008年11月24日
发明者吕新亮, 妮琴·英吉, 张梅, 葛振宾, 霍伊曼·雷蒙德·洪, 高建德 申请人:应用材料股份有限公司