专利名称：多层晶片堆叠间隙的填充方法与结构的制作方法
技术领域：
本发明涉及一种半导体装置的制造技术，特别是涉及一种多层晶片堆叠间隙的填 充方法与结构。
背景技术：
现行覆晶(flip chip)或晶圆级晶片尺寸封装(Wafer Level Chip ScalePackage,WL-CSP)产品在掉落与可靠度试验时，晶片与基板间的焊点容易遭受外力与 热应力的剧烈变化而产生断裂破坏，进而造成IC晶片的损坏或内部电性连接失败，故都需 要使用底部填充胶(underfill material)来密封保护焊点。传统底部填充胶的形成方法 是先点胶(dispensing)在基板的侧边，并适当加热基板使底部填充胶有流动性，利用毛细 现象使底部填充胶流进IC晶片与基板的间隙。在先进封装技术中，将多个例如覆晶接合或晶圆级晶片尺寸封装型态等晶片元件 (以下简称晶片)的立体堆叠为必然趋势，可利用硅穿孔(Through Silicon Via, TSV)达 到被堆叠晶片的电性连接，然而晶片与晶片之间会形成在基板上不同高度位置的多层底胶 间隙，而与基板产生高度差，故无法使用点胶(dispensing)方式在立体堆叠晶片之间填入 底部填充胶。如图1所示，图1是现有习知晶片组合结构底胶填充时的截面示意图。在现有习 知非晶片立体堆叠的晶片组合结构110中是以点胶方式形成底部填充胶，藉由一点胶针头 121提供流动性且未固化的底部填充胶120并点涂在基板111的侧边，基板侧边必须不被覆 晶接合的晶片112所覆盖。基板111必须加热到可被控制的温度，使底部填充胶120具有 高流动性又不致被固化，利用其高流动性与在预定温度下在该基板111与该晶片112之间 的底胶间隙内产生毛细作用，进而填满底胶间隙，以密封例如凸块的连接端子114。在一更 高温度下使该底部填充胶120固化之后，便完成了覆晶型态的晶片组合结构110。然而，当晶片立体堆叠时会形成多层底胶间隙，并与基板有一高度差，底部填充胶 便无法以点涂方式形成于多层底胶间隙内，并且单凭加热基板已无法控制底部填充胶的温 度，当有温度梯度的变化或差异时，毛细作用的填充效果也不相同，故晶片之间的多层底胶 间隙内容易形成空隙(void)，在后续高温测试或制造环境中空隙会受到膨胀而爆裂，对产 品的可靠度不利。由此可见，上述现有的多层晶片堆叠间隙的填充方法与结构在方法、产品结构及 使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相 关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一 般方法及产品又没有适切的方法及结构能够解决上述问题，此显然是相关业者急欲解决的 问题。因此如何能创设一种新的多层晶片堆叠间隙的填充方法与结构，实属当前重要研发 课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的主要目的在于，克服现有的多层晶片堆叠间隙的填充方法与结构存在的 缺陷，而提供一种新的多层晶片堆叠间隙的填充方法与结构，所要解决的技术问题是使其 可以解决现有习知多层晶片堆叠的底胶间隙与基板有一高度差而无法点胶填充的问题，非 常适于实用。本发明的另一目的在于，克服现有的多层晶片堆叠间隙的填充方法与结构存在的 缺陷，而提供一种新的多层晶片堆叠间隙的填充方法与结构，所要解决的技术问题是使其 突破现有习知在加热基板上点胶仅能以毛细作用填充一层底胶间隙的限制，可以使多个底 胶间隙一次填充完成，以大幅提升生产效率，从而更加适于实用。本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出 的一种多层晶片堆叠间隙的填充方法，主要包含以下步骤首先，提供一晶片堆叠结构，其 包含一基板与多个立体堆叠在该基板上的晶片，在两两相叠的晶片之间形成有至少一第一 底胶间隙，其与该基板有一高度差。接着，翻转该晶片堆叠结构并浸泡该晶片堆叠结构的该 些晶片于一底部填充胶内，其中该底部填充胶是储放于一储胶槽内并保持流动状态，以填 满该第一底胶间隙。之后，取出该晶片堆叠结构。最后，加热该晶片堆叠结构，以固化在该 第一底胶间隙内的底部填充胶。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的多层晶片堆叠间隙的填充方法，其中在提供该晶片堆叠结构的步骤中，该 晶片堆叠结构可更包含多个位于该第一底胶间隙内的连接端子，以电性连接该些晶片。前述的多层晶片堆叠间隙的填充方法，其中每一晶片可设有多个纵向电性导通的 硅穿孔。前述的多层晶片堆叠间隙的填充方法，其中该些晶片可为覆晶晶片，并在每一晶 片的背面设有一重配置线路层。前述的多层晶片堆叠间隙的填充方法，其中在取出该晶片堆叠结构之后，该底部 填充胶可完整包覆该些晶片。前述的多层晶片堆叠间隙的填充方法，其中在上述浸泡过程中，该基板的一下表 面可不被该底部填充胶所覆盖。前述的多层晶片堆叠间隙的填充方法，其中所述的储胶槽可为圆筒形，以使该底 部填充胶流动成漩涡状。前述的多层晶片堆叠间隙的填充方法，其中在最接近该基板的晶片与该基板之间 形成有一第二底胶间隙，在上述浸泡过程中，该底部填充胶可更填满该第二底胶间隙。前述的多层晶片堆叠间隙的填充方法，其中在上述翻转与浸泡步骤中，该晶片堆 叠结构可预先处于真空状态。本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的 一种多层晶片堆叠间隙的填充结构，其包含一晶片堆叠结构，其包含一基板与多个立体堆 叠在该基板上的晶片，在两两相叠的晶片之间形成有至少一第一底胶间隙，并与该基板有 一高度差；以及一浸泡形成的底部填充胶，填满该第一底胶间隙。本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的多层晶片堆叠间隙的填充结构，更包含多个位于该第一底胶间隙内的连接端子，以电性连接该些晶片。前述的多层晶片堆叠间隙的填充结构，其中每一晶片是设有多个纵向电性导通的 硅穿孔。前述的多层晶片堆叠间隙的填充结构，其中该些晶片为覆晶晶片，并在每一晶片 的背面设有一重配置线路层。前述的多层晶片堆叠间隙的填充结构，其中所述的底部填充胶是完整包覆该些晶片。前述的多层晶片堆叠间隙的填充结构，其中在最接近该基板的晶片与该基板之间 形成有一第二底胶间隙，该底部填充胶更填满该第二底胶间隙。本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明 多层晶片堆叠间隙的填充方法与结构至少具有下列优点及有益效果—、本发明藉由使晶片堆叠结构的晶片浸泡于流动状态的底部填充胶内作为其中 的一个技术手段，克服了现有习知多层晶片堆叠的底胶间隙与基板有一高度差而无法以点 胶方式填充的问题。二、本发明藉由使晶片堆叠结构的晶片浸泡于流动状态的底部填充胶内作为其中 的一个技术手段，在填充时底部填充胶因储放于储胶槽并保持流动状态，底部填充胶的温 度得以控制，不易产生空隙，突破了现有习知在加热基板上点胶仅能以毛细作用填充一层 底胶间隙的限制，可以使多个底胶间隙一次填充完成，以大幅提升生产效率。三、本发明可以藉由将浸泡形成的底部填充胶完整包覆晶片作为其中的一个技术 手段，使晶片及其电性接点免于外露而接触至空气进而产生氧化，并避免了沾附尘埃等外 物而导致短路的问题发生，故可以省略现有习知模封胶体，达到晶片立体堆叠的薄型封装。综上所述，本发明是有关于一种多层晶片堆叠间隙的填充方法与结构。依照该方 法，提供一晶片堆叠结构，包含一基板与多个立体堆叠在基板上的晶片。在两两相叠的晶片 之间形成有至少一底胶间隙，并与基板有一高度差。接着，翻转晶片堆叠结构并浸泡晶片堆 叠结构的晶片于一底部填充胶内，其中底部填充胶储放于一储胶槽内并保持流动状态，以 填满底胶间隙。之后，取出晶片堆叠结构并加热，以固化在底胶间隙内的底部填充胶。藉此， 可以解决现有习知多层晶片堆叠的间隙无法点胶填充的问题，并可以使多个底胶间隙一次 填充完成，以大幅提升生产效率。本发明在技术上有显著的进步，具有明显的积极效果，诚 为一新颖、进步、实用的新设计。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段， 而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够 更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
图1是现有习知晶片组合结构底胶填充时的截面示意图。图2是依据本发明的第一具体实施例的一种多层晶片堆叠间隙的填充方法中所 提供的晶片堆叠结构的截面示意图。图3A与图:3B是依据本发明的第一具体实施例的多层晶片堆叠间隙的填充方法中 翻转晶片堆叠结构并预备浸泡于一储胶槽内的俯视示意图与截面示意图。图4是依据本发明的第一具体实施例的多层晶片堆叠间隙的填充方法中在浸泡晶片堆叠结构的晶片于底部填充胶内的截面示意图。图5是依据本发明的第一具体实施例的多层晶片堆叠间隙的填充方法中取出与 加热晶片堆叠结构之后的截面示意图。图6是依据本发明的第一具体实施例的多层晶片堆叠间隙的填充方法制造的多 层晶片堆叠间隙的填充结构的截面示意图。图7是依据本发明的第二具体实施例的另一种多层晶片堆叠间隙的填充方法制 造的多层晶片堆叠间隙的填充结构的截面示意图。图8是依据本发明的第二具体实施例的多层晶片堆叠间隙的填充方法中在浸泡 晶片堆叠结构的晶片于底部填充胶内的截面示意图。110:晶片组合结构111 基板
112 晶片114:连接端子
120 底部填充胶121 点胶针头
200 多层晶片堆叠间隙的填充结构210:晶片堆叠结构
211 基板211A 上表面
211B 下表面212 晶片
212A 硅穿孔213 连接端子
214 连接端子220 底部填充胶
221 储胶槽222 底部填充胶
223 搅拌器230 吸嘴
300 多层晶片堆叠间隙的填充结构312A 重配置线路层
Sl 第一底胶间隙S2 第二底胶间隙
H 第一底胶间隙至基板的高度差
具体实施例方式为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合 附图及较佳实施例，对依据本发明提出的多层晶片堆叠间隙的填充方法与结构其具体实施 方式、方法、步骤、结构、特征及其功效，详细说明如后。本发明的一些实施例将详细描述如下。然而，除了以下描述外，本发明还可以广泛 地在其他实施例施行，并且本发明的保护范围并不受实施例的限定，其以权利要求的保护 范围为准。再者，为提供更清楚的描述及更容易理解本发明，图式内各部分并没有依照其相 对尺寸绘图，某些尺寸与其他相关尺度相比已经被夸张；不相关的细节部分也未完全绘示 出，以求图式的简洁。依据本发明的第一具体实施例的一种多层晶片堆叠间隙的填充方法的举例说明 请参阅图2至图6所示，其中，图2是依据本发明的第一具体实施例的一种多层晶片堆叠间 隙的填充方法中所提供的晶片堆叠结构的截面示意图。图3A与图;3B是依据本发明的第一 具体实施例的多层晶片堆叠间隙的填充方法中翻转晶片堆叠结构并预备浸泡于一储胶槽 内的俯视示意图与截面示意图。图4是依据本发明的第一具体实施例的多层晶片堆叠间隙 的填充方法中在浸泡晶片堆叠结构的晶片于底部填充胶内的截面示意图。图5是依据本发 明的第一具体实施例的多层晶片堆叠间隙的填充方法中取出与加热晶片堆叠结构之后的截面示意图。图6是依据本发明的第一具体实施例的多层晶片堆叠间隙的填充方法制造的 多层晶片堆叠间隙的填充结构的截面示意图。本发明揭示的多层晶片堆叠间隙的填充方法，主要包含以下步骤首先，如图2所 示，提供一晶片堆叠结构210。该晶片堆叠结构210包含一基板211与多个立体堆叠在该 基板211上的晶片212。该基板211具有电性传递与承载晶片的作用，可为一印刷电路板 (printed circuit board, PCB)、陶瓷电路板或是一较大尺寸的晶片，该基板211具有一上 表面21IA与一下表面211B。该些晶片212是立体堆叠在该基板211的该上表面211A。而 该晶片堆叠结构210的晶片212的堆叠数量为不限定的，可达到八个以上，达到记忆体容量 或是功能的扩充。此外，该些晶片212可为实质相同的半导体晶片，具有相同的晶片尺寸与 构造。通常该些晶片212为覆晶晶片或是晶圆级晶片尺寸封装件。该些晶片212之间可利 用晶片内的硅穿孔212A与晶片间的连接端子213达到电性互连。在两两相叠的晶片212之间形成有至少一第一底胶间隙Si，其与该基板211有一 高度差H，该高度差H约为下方晶片与连接端子214的总高度，通常大于一个晶片的厚度。 第一底胶间隙Sl所定义的是在晶片与晶片之间的底胶间隙，不包含在晶片与基板之间的 底胶间隙。此外，最接近该基板211的晶片212与该基板211之间形成有一第二底胶间隙 S2。关于该晶片堆叠结构210的内部电性连接，该晶片堆叠结构210可更包含多个位 于该些第一底胶间隙Sl内的连接端子213，以电性连接该些晶片212。此外，该晶片堆叠结 构210可更包含多个位于该第二底胶间隙S2内的连接端子214，以电性连接至该基板211。 该些连接端子213或/与214可位于该些晶片212的主动面区域，该些晶片212可为倒装 而面向该基板211。详细而言，该些连接端子213、214可为回焊性凸块(refl ow bump)或 非可回焊性凸块(non-reflow bump)，如焊料凸块、金凸块、铜凸块、铝凸块或高分子导电 凸块，该些连接端子213、214的形状可为方块状、圆柱状、细柱状、半球状或球状，可藉由热 压方式而与晶片212的焊垫或基板211的接点结合。该些连接端子213、214可以电镀、 化学电镀、蒸镀、球置法(ball attach)、植球法(ball placement)、网版印刷、金凸点(Au studbumping)及焊料枪(solder jet)来形成。该些连接端子213、214具有一高度(例如 3-10微米)，而使得两两相叠的晶片212之间形成有该些第一底胶间隙Sl以及最下层的晶 片212与该基板211之间形成有该第二底胶间隙S2。此外，再如图2所示，每一晶片212可 设有多个纵向电性导通的硅穿孔(Through Silicon Via, TSV) 212A，其是在晶片212内设 置贯穿晶片212的贯穿孔，并在贯穿孔内填充导电物质，例如电镀层、液态涂施的导电胶、 焊料或是其它导电材料等等。每一硅穿孔212A下方可设置一连接端子213或214并位于 同一垂直线上，可使立体堆叠的该些晶片212垂直电性导通，而可缩短信号传输距离。接着，请参阅图3A与图;3B所示，翻转该晶片堆叠结构210并浸泡(dipping)该晶 片堆叠结构210的该些晶片212于一底部填充胶222内，其中该底部填充胶222是储放于 一储胶槽221内并保持流动状态，以填满该些第一底胶间隙Si。在本实施例的该步骤中，该 第二底胶间隙S2同时被填满。该底部填充胶222可为高流动性液态热固性绝缘树脂，例如 可包含环氧化合物。具体而言，在翻转该晶片堆叠结构210之时，是利用一吸嘴230或吸盘 以吸附该下表面211B的方式先固定住该基板211，接着，如图4所示，下降该吸嘴230以使 该晶片堆叠结构210顺利浸泡至该储胶槽221内，并可控制该晶片堆叠结构210的浸泡深度。较佳地，请参阅图4所示，在上述浸泡过程中，该基板211的该下表面211B可不被该底 部填充胶222所覆盖，以作为取放该晶片堆叠结构210的吸附表面。在本实施例中，该基板 211可不完全浸入，但该第二底胶间隙S2也可浸入至该底部填充胶222中。请再参阅图3A与图;3B所示，为使该底部填充胶222可顺利填入该些第一底胶间 隙Sl与该第二底胶间隙S2中，较佳地，该储胶槽221中可设置一搅拌器223，该搅拌器223 可为一搅拌叶片或搅拌棒，在与外部的电动机(图未绘出)的动力轴接设在一起后，可以启 动该搅拌器223旋转，使该储胶槽221中的该底部填充胶222产生流动，而有助于进行填充 间隙的作用。更佳地，如图3A所示，该储胶槽221可为圆筒形，以使该底部填充胶222流动 成漩涡状(如图3A与图;3B的流动箭头)，可使该底部填充胶222的周边流速稳定与在该储 胶槽221的槽中央液面稳定，不易覆盖到该基板211的下表面211B。当该底部填充胶222 的流速与温度被适当控制，可以如图4所示使该底部填充胶222均勻地流入该些第一底胶 间隙Sl与该第二底胶间隙S2中。在填充时，该底部填充胶222因储放于该储胶槽221并 保持流动状态，并能使底部填充胶222的温度得以控制，不易产生空隙，藉以突破现有习知 在加热基板上点胶仅能以毛细作用填充一层底胶间隙的限制，可使多个底胶间隙Sl或/与 S2 一次填充完成，以大幅提升生产效率。此外，在一较佳具体实施例中，在上述的翻转与浸泡步骤中，该晶片堆叠结构210 可预先处于真空状态，而使该些第一底胶间隙Sl与该第二底胶间隙S2经由该底部填充胶 222填入后，避免空隙(void)产生。或者，可以在大气压力下，震荡该晶片堆叠结构210，以 排出空隙气泡。之后，如图5所示，取出该晶片堆叠结构210，使其脱离该储胶槽221。当取出该晶 片堆叠结构210之后，沾附于该晶片堆叠结构210的底部填充胶220便完整包覆该些晶片 212，包含该些晶片212的主动面、侧面与背面，特别是包覆最上层晶片212的背面，而该基 板211的该上表面211A也可被覆盖。此外，已沾附的底部填充胶的图号标示为220，藉以与 储存于该储胶槽221内的底部填充胶222作出区别。故在完成浸泡步骤并取出该晶片堆叠 结构210之后，该底部填充胶220是填满该些第一底胶间隙Sl与该第二底胶间隙S2，克服 现有习知多层晶片堆叠的底胶间隙与基板有一高度差而无法以点胶方式填充的问题。最后，如图5所示，加热该晶片堆叠结构210，以固化在该些第一底胶间隙Sl内的 底部填充胶220。加热固化的温度应大于该储胶槽221的温度，以使该底部填充胶220产生 不可逆的永久固化反应，使得该些晶片212之间以及最低层晶片212与该基板211之间能 无空隙的紧密填充。此时，该底部填充胶220呈现为密封性良好、化学安定性高、且绝缘的 固态树脂，可密封该些晶片212以及作为焊接端点的连接端子213与214，不会受到该晶片 212与该基板211之间热膨胀系数的差异所导致的热应力、以及外界污染物的入侵而受到 破坏，也保护各连接端子213、214与硅穿孔212A之间不因外露而发生短路的情形。因此， 固化后的该底部填充胶220能完整包覆该些晶片212与该基板211的该上表面211A，尤其 是最上层晶片212的背面，即覆盖最上层晶片212的硅穿孔212A在表面裸露的端点，使该 些晶片212及其电性接点免于外露而接触至空气进而产生氧化，并避免沾附尘埃等外物而 导致短路的问题发生，故可以省略现有习知模封胶体，达到晶片立体堆叠的薄型封装。如图6所示，该晶片堆叠结构210经固化步骤之后则形成本发明的多层晶片堆叠 间隙的填充结构200。该多层晶片堆叠间隙的填充结构200是包含一上述的晶片堆叠结构210以及一浸泡形成的底部填充胶220，其细部结构已在上述方法中陈述，在此不再予以赘 述。依照本发明第一实施例，上述步骤除了可以实施在单个基板上，本发明的多层晶 片堆叠间隙的填充方法也可实施在基板条阶段，即该基板211为一基板条，并在每一单元 区内立体堆叠多个晶片212，可应用于大量制造半导体装置的薄型封装作业。利用本发明的 多层晶片堆叠间隙的填充方法，可以同时对二个群组(含)以上的晶片堆叠体来执行间隙 填胶工艺、同时又可避免在晶片堆叠结构210内产生气泡。即使有溢胶现象会先溢流至基 板条的下表面的无封装区，不会直接在基板单元的下表面造成溢胶。在浸泡过程中，所有的 晶片能被同一储存槽内的底部填充胶完整覆盖，藉以更加提升半导体装置的产出率、可靠 度与使用寿命。依据本发明的第二具体实施例的另一种多层晶片堆叠间隙的填充方法的说明请 参阅图7与图8所示，其中，图7是依据本发明的第二具体实施例的另一种多层晶片堆叠间 隙的填充方法制造的多层晶片堆叠间隙的填充结构的截面示意图。图8是依据本发明的第 二具体实施例的多层晶片堆叠间隙的填充方法中在浸泡晶片堆叠结构的晶片于底部填充 胶内的截面示意图。该多层晶片堆叠间隙的填充方法，主要步骤与第一实施例大致相同。首 先，提供一晶片堆叠结构210。接着，翻转该晶片堆叠结构210并浸泡该晶片堆叠结构210 的晶片212于一底部填充胶222内。之后，取出该晶片堆叠结构210。最后，加热该晶片堆 叠结构210以固化底部填充胶。该些步骤将与第一实施例相同，并且与第一实施例相同的 主要元件将以相同的符号标示，并可理解有相同作用与用途，在此不再予以赘述。在本实施例中，该些晶片212可为覆晶晶片，并在每一晶片212的背面设有一重配 置线路层312A。该些重配置线路层312A是形成于晶片212的背面并经由晶片侧边延伸至 所属晶片212的主动面，藉以导接该些连接端子213、214，而使该些晶片212可呈立体堆叠 并彼此电性连接。具体而言，该重配置线路层312A可利用无电电镀、溅镀或物理/化学气 相沉积方式形成。如图8所示，在浸泡该晶片堆叠结构210时，该底部填充胶222是均勻地流入该些 第一底胶间隙Sl与该第二底胶间隙S2中。如图7所示，该底部填充胶220是经固化后而 形成一多层晶片堆叠间隙的填充结构300。该底部填充胶220能完整包覆该些晶片212与 该基板211的该上表面211A，故覆盖该重配置线路层312A可能外露的风险区段，使其免于 外露而接触至空气进而产生氧化或因外物连接而导致短路的问题发生。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽 然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人 员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰 为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对 以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种多层晶片堆叠间隙的填充方法，其特征在于其包括以下步骤提供一晶片堆叠结构，其包含一基板与多个立体堆叠在该基板上的晶片，在两两相叠 的晶片之间形成有至少一第一底胶间隙，并与该基板有一高度差；翻转该晶片堆叠结构并浸泡该晶片堆叠结构的该些晶片于一底部填充胶内，其中该底 部填充胶是储放于一储胶槽内并保持流动状态，以填满该第一底胶间隙；取出该晶片堆叠结构；以及加热该晶片堆叠结构，以固化在该第一底胶间隙内的底部填充胶。
2.根据权利要求1所述的多层晶片堆叠间隙的填充方法，其特征在于其中在提供该晶 片堆叠结构的步骤中，该晶片堆叠结构更包含多个位于该第一底胶间隙内的连接端子，以 电性连接该些晶片。
3.根据权利要求2所述的多层晶片堆叠间隙的填充方法，其特征在于其中每一晶片是 设有多个纵向电性导通的硅穿孔。
4.根据权利要求2所述的多层晶片堆叠间隙的填充方法，其特征在于其中该些晶片为 覆晶晶片，并在每一晶片的背面设有一重配置线路层。
5.根据权利要求1所述的多层晶片堆叠间隙的填充方法，其特征在于其中在取出该晶 片堆叠结构之后，该底部填充胶是完整包覆该些晶片。
6.根据权利要求1至5中任一权利要求所述的多层晶片堆叠间隙的填充方法，其特征 在于其中在上述浸泡过程中，该基板的一下表面是不被该底部填充胶所覆盖。
7.根据权利要求6所述的多层晶片堆叠间隙的填充方法，其特征在于其中所述的储胶 槽为圆筒形，以使该底部填充胶流动成漩涡状。
8.根据权利要求1至5中任一权利要求所述的多层晶片堆叠间隙的填充方法，其特 征在于其中在最接近该基板的晶片与该基板之间形成有一第二底胶间隙，在上述浸泡过程 中，该底部填充胶更填满该第二底胶间隙。
9.根据权利要求1至5中任一权利要求所述的多层晶片堆叠间隙的填充方法，其特征 在于其中在上述翻转与浸泡步骤中，该晶片堆叠结构是预先处于真空状态。
10.一种多层晶片堆叠间隙的填充结构，其特征在于其包含一晶片堆叠结构，其包含一基板与多个立体堆叠在该基板上的晶片，在两两相叠的晶 片之间形成有至少一第一底胶间隙，并与该基板有一高度差；以及一浸泡形成的底部填充胶，填满该第一底胶间隙。
11.根据权利要求10所述的多层晶片堆叠间隙的填充结构，其特征在于更包含多个位 于该第一底胶间隙内的连接端子，以电性连接该些晶片。
12.根据权利要求11所述的多层晶片堆叠间隙的填充结构，其特征在于其中每一晶片 是设有多个纵向电性导通的硅穿孔。
13.根据权利要求11所述的多层晶片堆叠间隙的填充结构，其特征在于其中该些晶片 为覆晶晶片，并在每一晶片的背面设有一重配置线路层。
14.根据权利要求10所述的多层晶片堆叠间隙的填充结构，其特征在于其中所述的底 部填充胶是完整包覆该些晶片。
15.根据权利要求10至14中任一权利要求所述的多层晶片堆叠间隙的填充结构，其特 征在于其中在最接近该基板的晶片与该基板之间形成有一第二底胶间隙，该底部填充胶更填满该第二底胶间隙。
全文摘要
本发明是有关于一种多层晶片堆叠间隙的填充方法与结构。依照该方法，提供一晶片堆叠结构，包含一基板与多个立体堆叠在基板上的晶片。在两两相叠的晶片之间形成有至少一底胶间隙，并与基板有一高度差。接着，翻转晶片堆叠结构并浸泡晶片堆叠结构的晶片于一底部填充胶内，其中底部填充胶储放于一储胶槽内并保持流动状态，以填满底胶间隙。之后，取出晶片堆叠结构并加热，以固化在底胶间隙内的底部填充胶。藉此，可以解决现有习知多层晶片堆叠的间隙无法点胶填充的问题，并可以使多个底胶间隙一次填充完成，以大幅提升生产效率。
文档编号H01L25/00GK102148166SQ201010111420
公开日2011年8月10日 申请日期2010年2月4日 优先权日2010年2月4日
发明者徐宏欣, 简维志 申请人:力成科技股份有限公司