专利名称：抗总剂量辐照的soi器件及其制造方法
技术领域：
本发明涉及集成电路，尤其涉及一种新型的抗总剂量辐照的S0I器件及其制造方 法，属于电子技术领域。
背景技术：
集成电路技术正越来越广泛的被应用于航天、军事、核电和高能物理等与总剂量 辐照相关的行业中。而且随着集成电路集成度的不断提高，半导体器件的尺寸日益减小， 浅槽隔离技术正以其优良的器件隔离性能成为集成电路中器件之间电学隔离的主流技术。 但是由于总剂量辐照粒子对于器件中二氧化硅氧化层的损伤，会在S0I器件的氧化层内产 生大量的固定正电荷。在S0I器件中，用二氧化硅材料制作的埋氧层中的这些固定正电荷 会引起器件的衬底反型，并带来诸如亚阈值斜率变坏、器件可靠性变差等较坏影响，对CMOS 集成电路的可靠性产生较大的负面影响，并且埋氧层中的固定正电荷的存在还会引起衬底 的载流子反型，这些反型载流子在源漏偏压的作用下形成较大的源漏导通电流，使得器件 在栅压远小于阈值电压即关态的时候仍然存在较大的源漏导通电流，增大了 CMOS集成电 路的功耗，并引起一系列的可靠性问题。如何提高S0I器件的抗总剂量辐照特性，以改善整 个CMOS集成电路的抗辐照特性，成为现阶段亟待解决的一个总剂量辐照可靠性问题。因此，如果能够在不改变S0I器件埋氧结构优势的前提下提出一种可以大幅度减 弱埋氧层中固定正电荷对器件阈值电压的影响的新型器件结构，消除总剂量辐照对S0I器 件的不良影响，提高CMOS集成电路的可靠性，将会对整个集成电路的抗辐照加固具有重大 的意义。
发明内容
本发明的目的是提供一种可以减少总剂量辐照后阈值漂移的S0I器件，以及该器 件的制造方法。本发明在现有的S0I器件的结构基础上，在通常由二氧化硅材料制作的埋氧层和 通常由P型硅材料制作的衬底层之间增加一个牺牲层，该牺牲层由氮化硅等以受主型缺陷 为特征并在辐照后能形成负电荷的工艺材料制成。利用辐照后在牺牲层内产生的大量负电 荷，牺牲层材料可以对辐照后的埋氧层中存在的固定正电荷产生钳制作用，从而减弱辐照 后S0I器件所产生的阈值电压漂移，改善器件的亚阈值斜率，减小关态电流，并最终达到减 小CMOS集成电路功耗，提高CMOS集成电路可靠性的目的。具体来说，本发明提供一种抗总剂量辐照的S0I器件，该S0I器件包括衬底层，埋 氧层和顶层，所述埋氧层和衬底层之间还包括牺牲层，所述牺牲层在S0I器件经总剂量辐 照后产生负电荷。所述牺牲层的厚度优选在lOnm到20nm的范围内；所述埋氧层的厚度优选在70nm 到80nm的范围内；所述牺牲层的材料优选为氮化硅。衬底层的材料优选为常规使用的PS 硅，由硅制成的衬底层在本发明中也称为硅膜衬底层。所述埋氧层的材料优选为常规使用的二氧化硅。本发明的新型抗总剂量辐照S0I工艺结构利用牺牲层材料能在总剂量辐照后感 应产生负电荷的特性，将埋氧层材料中因辐照产生的大量固定正电荷的电场限制在这一牺 牲层上。牺牲层中产生的大量固定负电荷的存在大大减弱了浅槽隔离结构中埋氧层材料对 硅膜衬底层材料的反型作用，并增大了埋氧层中大量固定正电荷与衬底之间的距离。这一 结构设计可以起到抑制甚至抵消埋氧层材料内固定正电荷对硅膜衬底中载流子的镜像感 生作用，抑制硅膜衬底的载流子反型，使得寄生晶体管的导通载流子大幅度减少甚至降低 为零，从而大幅度降低S0I器件的关态泄漏电流，使集成电路的抗辐照性能得到较大幅度 的提升。图la，b分别显示了常规S0I器件和本发明S0I器件在埋氧层中形成的电荷类型 以及硅膜衬底中形成反型载流子浓度对比。可以看到辐照后常规S0I器件的埋氧层中产生 了大量的固定正电荷，这些正电荷导致硅膜衬底中产生了很多的负电荷的反型载流子，是 形成S0I器件关态泄漏电流的主要原因。而本发明的新型S0I器件则由于牺牲层的存在， 大大抑制了埋氧层中固定正电荷的反型作用，将电场钳制在牺牲层中，并且在牺牲层中产 生的负电荷也很好的抑制了正电荷的镜像反型作用，在很大程度上遏制了反型载流子的形 成，降低了器件关态电流和集成电路的静态功耗。图2给出了分别采用传统S0I器件和本发明S0I器件的集成电路中的NM0S晶体 管器件导通电流比较示意图。从图中可以看出，在栅压小于零的时候采用传统S0I器件的 NM0S晶体管就已经存在很大的电流，这种大电流在器件还未进入工作状态的时候就已经存 在，给CMOS集成电路造成很大的功率损耗，并在很大程度上降低了 CMOS集成电路的应用可 靠性。而采用本发明S0I器件的NM0S晶体管在关态时电流非常小，几乎为零，对电路性能 的影响可以忽略，大大增强了 CMOS集成电路的可靠性，降低了 CMOS集成电路的功率损耗。此外，本发明还提供了 S0I器件的制造方法，该方法包括a)在硅片上形成Si02埋氧层，其厚度一般为70-80nm ；b)在Si02埋氧层上形成氮化硅牺牲层，其厚度一般为10-20nm ；c)在氮化硅牺牲层上形成P型硅衬底层。除此之外，本发明的抗总剂量辐照工艺结构的另一特点是所采用的氮化硅等以受 主型缺陷为特征并在辐照后能形成负电中心的工艺材料具有与传统的CMOS工艺完全兼容 的特点，并保留了传统的S0I工艺结构在集成电路隔离方面具有的所有技术优势，制造工 艺步骤非常简单。和现有技术相比，本发明所提出的新型的S0I器件可以大大增强集成电路的抗总 剂量辐照性能，对于减少总剂量辐照下集成电路的功耗和增强集成电路的可靠性具有重大 意义，在集成电路抗总剂量辐照加固技术应用中，有着明显的优势和广泛的应用前景。
图1显示常规S0I器件和本发明S0I器件经总剂量辐照后的对比图，图la表示常 规S0I器件，图lb表示本发明S0I器件；图2显示常规S0I器件和本发明S0I器件的反型载流子浓度比较示意图；图3-图7显示实施例的S0I器件制备方法各步骤的示意图。
其中1-顶层；2-埋氧层；3-衬底层；4-牺牲层；11-硅片；21-Si02层；31-P型硅层；41-氮化硅层。
具体实施例方式下面通过一个具体的制备实施例结合附图对本发明作进一步描述。本实施例制备根据本发明的S0I器件，制备方法主要包括如下步骤1)如图3所示，在硅片11上用热氧化生长方法生长一层二氧化硅层21，即传统意 义上的埋氧层，热氧化温度约为1050°C，厚度约为70-80nm ；之后用化学机械抛光等方法将 二氧化硅层21的表面平坦化，使其表面尽可能有利于接下来的淀积层均勻淀积。2)如图4所示，在二氧化硅21表面用低压化学气相淀积(LPCVD)方法淀积一层 10nm至20nm的氮化硅层41。3)如图5所示，同样用化学机械抛光方法将其表面磨平。4)如图6所示，在氮化硅层41上用低压化学气相淀积(LPCVD)方法淀积一层P型 硅层31，作为S0I器件的衬底层。5)如图7所示，再次使用化学机械抛光方法将P型硅层31的表面磨平，以利于后 续工艺的进行。至此，已形成本发明的S0I器件，硅片11构成顶层，3102层21构成埋氧层，氮化硅 层41构成牺牲层，P型硅层31构成硅膜衬底层。在此基础上，按照标准S0I集成电路的工 艺流程可以进一步制备S0I集成电路，如图lb所示。
权利要求
一种抗总剂量辐照的SOI器件，该SOI器件包括衬底层，埋氧层和顶层，其特征在于，所述埋氧层和衬底层之间还包括牺牲层，所述牺牲层在SOI器件经总剂量辐照后产生负电荷。
2.如权利要求1所述的抗总剂量辐照的S0I器件，其特征在于，所述牺牲层的厚度在 10nm到20nm的范围内。
3.如权利要求1所述的抗总剂量辐照的S0I器件，其特征在于，所述埋氧层的厚度在 70nm到80nm的范围内。
4.如权利要求1所述的抗总剂量辐照的SOI器件，其特征在于，所述牺牲层的材料为氮 化硅。
5.如权利要求1-4任意一项所述的抗总剂量辐照的S0I器件，其特征在于，所述衬底层 的材料为P型硅，所述埋氧层的材料为二氧化硅。
6.一种抗总剂量辐照的S0I器件的制造方法，包括下列步骤a)在硅片上形成Si02埋氧层；b)在Si02埋氧层上形成氮化硅牺牲层；c)在氮化硅牺牲层上形成P型硅衬底层。
7.如权利要求6所述的抗总剂量辐照的S0I器件的制造方法，其特征在于，Si02埋氧 层的厚度在70nm到80nm的范围内。
8.如权利要求6所述的抗总剂量辐照的S0I器件的制造方法，其特征在于，氮化硅牺牲 层的厚度在lOnm到20nm的范围内。
9.如权利要求6所述的抗总剂量辐照的S0I器件的制造方法，其特征在于，步骤a)通 过热氧化生长方法生长Si02埋氧层，热氧化生长温度为1050°C。
10.如权利要求6所述的抗总剂量辐照的S0I器件的制造方法，其特征在于，分别在步 骤a)、b)和c)之后对形成的层进行表面处理，所述表面处理包括化学机械抛光处理。
全文摘要
本发明公开了一种抗总剂量辐照的SOI器件及其制造方法，属于电子技术领域。本发明SOI器件包括衬底层，埋氧层和顶层，所述埋氧层和衬底层之间还包括牺牲层，所述牺牲层在SOI器件经总剂量辐照后产生负电荷。所述牺牲层的材料为氮化硅。所述衬底层的材料为P型硅，所述埋氧层的材料为二氧化硅。本发明的制造方法包括a)在硅片上形成SiO2埋氧层；b)在SiO2埋氧层上形成氮化硅牺牲层；c)在氮化硅牺牲层上形成P型硅衬底层。本发明可应用于航天、军事、核电和高能物理等与总剂量辐照相关的行业中。
文档编号H01L21/762GK101859781SQ20101016446
公开日2010年10月13日 申请日期2010年4月30日 优先权日2010年4月30日
发明者刘 文, 郝志华, 黄如 申请人:北京大学