一种采用Al₂O₃作为栅极侧墙的方法

专利名称：一种采用Al₂O₃作为栅极侧墙的方法
技术领域：
本发明属于半导体器件制造技术领域，具体涉及一种半导体器件栅极侧墙的制备 方法，特别涉及一种采用Al2O3作为栅极侧墙的方法。
背景技术：
金属-氧化物-半导体晶体管(MOSFET)包括栅极、位于栅极两侧衬底中的源极和 漏极、栅极下方的电流沟道、以及位于栅极和电流沟道之间的栅氧化层。为了避免晶体管中 栅极和源极、漏极的短接，栅极侧墙工艺得到了广泛的应用。图1是一种应用栅极侧墙的隧 穿场效应晶体管的结构图，其中，在半导体衬底100上，所示106为晶体管开启时的电流沟 道，101为器件的源极，102为器件的漏极，104为器件的栅极，103为栅极104和电流沟道 106之间的栅氧化层。栅极侧墙105围绕在栅极104和栅氧化层103周围，一方面可以保护 栅极，另一方面可以防止大剂量的源极和漏极注入过于接近电流沟道以至于可能发生源极 和漏极之间的导通。栅极侧墙的制造工艺一般分为两步，首先在形成有栅极的整个半导体衬底上淀积 形成一层栅极侧墙材料，目前比较成熟的工艺是采用SiO2或Si3N4作为栅极侧墙材料，然后 通过回刻去除位于源极、漏极和栅极上方的栅极侧墙材料，从而只在栅极周围形成一环绕 的栅极侧墙保护层。现有的栅极侧墙结构一般是通过湿法刻蚀完成，而刻蚀形成的SiO2或 Si3N4侧墙厚度在20埃以上，不利于半导体器件往更小的尺寸发展。

发明内容
本发明的目的在于提出一种半导体器件栅极侧墙的制备方法，该方法可以制备厚 度较低的栅极侧墙，从而符合半导体器件尺寸缩小的要求。为达到本发明的上述目的，本发明提出了一种采用高介电常数材料Al2O3作为栅 极侧墙的方法，包括提供一个半导体衬底；在所述半导体衬底上形成有源区和多晶硅栅极；淀积一层高介电常数材料Al2O3薄膜；刻蚀所述Al2O3薄膜形成半导体器件的栅极侧墙。进一步地，所述半导体衬底为单晶硅、多晶硅或者绝缘体上的硅(SOI)。所述Al2O3 薄膜的淀积厚度为10纳米到100纳米。所述淀积采用原子层淀积的方法，且淀积条件为温 度为10°C -300°C，反应前躯体为三甲基铝(TMA)和水。所述刻蚀采用干法刻蚀的方法，并 且采用Cl2、BC13、CF4和Ar的混合气体作为刻蚀气体。采用原子层淀积Al2O3作为半导体器件栅极侧墙的方法，可以控制栅极侧墙的横 向尺寸，减小侧墙厚度，使栅极侧墙的厚度控制在0. 1纳米左右，有利于半导体器件往更小 的尺寸缩小。同时，采用原子层淀积技术可以提高淀积Al2O3的均勻性，提高半导体器件的 性能。
原子层淀积Al2O3的温度通常采用30(TC，而淀积栅极侧墙材料通常需要淀积10 纳米到150纳米，因此制备Al2O3需要花费很久的时间，而且由于Al2O3非常致密，干法刻蚀 Al2O3的刻蚀速率也比较慢。在低温10°C -100°C下进行原子层淀积Al2O3，可以减少加热和散热过程所耗费的 时间，相对于300°C的原子层淀积，升温过程可以节省30-50分钟，降温过程可以节省20-30 分钟。同时，低温原子层淀积的Al2O3密度比较小，致密性也较小，因此干法刻蚀的速率会提 高，从而可以降低生产成本。


图1为现有的一种应用栅极侧墙的隧穿场效应晶体管结构的截面图。图2至图4为本发明提供的一种采用Al2O3作为栅极侧墙的一个实施例工艺流程 图。
具体实施例方式下面将参照附图对本发明的一个示例性实施方式作详细说明。在图中，为了方便 说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不是完全准确的 反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特 别是组成结构之间的上下和相邻关系。参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅 限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如刻蚀得 到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中，均以矩形表示，图中的表示是 示意性的，但这不应该被认为是限制本发明的范围。同时在下面的描述中，所使用的术语衬 底可以理解为包括正在工艺加工中的半导体衬底，可能包括在其上所制备的其它薄膜层。首先，在提供的半导体衬底上形成浅槽隔离结构201，然后形成P型掺杂阱200c和 η型掺杂阱200d，这种隔离技术是业界所熟知的。接下来，在ρ型掺杂阱200c中形成η型漏区202和ρ型源区203，并且在η型掺杂 阱中形成P型漏区205和η型源区204，然后在ρ型掺杂阱和η型掺杂阱上方分别形成二氧 化硅层206a和206b、高k材料层207a和207b、金属硅化物层208a和208b、以及多晶硅层 209a和209b，如图2所示。以上技术也是业界所熟知的。接下来，在10°C _300°C的温度，反应前躯体为三甲基铝(TMA)和水的条件下，采用 原子层淀积的方法淀积形成一层厚度为10纳米到100纳米Al2O3薄膜210，如图3所示。最后，以C12、BC13、CF4和Ar的混合气体作为刻蚀气体，对Al2O3薄膜210进行干法 刻蚀，形成如图4所示的栅极侧墙结构，栅极侧墙的厚度可以控制在0. 1纳米左右。如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的 实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体 实例。
权利要求
一种半导体器件栅极侧墙的制备方法，采用高介电常数材料作为半导体器件的栅极侧墙；其特征在于，具体步骤如下提供一个半导体衬底；在所述半导体衬底上形成有源区和多晶硅栅极；淀积一层高介电常数材料Al2O3；刻蚀所述高介电常数材料Al2O3，形成半导体器件的栅极侧墙。
2.根据权利要求1所述的制备方法，其特征在于，所述的半导体衬底为单晶硅、多晶硅 或者绝缘体上的硅。
3.根据权利要求1所述的制备方法，其特征在于，所述的高介电常数材料A1203的厚度 为10纳米到100纳米。
4.根据权利要求1所述的制备方法，其特征在于，所述高介电常数材料的淀积采用原 子层淀积的方法。
5.根据权利要求4所述的制备方法，其特征在于，所述用原子层淀积的条件是温度为 IO0C _300°C，反应前躯体为三甲基铝和水。
6.根据权利要求1所述的制备方法，其特征在于，所述高介电常数的刻蚀采用干法刻 蚀的方法。
7.根据权利要求6所述的制备方法，其特征在于，所述干法刻蚀采用的刻蚀气体为 C12、BC13、CF4和Ar的混合气体。
全文摘要
本发明公开了一种采用Al2O3作为栅极侧墙的方法。采用原子层淀积工艺，不仅可以控制Al2O3栅极侧墙的横向尺寸，减小侧墙厚度，而且可以提高淀积Al2O3的均匀性。进一步的，采用低温原子层淀积工艺，既可以减少原子层淀积Al2O3的时间，又可以提高后续Al2O3的干法刻蚀速率，从而降低了生产成本。
文档编号H01L21/28GK101866840SQ20101017937
公开日2010年10月20日 申请日期2010年5月20日 优先权日2010年5月20日
发明者孙清清, 张卫, 徐岩 申请人:复旦大学