专利名称：高频器件的制作方法
技术领域：
本发明涉及用于微电子机械系统(Micro Electro Mechanical Systems，MEMS)的 高频器件。
背景技术：
随着 Si-CMOS (Complementary Metal Oxide Semiconductor，互补型金属氧化物 半导体)的小型化，晶体管屏蔽频率已经飞跃地提高到100GHz以上。因此，不言而喻，能够 适用于主要在现有无线器件中使用的几GHz频带，另外，期望能够适用于60GHz以上的毫米 波段。这种应用是所谓的RF-CM0S电路。利用CMOS将基带部和RF前端部集成到一个芯片 上，能够实现成本的大幅度降低，从而促进RF-CM0S电路的活跃发展。RF-CM0S电路发展中的一项任务例如是电感器。在RF-CM0S中，使用阻抗(从几 Qcm 几kQcm)比在化合物半导体中使用的半绝缘性GaAs基板的阻抗低的Si基板。因 此，在基板上形成有电感器的情况下，会产生该电感器与基板的电容性耦合以及涡流损耗 等。结果，CMOS片上电感器的Q值减小，这是实现RF-CM0S电路的低电力消耗和低成本的 障碍之一。作为提高包括电感器的高频元件的Q值的试验，已经进行了如下试验。S卩，通过 将基板的一部分除去，试图减小高频元件与基板之间的寄生电容，或者试图抑制涡流损耗。 例如，已经报导了下面的示例(例如，C. Y. Chi和G. M. Rebeiz的"Planer microwave and millimeter—wave lumped elements and coupled-line filters using micromachining techniques，，IEEE Trans. Microwave Theory Tech. , vol. 43, No. 4,第 730-738 页，1995)。 在本示例中，在通过使用氢氧化钾从Si基板的背面进行蚀刻而形成的隔膜上设置电感器。 因此，提高了谐振频率，并且实现了高Q值(在30 40GHz下，Q值为50 60)。此外，下面 还有另一个示例(例如，日本专利公开公报特开2002-222912号)。在本示例中，在高频多芯 片模块(Multi Chip Module，MCM)中，通过深反应离子蚀刻(De印 Reactive Ion Etching, DRIE)从基板的背面选择性地除去基板，并在包含苯并环丁烯(benzocyclobuten，BCB)等 的有机薄膜(隔膜)上形成滤波器和天线。因此，实现了具有小损失的陡峭频率特性。然而，通常，前述隔膜结构(薄膜结构)的机械强度很弱。此外，在从背面除去基板 的蚀刻过程中对隔膜的损坏会使强度进一步减小。特别地，在隔膜的设计膜厚较小或者设 计面积较大的情况下，装配过程中的芯片处理变得困难，另外，隔膜本身对自身的支撑也很 困难。此外，例如，在电感器和天线的情况下，如果试图实现必要的特性值，则元件尺寸几乎 是唯一确定的。因此，在隔膜结构上形成诸如电感器和天线等具有相对较大面积的元件的
3情况下，就强度问题而言会使产率下降。要解决这种情况，就存在应当增大布线设计尺寸， 例如，应当增加隔膜厚度的缺点。
发明内容
鉴于上述缺点，在本发明中，期望提供一种具有机械强度得到提高的隔膜结构的 高频器件。本发明实施例提供第一高频器件，其包括基板，它具有开口 ；第一介电层，它由 对所述基板的材料具有蚀刻选择性的材料形成，并被设置在所述基板上并覆盖所述开口 ； 第二介电层，它位于所述第一介电层上；以及高频元件，它被设置在所述第二介电层上与所 述开口相对的位置处。在所述第一高频器件中，在所述基板与作为元件形成层的所述第二介电层之间设 置有阻挡层(第一介电层)。因此，在从所述基板的背面侧进行蚀刻从而形成所述开口时， 不会损坏所述元件形成层(第二介电层)。本发明实施例提供了第二高频器件，其包括基板，它具有开口 ；介电层，它被设 置在所述基板上且覆盖所述开口 ；高频元件，它被设置在所述介电层上与所述开口相对的 位置处；以及加强结构，它用于所述介电层且与所述基板一体形成，并具有将所述开口的内 部分成多个区域的图形。在所述第二高频器件中，通过所述开口中的与所述基板一体形成的加强结构，增 大了作为器件形成层的所述介电层的机械强度。根据本发明实施例的第一高频器件，作为阻挡层的所述第一介电层设置在所述基 板与作为元件形成层的所述第二介电层之间。这样，能够防止所述元件形成层(第二介电 层)被在所述基板中形成所述开口时进行的蚀刻损坏。因此，提高了机械强度，并且提高了
制造产率。根据本发明实施例的第二高频器件，在所述基板的开口中设有与所述基板一体形 成的加强结构，并且所述开口的内部被分成多个区域。因此，与所述第一高频器件中一样， 提高了所述元件形成层(介电层)的机械强度，并且提高了制造产率。下面的说明将更全面地显示出本发明的其他和进一步的目的、特征及优点。
图1是本发明第一实施例的高频器件的平面图和截面图。图2A 图2C是图示了图1所示的高频器件的制造方法示例的截面图。图3A 图3C是图示了图2A 图2C后续步骤的截面图。图4A和图4B是图示了图1所示的高频器件的电感和Q值以及比较例的电感和Q 值的特性图。图5是本发明第二实施例的高频器件的平面图和截面图。图6是本发明第三实施例的高频器件的平面图和截面图。图7是本发明第四实施例的高频器件的截面图。图8是图示了高频器件装配示例的截面图。图9是图示了高频器件变形例的平面图和截面图。
具体实施例方式下面参照
本发明的实施例，说明的顺序如下第一实施例(1)整体结构(2)制造方法第二实施例具有加强结构的高频器件的整体结构第三实施例具有作为高频元件的天线的高频器件第四实施例装配示例1.第一实施例(1)整体结构图1图示了本发明第一实施例的高频器件1的结构。图1中的部分㈧图示了俯 视时高频器件1的平面结构。图1中的部分(B)图示了沿图1的部分(A)中的线I-I得到 的截面结构。图1中的部分(C)图示了仰视时高频器件1的平面结构。高频器件1具有如 下结构在基板11上依次层叠有作为隔膜的阻挡层12以及介电层13。在介电层13(元件 形成层)上形成有高频元件14。在基板11中，通过除去基板11的一部分形成有开口 15。基板11例如是硅基板。基板11可由诸如合成石英、玻璃、金属、树脂和树脂膜等 其他材料制成。阻挡层12 (第一介电层)由包含例如硅(Si)的介电材料形成。在蚀刻基板11时 阻挡层12的材料相对于基板11具有选择性就足够了，并且根据基板11的材料对阻挡层12 的材料进行适当选择。蚀刻是指诸如深反应离子蚀刻(De印Reactive Ion Etching, DRIE) 等干式蚀刻，但不限于此。例如，也可以使用湿式蚀刻。作为元件形成层的介电层13(第二介电层)由有机材料或无机材料形成。考虑 尺寸、膜厚和所需高频特性等来选择材料。对于有机材料，例如能够使用诸如苯并环丁烯 (BCB)、聚酰亚胺(PI)、聚对二甲苯(parylene)和类金刚石碳(diamond-like carbon,DLC) 等低介电常数材料。对于无机材料，例如使用主要成分例如为Si02或SiN的材料。有机材 料具有高频特性高以及容易形成厚膜等优点。此外，无机材料具有如下优点尽管难以形成 厚膜，但由于与Si的热膨胀差很小因而不易产生应力。高频元件14是由例如AlCu等金属材料形成的线圈状电感器14A。在此情况下，电 感器14A具有两层结构，但也可以具有一层结构。高频元件14形成在与形成于基板11中 的开口 15相对的位置处(在开口 15中)。下面，参照图2A 图2C以及图3A 图3C说明高频器件1的制造方法。(2)制造方法首先，如图2A所示，在基板11上形成阻挡层12。在此情况下，由于基板11的材料 是硅，因而形成对硅具有蚀刻选择性的氧化硅膜作为阻挡层12。具体地，例如，在1000°C下 对厚度为0. 6mm的硅基板11进行加热，从而在水蒸气气氛下通过热氧化，在基板11的正面上形成厚度为3 ym的氧化硅膜。接着，对基板11 一侧(背面)上的氧化硅层进行研磨，并 将其除去，从而得到例如厚度为0. 5mm的基板11。因此，在基板11的正面上形成了由氧化 硅膜构成的阻挡层12。随后，如图2B所示，例如，在阻挡层12上沉积AlCu。通过例如干式蚀刻将生成物 形成为给定形状，由此形成作为第一层的金属布线14a。随后，如图2C所示，在阻挡层12和 金属布线14a上形成介电层13。在此情况下，使用例如作为在高频下具有低损耗的低介电 常数材料的BCB，通过旋转涂敷方法形成介电层13。接着，如图3A所示，在介电层13中形成到达金属布线14a的通孔16a和16b。此 后，如图3B所示，在通孔16a和16b中以及介电层13上形成作为第二层的金属布线14c。 具体地，例如，与金属布线14a相同，沉积AlCu，并通过光刻和干式蚀刻形成电感器的线圈 状图形。此时，金属布线14c通过过孔接触部14b与金属布线14a电连接。最后，如图3C所示，从基板11的背面侧形成开口 15。具体地，例如，在基板11的 背面上形成硬掩模。此后，例如通过深反应离子蚀刻(De印Reactive Ion Etching,DRIE) 对基板11进行蚀刻，从而形成开口 15并得到所需的隔膜结构。对于蚀刻条件，使用通常被 称作B0SCH处理的如下方法通过交替地重复进行利用SF6气体的蚀刻步骤以及利用C4F8 的钝化步骤来获得垂直加工形状。此时，阻挡层12存在于基板11和介电层13之间。因此， 蚀刻在阻挡层12中停止，并且不会损坏介电层13。蚀刻方法不限于上述方法，也可以采用 使用四甲基氢氧化铵水溶液(TMAH)等的湿式蚀刻方法。如上所述，本实施例的高频器件1具有隔膜结构，其中，在基板11上形成有阻挡层 12、介电层13和高频元件14(电感器14A)，并且在基板11的与高频元件14相对的位置处 设有开口 15。图4A和图4B图示了具有开口 15的高频器件1与不具有开口(没有隔膜结 构)的器件(比较例)之间的电感系数(图4A)和Q值(图4B)的比较。在图4A中，比较 例的电感系数随着频率的增大而逐渐增大，而高频器件1的电感系数几乎恒定。在图4B中， 发现在频率5GHz附近，比较例的Q值出现约40的峰值，而高频器件1的Q值不断增大，直 到约8GHz以上的频率该Q值达到70。从上述结果能够发现，在包括基板11中设有开口 15 的隔膜结构的情况下，器件能够用在较宽的频率范围内，特别是高频区域内。此外，在本实施例的高频器件1中，在基板11与介电层13之间设有阻挡层12。因 此，在基板11中形成开口 15时，蚀刻在阻挡层12中停止。因此，在不损坏隔膜17中所包 含的介电层13的情况下，能够提高隔膜17的机械强度。因此，能够提高制造产率。此外，可以独立于基板11的蚀刻条件自由地设定介电层13的材料和膜厚等。第二实施例图5图示了本发明第二实施例的高频器件2的截面结构。图5中的部分㈧图示 了高频器件2的截面结构。图5中的部分(B)和部分(C)图示了仰视时高频器件2的平面 结构。本实施例适于隔膜17(阻挡层12和介电层13)有必要具有较大面积的情况。与第 一实施例相同的元件被赋予相同的附图标记，并不再赘述。与第一实施例类似地，高频器件2具有在基板11上的阻挡层12、介电层13和高频 元件14(电感器14A)，但与第一实施例不同的是高频器件2具有位于开口 15中的加强结 构18。加强结构18与基板11 一体成型，并且例如通过上述DRIE方法与基板11中的开口 15同时形成。在由于留下基板11的部分作为加强结构18而在高频元件14中产生特性劣化的情况下，加强结构18的图形被形成为使特性劣化最小化的结构。开口 15的内部(S卩，介电层13上的高频元件14)被加强结构18的图形分成多个 区域。在此情况下，例如，该图形具有自开口 15中央的放射状(图5中的部分(B))，或者具 有将开口 15分成四等份的十字形状(图5中的部分(C))。因此，能够降低涡流的发生，并 能够抑制Q值的下降。其他结构与第一实施例的结构实质上相同。在电感器14A需要较高电感系数的情况下，可以增大电感器14A的环路直径。这 样，隔膜17(即，开口 15)的面积应该随着环路直径的增大而增大。然而，如果单纯地增大 隔膜17的面积，则会使机械强度下降。在本实施例的高频器件2中，在对基板11进行蚀刻来形成开口 15时，将开口 15 中的部分基板留下以设置加强结构18。加强结构18的图形将隔膜17分成多个小区域。因 此，能够抑制会导致弯曲和断裂的机械强度的下降。因此，在高频器件2包括较大面积的隔 膜17的情况下，可获得所需的机械强度，并能够提高制造产率。此外，通过设置加强结构 18，同时也能提高芯片自身的机械强度。因此，能够使装配时的处理变得容易。与第一实施 例一样，通过在基板11与介电层13之间设置阻挡层12，防止了蚀刻对介电层13的损坏。第三实施例图6图示了本发明第三实施例的高频器件3。图6中的部分㈧图示了俯视时高 频器件3的平面结构。图6中的部分(B)图示了沿图6的部分(A)中的线II-II得到的截 面结构。图6中的部分(C)图示了仰视时高频器件3的平面结构。高频器件3包括作为高频元件14的天线14B。天线14B是由线状辐射元件14d、 向辐射元件14d供电的供电线14e以及GND区域14f构成的倒F型片上天线。加强结构18 具有与辐射元件14d的长度方向垂直的图形，并且将辐射元件14d分成多个区域。因此，在 抑制了对于天线14B的方向性和频率变化的影响的同时，能够提高隔膜17的强度。其他结 构与第一实施例的结构实质上相同。第四实施例图7图示了第四实施例的高频器件4。在第二实施例中，阻挡层12与加强结构18 一起设置。在本实施例中，没有设置阻挡层12，而仅设置了加强结构18。在此情况下，开口 15不必是贯穿基板11的开口，也可以具有沟槽结构或凹部结构。通过采用这种结构，能够 提高隔膜17的机械强度。装配示例图8图示了将例如高频器件2装配到印刷电路板(Printed Circuit board, PCB) 23上的示例。出于耐环境性和长期可靠性考虑，期望以气密密封状态装配高频器件2。 因此，在隔膜17的上方，利用由例如玻璃、石英和硅等制成的基板来设置晶片级封装的盖 层19以密封隔膜17。在隔膜17下方的基板11中，例如形成有穿透电极(TSV) 20。禾Ij用穿 透电极20和焊接突起21将芯片装配到PCB 23上。此后，利用模塑树脂22进行气密密封。 高频器件2的装配方法不限于上述方法。不言而喻，能够使用各种气密密封方法的组合进 行装配。已经参照第一 第四实施例以及装配示例对本发明进行了说明，但本发明不限于 上述实施例，而是可以进行各种变形。例如，在上述实施例中，高频元件14设置在与开口 15 中的区域相对的位置处。然而，高频元件14可以从开口 15伸出，只要高频元件14的特性
7实质上不受影响即可。另外，加强结构18的图形不限于上述实施例的图形，也可以采用其他图形。此外， 高频元件14的形式不限于电感器14A和天线14B，也可以采用如电容器和高频传输线等其 他形式。图9图示了例如适用于共面波导的高频器件5。图9中的部分(A)图示了俯视时 高频器件5的平面结构。图9中的部分(B)图示了沿图9的部分(A)中的线III-III得到 的截面结构。图9中的部分(C)图示了仰视时高频器件5的平面结构。具体地，在高频区 域中，由作为基板材料的Si所引起的介电损耗的影响很大。于是，通过将共面波导14C的 中心导体14h以及中心导体14h两侧的槽14g和14i附近形成为隔膜结构，能够抑制损耗。 此时，该隔膜结构在波导方向上延伸。因此，通过形成与波导方向垂直的加强结构18，能够 保持隔膜的强度。本领域技术人员应当理解，依据设计要求和其它因素，可以在本发明所附的权利 要求或其等同物的范围内进行各种修改、组合、次组合及改变。
权利要求
1.一种高频器件，其包括基板，它具有开口 ；第一介电层，它由对所述基板的材料具有蚀刻选择性的材料形成，并被设置在所述基 板上且覆盖所述开口；第二介电层，它位于所述第一介电层上；以及高频元件，它被设置在所述第二介电层上与所述开口相对的位置处。
2.如权利要求1所述的高频器件，所述高频器件在所述基板的开口中具有用于所述第 一介电层和所述第二介电层的加强结构。
3.如权利要求1所述的高频器件，其中，与所述基板一体形成有加强结构，并且所述加 强结构具有将所述开口的内部分成多个区域的图形。
4.如权利要求1所述的高频器件，其中，所述高频元件是电感器、天线、电容器或者传 输线。
5.如权利要求4所述的高频器件，其中，所述高频元件是电感器，并且所述加强结构具 有将所述开口的内部从中央分成多个区域的放射状图形。
6.如权利要求4所述的高频器件，其中，所述高频元件是具有线状辐射元件的天线，并 且所述加强结构具有与所述辐射元件的长度方向垂直的图形。
7.如权利要求1所述的高频器件，其中，所述基板由导电材料形成。
8.如权利要求1所述的高频器件，其中，所述第二介电层由有机材料形成。
9.如权利要求8所述的高频器件，其中，所述有机材料是苯并环丁烯、聚对二甲苯或聚 酰亚胺。
10.如权利要求1所述的高频器件，其中，所述介电层由无机材料形成。
11.如权利要求10所述的高频器件，其中，所述无机材料是氧化硅或氮化硅。
12.—种高频器件，其包括基板，它具有开口 ；介电层，它被设置在所述基板上且覆盖所述开口 ；高频元件，它被设置在所述介电层上与所述开口相对的位置处；以及加强结构，它用于所述介电层且与所述基板一体形成，并具有将所述开口的内部分成 多个区域的图形。
全文摘要
本发明公开了具有机械强度得到提高的隔膜结构的高频器件。所述高频器件包括基板，它具有开口；第一介电层，它由对所述基板的材料具有蚀刻选择性的材料形成，并被设置在所述基板上且覆盖所述开口；第二介电层，它位于所述第一介电层上；以及高频元件，它被设置在所述第二介电层上与所述开口相对的位置处。因此，提高了机械强度，并且提高了制造产率。
文档编号H01P1/203GK102005439SQ20101025868
公开日2011年4月6日 申请日期2010年8月20日 优先权日2009年8月27日
发明者外崎峰广, 御手洗俊, 池田浩一 申请人:索尼公司