专利名称：芯片载板封装结构及其制程方法
技术领域：
本发明是一种芯片载板(COB)封装结构及其制程方法，特别是用于封装单一或多 个发光二极管之封装结构与方法。
背景技术：
习知的发光二极管芯片载板(COB)封装技术，利用射出成型、外贴式、夹板式或冲 凹杯式的作业方式进行多个发光二极管的电路布局(layout)，再将多个发光二极管进行一 次性的封装。然而，上述方式的制程十分繁杂且其出光率较差，特别是在制程中，最后利用 塑料进行封胶时，由于其采用大面积一次性的涂覆方式封装，会使得塑料溢出封装区域。此 外，由于其中所使用的外贴式、夹板式或冲凹杯式的作业方式会造成基板层数增加而导致 其内阻上升。故有需要提供一种芯片载板封装结构及其制程方法，以避免封胶过程中胶体溢出 封装区域影响产品质量，且能降低内阻与降低制造成本等目的，以解决上述所提及的种种 缺点。
发明内容
本发明之一目的是提供一种芯片载板封装结构，其藉由具有封装区域之一封胶 墙，以达到避免封胶过程中塑料溢出封装区域，且能降低内阻与降低制造成本之目的。本发明之另一目的是提供一种芯片载板封装制程方法，其藉由形成具有封装区域 之封胶墙，用以达到形成上述该芯片载板封装结构之目的。为达上述之目的及其它目的，本发明提供一种芯片载板(COB)封装结构，包含基 板、发光二极管、封胶墙与封胶层。该发光二极管设置于该基板之一侧；该封胶墙设置于该 发光二极管之周缘，并于该发光二极管之周缘形成一封装区域，且该封胶墙具有一封装高 度于该基板上，用以形成具有该封装高度之该封装区域；以及该封胶层设置于该发光二极 管的该封装区域，以使该发光二极管封胶于该封装区域。为达上述之目的及其它目的，本发明提供一种芯片载板封装(COB)制程方法，其 包含提供一基板，并于该基板上布局(layout)形成一单点式结构区域；在该单点式结构区 域中网版印刷一封胶墙，以形成一封装区域，而该封装区域具有一封装高度于该基板，使得 该基板上藉由该封胶墙形成容置发光二极管之凹穴；设置一发光二极管于该封装区域中； 以及在该封装区域涂覆塑料封装一封胶层在该发光二极管上，并利用该封胶墙，使该封胶 层限制于该封装区域中。与习知技术相较，本发明之芯片载板封装结构及其制程方法，是于基板上网版印 刷形成具有封装高度之封装区域的一封胶墙，用以设置于发光二极管之周缘，使得该发光 二极管由该封装区域所环绕，而于后续封胶制程中，其胶体可被局限于该封胶墙中，而不致 有传统技术中该胶体溢出的缺失，避免胶体浪费且造成发光二极管的制程良率降低、成本 提高与整体发光效率降低等影响。再者，藉由本发明之芯片载板封装结构及其制程方法，是
3可用以降低利用习知技术外贴式、夹板式或冲凹杯式的作业方式会造成芯片载板封装的基 板层数增加而导致产生高内阻的情况。故藉由本发明之芯片载板封装结构及其制程方法是 可用以达到避免封胶过程中胶体溢出封装区域、降低芯片载板内阻与降低制造成本等目的 与功效。
图1是本发明一实施例之芯片载板封装结构之结构示意图。图2是说明图1之芯片载板封装结构之剖面示意图。图3是本发明另一实施例之芯片载板封装结构之结构示意图。图4是本发明一实施例之芯片载板封装制程方法之流程示意图。
具体实施例方式为充分了解本发明之目的、特征及功效，兹藉由下述具体之实施例，并配合所附之 图式，对本发明做一详细说明，说明如后
请同时参考图1与图2。其中，图1是本发明一实施例之芯片载板封装结构之结构示意 图；图2是用以说明该图1之芯片载板封装结构之剖面示意图。图中，芯片载板封装结构10 系用于封装一发光二极管2。其中，该发光二极管2是包含裸芯片22与二电极对、26。该 芯片载板封装结构10包含基板12、封胶墙14与封胶层16。其中，该基板12是可进一步包 含至少一导电层(图中未示)与绝缘层(图中未示)，且该导电层是可为单层导电层或多层导 电层。此外，该发光二极管2是由于利用芯片载板封装，故该发光二极管2系可直接地黏着 于该基板12，且该发光二极管2系透过打线(bond wire)电性连接至该至少一导电层。该封胶墙14系设置于该发光二极管2之周缘，并于该发光二极管2之周缘形成一 封装区域142，且该封胶墙14是具有一封装高度h于该基板12上，用以形成具有该封装高 度h之该封装区域142。其中，该封装区域142是可为圆形、多边形或不规则形状，于此系以 圆形封装区域142为例示意说明。于一实施例中，该封胶墙14系可为多层印刷堆栈或铜箔 多层堆栈所堆栈形成具有凹穴之该封装区域142。该封胶层16系藉由该封胶墙14使该发光二极管2封胶于该封装区域142。请参考图3，系本发明另一实施例之芯片载板封装结构之结构示意图。于图3中， 该芯片载板封装结构IOa系用于封装多个发光二极管2，且该等发光二极管2系为分布式 的排列或为矩阵式的排列。而该芯片载板封装结构IOa系同样包含基板12、封胶墙14与 封胶层16 (图中未示)。其中，该基板12、封胶墙14与封胶层16的描述大致如前实施例所 述。而不同的是，单一的该发光二极管2系由多个发光二极管2取代，用以实现大面积的 发光源。由于本发明之芯片载板封装结构系将多个发光二极管2个别地藉由该封胶墙14 使每一个该发光二极管2封胶于该封装区域142内，因此一旦其中任一该发光二极管2的 质量不良，即可以单独更换该个发光二极管2，而不致破坏其它质量良好之该等发光二极管 2，以提高整体产品良率、降低生产成本。参考图4，系本发明一实施例之芯片载板封装制程方法之流程示意图。于图4 中，该芯片载板封装制程方法系包含，起始于步骤Si，系提供一基板，并于该基板上布局 (layout)形成一单点式结构区域，该基板系藉由该至少一导电层与一绝缘层的堆栈所形成；接着步骤S2，在该单点式结构区域中网版印刷一封胶墙以形成一封装区域，而该封装 区域系具有一封装高度于该基板，使得该基板上藉由该封胶墙形成容置发光二极管之凹 穴，其中，于一实施例中，该网版印刷系进一步包含利用多层印刷堆栈或铜箔多层堆栈的方 式形成具有该封装高度的该封胶墙；再接着步骤S3，设置一发光二极管于该封装区域中； 以及，其后于步骤S4，在该封装区域涂覆塑料封装一封胶层在该发光二极管上，并利用该封 胶墙，使该封胶层限制于该封装区域中。与习知技术相较，本发明之芯片载板封装结构及其制程方法，系于基板上形成具 有封装高度之封胶墙，用以于发光二极管之周缘设置一封装区域，使得该发光二极管系由 该封装区域所环绕，而于后续封胶制程中，其胶体系可被局限于该封胶墙中，而不致有传统 技术中该胶体溢出的缺失，避免胶体浪费造成发光二极管的制程良率降低、成本提高与整 体发光效率降低等影响。再者，藉由本发明的芯片载板(Chip On Board)封装的方式，系可 用以降低利用习知的芯片载板封装技术导致产生高内阻的情况。故藉由本发明之芯片载板 封装结构及其制程方法系可用以达到避免封胶过程中胶体溢出封装区域、降低内阻与降低 制造成本等目的与功效。本发明在上文中已以较佳实施例揭露，然熟习本项技术者应理解的是，该实施例 仅用于描绘本发明，而不应解读为限制本发明之范围。应注意的是，举凡与该实施例等效之 变化与置换，均应设为涵盖于本发明之范畴内。因此，本发明之保护范围当以下文之申请专 利范围所界定者为准。
权利要求
1.一种芯片载板(COB)封装结构，其特征在于该芯片载板^OB)封装结构包含 一基板；一发光二极管，设置于该基板之一侧；一封胶墙，设置于该发光二极管之周缘，并于该发光二极管之周缘形成一封装区域，且 该封胶墙系具有一封装高度于该基板上，用以形成具有该封装高度之该封装区域；以及 一封胶层，设置于该发光二极管之该封装区域，以使该发光二极管封胶于该封装区域。
2.根据权利要求1所述的芯片载板封装结构，其特征在于该封胶墙系为多层印刷堆栈 或铜箔多层堆栈所堆栈形成具有凹穴之该封装区域。
3.根据权利要求1所述的芯片载板封装结构，其特征在于该封装区域系圆形、多边形 或不规则形状。
4.根据权利要求1所述的芯片载板封装结构，其特征在于该基板包含系至少一导电层与一绝缘层。
5.根据权利要求1所述的芯片载板封装结构，其特征在于该发光二极管系直接地黏着 于该基板。
6.根据权利要求1所述的芯片载板封装结构，其特征在于该发光二极管系透过打线 (bond wire)电性连接至该至少一导电层。
7.—种芯片载板封装(COB)制程方法，其特征在于该芯片载板封装(COB)制程方法包含提供一基板，并于该基板上布局(layout)形成一单点式结构区域； 在该单点式结构区域中网版印刷一封胶墙，以形成一封装区域，而该封装区域系具有 一封装高度于该基板；设置一发光二极管于该封装区域中；以及在该封装区域涂覆塑料封装一封胶层在该发光二极管上，并利用该封胶墙，使该封胶 层限制于该封装区域中。
8.根据权利要求7所述的制程方法，其特征在于该网版印刷系进一步包含利用多层印 刷堆栈或铜箔多层堆栈的方式形成具有该封装高度的该封胶墙。
9.根据权利要求7所述的制程方法，其特征在于该基板系藉由至少一导电层与一绝缘 层的堆栈所形成。
全文摘要
一种芯片载板(ChipOnBoard,COB)封装结构，系包含基板、发光二极管、封胶墙与封胶层。该发光二极管系设置于该基板之一侧；该封胶墙系设置于该发光二极管之周缘，并于该发光二极管之周缘形成一封装区域，且该封胶墙系具有一封装高度于该基板上，用以形成具有该封装高度之该封装区域；以及该封胶层系设置于该封装区域，以使该发光二极管封胶于该封装区域。藉由本发明系可用以达到避免封胶过程中胶体溢出封装区域、低内阻与低制造成本等目的与功效。此外，本发明亦提供对应该芯片载板封装结构的一制程方法。
文档编号H01L33/48GK102110765SQ201010601908
公开日2011年6月29日 申请日期2010年12月23日 优先权日2010年10月29日
发明者何沛錞, 刘进财 申请人:连展科技(深圳)有限公司