专利名称：阵列基板及其制造方法和液晶显示器的制作方法
技术领域：
本发明涉及液晶显示技术，尤其涉及一种阵列基板及其制造方法和液晶显示器。
背景技术：
液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(ThinFilm Transistor Liquid Crystal Display，简称TFT-LCD)是液晶显示器中的主流产品。阵列基板是液晶显示器的重要部件。阵列基板的制作通过一组薄膜沉积和光刻工艺形成的图案来完成，一次光刻形成一层图案。一次光刻的过程具体为先在衬底上沉积一层薄膜，然后在薄膜表面上涂覆一层光敏感材料，通过光刻形成一层与模板图案相同的图案，最后将光敏感材料图案剥离形成薄膜的图案。每一层图案都可以在一定的精确位置准确地罩在另一层图案上，每一层图案的材料可以不同或相同，其厚度可以从几百纳米到几个微米。现有阵列基板普遍采用四次光刻技术进行制造，具体过程为通过第一次光刻构图工艺在衬底基板上形成包括栅线和栅电极的图案；通过第二次光刻构图工艺形成包括数据线、有源层、源电极和漏电极的图案，此次可以采用诸如半色调或者灰色调掩膜板等双色调掩模板；通过第三次光刻构图工艺形成包括钝化层过孔的钝化层图案；通过第四次光刻构图工艺形成包括像素电极的图案。图IA为现有典型阵列基板的局部俯视结构示意图，图IB为图IA中沿A-A线的侧视剖切结构示意图，如图IA和图IB所示，采用现有四次光刻技术，形成的阵列基板包括衬底基板1 ；衬底基板1上形成有横纵交叉的数据线5和栅线2 ；数据线5和栅线2围设形成矩阵形式排列的像素单元；每个像素单元包括TFT开关和像素电极11 ；TFT开关包括栅电极3、源电极7、漏电极8和有源层6 ；栅电极3连接栅线2，源电极7连接数据线5，漏电极 8通过钝化层过孔10连接像素电极11，有源层6形成在源电极7和漏电极8与栅电极3之间，栅电极3和有源层6之间为栅绝缘层4，像素电极11与漏电极8之间为钝化层9。其中， 栅线2、数据线5、栅电极3、源电极7、漏电极8和像素电极11等图案统称为导电图案，栅绝缘层4和钝化层9统称为绝缘层。采用现有四次光刻工艺制造的TFT-IXD的阵列基板中，源电极和漏电极与栅电极部分重合，形成了寄生电容Cgs，寄生电容的大小与源漏电极与栅电极的重叠面积有关。由于采用现有光刻工艺形成的栅电极的金属较厚，一般为3000 ~ 6000A,在同一衬底基板上不同位置形成的栅电极的坡度角大小难以精确地相同，造成不同像素单元的源漏电极和栅电极的重叠面积不均勻，从而使整个阵列基板上不同像素单元的寄生电容相差较大。此外，寄生电容与跳变电压Δ Vp的关系符合以下公式(1)
=(Veh-VJ
gl
gh gl Cgs +Clc +Cs( ι ) 在公式(1)中，Δνρ为跳变电压，Vgh为高电压，Vgl为低电压，Cgs为寄生电容，Cs为存储电容，C1。为液晶电容。由公式⑴可知，Δ Vp随寄生电容Cgs变化而变化，导致整个阵列基板上的Δ Vp不均勻，难以通过驱动电路进行补偿。综上所述，现有整个阵列基板上不同像素单元的寄生电容相差较大，在驱动阵列基板的电路时，难以调节Δ Vp，容易引起液晶显示器的显示画面闪烁，造成显示质量差。
发明内容
本发明提供一种阵列基板及其制造方法和液晶显示器，以实现降低不同像素单元的寄生电容的差异，提高液晶显示器的显示质量。本发明提供一种阵列基板的制造方法，包括在衬底基板上形成导电图案和绝缘层的步骤，所述导电图案至少包括栅线、栅电极、有源层、源电极、漏电极、数据线和像素电极， 其中，形成所述栅线、栅电极和像素电极的步骤具体包括在衬底基板上依次沉积透明导电薄膜和栅金属薄膜；采用双色调掩膜板，通过构图工艺刻蚀所述透明导电薄膜和所述栅金属薄膜形成包括栅线的图案，且刻蚀所述栅金属薄膜形成包括栅电极和像素电极的图案。本发明又提供一种阵列基板，包括衬底基板，所述衬底基板上形成有横纵交叉围设形成多个像素单元的数据线和栅线，每个像素单元中包括像素电极、栅电极、源电极、漏电极和有源层，其中所述像素电极、栅电极与栅线邻接所述衬底基板设置，所述栅电极采用像素电极材料制成。本发明还提供一种液晶显示器，包括液晶面板，其中所述液晶面板包括对盒设置的彩膜基板和本发明所提供的阵列基板，所述彩膜基板和阵列基板中夹设有液晶层。本发明提供的阵列基板及其制造方法和液晶显示器，在通过一次光刻在衬底基板上形成栅线、栅电极和像素电极的过程中，在衬底基板上依次沉积透明导电薄膜和栅金属薄膜后，刻蚀透明导电薄膜和栅金属薄膜形成包括栅线的图案，并刻蚀透明导电薄膜形成包括栅电极和像素电极的图案，可以使栅电极与像素电极为相同的透明导电薄膜，栅电极厚度低、与源漏电极的重叠面积小，因此，各个像素单元的寄生电容小，不同像素单元的寄生电容均勻，液晶显示器的显示画面不易出现闪烁，从而提高了液晶显示器的显示质重。
图IA为现有典型阵列基板的局部俯视结构示意图；图IB为图IA中沿A-A线的侧视剖切结构示意图；图2为本发明实施例一提供的阵列基板的制造方法的流程图；图3Α为本发明实施例二提供的阵列基板的制造方法的流程图；图;3Β为本发明实施例二提供的阵列基板的制造方法中形成栅线、栅电极和像素电极图案的衬底基板的局部俯视结构示意图；图3C为图;3Β中沿A-A线的侧视剖切结构示意图；图3D为本发明实施例二提供的阵列基板的制造方法中形成有源层和接触过孔图案的衬底基板的局部俯视结构示意图；图3Ε为图3D中沿B-B线的侧视剖切结构示意图3F为本发明实施例二提供的阵列基板的制造方法中形成数据线、源电极和漏电极图案的衬底基板的局部俯视结构示意图；图3G为图3F中沿B-B线的侧视剖切结构示意图；图;3H为图3F涂覆钝化层并刻蚀接口区域过孔后沿B-B线的侧视剖切结构示意图；图4A为本发明实施例三提供的阵列基板的制造方法的流程图；图4B为图;3B涂覆栅绝缘层并刻蚀接触过孔后沿B-B线的侧视剖切结构示意图。主要附图标记I-衬底基板；2-栅线；3-栅电极；4-栅绝缘层；5-数据线；6-有源层；61-半导体层；62-重掺杂半导体层；7-源电极；8-漏电极；9-钝化层；11-像素电极；15-沟道；16-接触过孔。
具体实施例方式为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。实施例一图2为本发明实施例一提供的阵列基板的制造方法的流程图，该阵列基板的制造方法包括在衬底基板上形成导电图案和绝缘层的步骤，所述导电图案至少包括栅线、栅电极、有源层、源电极、漏电极、数据线和像素电极，其中，形成所述栅线、栅电极和像素电极的步骤具体可以包括步骤210、在衬底基板上依次沉积透明导电薄膜和栅金属薄膜；步骤220、采用双色调掩膜板，通过构图工艺刻蚀所述透明导电薄膜和所述栅金属薄膜形成包括栅线的图案，且刻蚀所述栅金属薄膜形成包括栅电极和像素电极的图案。其中，双色调掩膜板可以为半色调掩模版或灰色调掩模版等。本实施例中，可以通过一次光刻在衬底基板上形成栅线、栅电极和像素电极在衬底基板上依次沉积透明导电薄膜和栅金属薄膜后，刻蚀透明导电薄膜和栅金属薄膜形成包括栅线的图案，并刻蚀透明导电薄膜形成包括栅电极和像素电极的图案，可以采用像素电极的透明导电薄膜同步形成栅电极，例如采用厚度为400 A的纳米铟锡氧化物andium Tin Oxides ；简称ΙΤ0)透明导电薄膜，与常规的栅金属薄膜，例如2000Α的栅金属薄膜形成的栅电极相比，采用本实施例的方法制备出的阵列基板的栅电极的厚度低。因此，即使阵列基板的各个像素单元中栅电极的坡度角范围不变，由于栅电极的厚度变小，所以栅电极与源漏电极的重叠面积会变小，因而寄生电容小，不同像素单元的寄生电容均勻，降低 AVp变化，从而解决了由于Δ Vp变化大引起的显示不良的问题，液晶显示器的显示画面不易出现闪烁，提高了液晶显示器的显示质量。其中，包括上述制备栅电极步骤的阵列基板的制造方法可以有多种实现形式，即有源层、源电极、漏电极和数据线可以通过多种制备工艺来形成。以下通过实施例介绍优选实施方式。实施例二图3A为本发明实施例二提供的阵列基板的制造方法的流程图，如图3A所示，本实施例的阵列基板的制造方法包括如下步骤步骤310、在衬底基板上依次沉积透明导电薄膜和栅金属薄膜；在衬底基板例如透明玻璃基板或石英上，可以采用溅射或热蒸发的方法依次沉积厚度为300 ~ 600 A的透明导电薄膜和厚度为1000 ~ 4000A的栅金属薄膜。其中，透明导电薄膜可以为ITO或者纳米铟锌氧化物andium ZincOxides ；简称IZO)，也可以是其它的透明金属或透明金属氧化物；栅金属薄膜可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，或者选用多层金属组成的栅金属薄膜。步骤320、采用双色调掩膜板，通过构图工艺刻蚀所述透明导电薄膜和所述栅金属薄膜形成包括栅线的图案，且刻蚀所述栅金属薄膜形成包括栅电极和像素电极的图案；其中，双色调掩膜板可以为半色调掩模版或灰色调掩模版等。其中，步骤320具体可以包括步骤321、在所述栅金属薄膜上涂覆光刻胶；步骤322、采用双色调掩膜板对光刻胶进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的光刻胶图案，所述完全保留区域的光刻胶厚度大于所述部分保留区域的光刻胶厚度；步骤323、进行第一次刻蚀，刻蚀掉所述完全去除区域对应的所述栅金属薄膜和所述透明导电薄膜，形成包括栅线的图案；步骤324、按照所述部分保留区域光刻胶的厚度灰化去除光刻胶；其中，完全保留区域的光刻胶仍保留一部分，以保护其下的金属膜，完全保留区域对应栅线的图案，其金属膜在接下来的刻蚀过程中不被刻蚀掉。步骤325、进行第二次刻蚀，刻蚀掉所述部分保留区域对应的所述栅金属薄膜，形成包括栅电极和像素电极的图案；步骤326、去除剩余的光刻胶，如图;3B和3C所示。其中，图;3B为本发明实施例二提供的阵列基板的制造方法中形成栅线、栅电极和像素电极图案的衬底基板的局部俯视结构示意图；图3C为图;3B中沿B-B线的侧视剖切结构示意图，如图3B和3C所示，经过步骤320 (例如从步骤321到步骤326)，可以在衬底基板1上形成栅线2、栅电极3和像素电极11图案。步骤330、在形成栅线2、栅电极3和像素电极11图案的衬底基板1上形成栅绝缘层和有源层薄膜；其中，在形成栅线、栅电极和像素电极图案的衬底基板上形成有源层薄膜的具体方法可以为在衬底基板上形成厚度为1000 ~ 3000A的半导体层和厚度为500 ~ IOOOA重掺
杂半导体层(也叫做欧姆接触层)；或者在衬底基板上形成厚度为100 ~ 1500A的半导体层，所述半导体层为金属氧化物。
具体地，在完成步骤320形成栅线2、栅电极3和像素电极11图案的衬底基板1上， 可以通过等离子体增强化学气相沉积法(Plasma EnhancedChemical Vapor Deposition ； 简称PECVD)沉积厚度可以为3000 ~ 5000 A的栅绝缘层4、厚度为1000 ~ 3000A的半导体层、厚度为500 ~ 1000 A重掺杂半导体层。其中，栅绝缘层可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4, NH3為或SiH2Cl2, NH3, N2 ；半导体层对应的反应气体可以是SiH4, H2或SiH2Cl2, H2。重掺杂半导体层的反应气体可为SiH4, PH3, H2或SiH2Cl2, PH3, H20此外，有源层薄膜也可以仅包括采用高迁移率的金属氧化物例如a-IGZ0作为有源层薄膜沉积的一层半导体层。由于金属氧化物与源漏金属的功函数相差很小，所以金属氧化物与源、漏金属接触电阻小，可以不增加重掺杂半导体层来减小半导体层与源、漏金属的接触电阻，而是采用金属氧化物的半导体层直接与接触源、漏金属。不仅可以省略掉重掺杂半导体层的制作工艺，还可以大幅度提高TFT的性能。步骤340、采用双色调掩膜板，通过构图工艺刻蚀所述有源层薄膜和栅绝缘层形成包括接触过孔的图案，并刻蚀所述有源层薄膜形成包括有源层的图案；其中，步骤340具体可以包括步骤341、在所述有源层薄膜上涂覆光刻胶；步骤342、采用双色调掩膜板对光刻胶进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的光刻胶图案，所述完全保留区域的光刻胶厚度大于所述部分保留区域的光刻胶厚度；步骤343、进行第一次刻蚀，刻蚀掉所述完全去除区域对应的所述有源层薄膜和栅绝缘层，形成包括接触过孔的图案；步骤344、按照所述部分保留区域光刻胶的厚度灰化去除光刻胶；步骤345、进行第二次刻蚀，刻蚀掉所述部分保留区域对应的所述有源层薄膜，形成包括有源层的图案；步骤346、去除剩余的光刻胶，如图3D和3E所示。其中，图3D为本发明实施例二中形成有源层和接触过孔图案的衬底基板的局部俯视结构示意图；图3E为图3D中沿B-B线的侧视剖切结构示意图，如图3D和3E所示，经过步骤340，可以在形成栅线2、栅电极3和像素电极11图案的衬底基板1上，形成包括有源层6和接触过孔16的图案，其中，有源层6可以包括半导体层61和重掺杂半导体层62。步骤350、在形成有源层6和接触过孔16图案的衬底基板1上形成数据线金属薄膜；在经过步骤340形成的有源层6和接触过孔16图案的衬底基板上，通过溅射或热蒸发的方法沉积上厚度约为2000 ~ 3000 A的数据线金属薄膜，数据线金属薄膜可以选用 Cr、W、Ti、Ta、Mo、Al、Cu等金属和合金，可以是单层也可以是多层。步骤360、采用单色调掩膜板即普通掩模板，通过构图工艺刻蚀所述数据线金属薄膜形成包括数据线5、源电极7和漏电极8的图案，并刻蚀所述有源层6形成沟道图案，所述漏电极8通过接触过孔16与像素电极11连通，如图3F和3G所示；其中，图3F为本发明实施例二中形成数据线、源电极和漏电极图案的衬底基板的局部俯视结构示意图；图3G为图3F中沿B-B线的侧视剖切结构示意图，如图3F和3G所示，采用单色调掩膜板曝光显影后，刻蚀掉完全去除区域的数据线金属薄膜和重掺杂半导体层 62 (如果有重掺杂半导体层则刻蚀掉，没有则重掺杂半导体层可以只刻蚀掉数据线金属薄膜)，形成数据线5、源电极7、漏电极8以及TFT的沟道15。步骤370、在形成数据线5、源电极7和漏电极8图案的衬底基板1上形成钝化层 9 ；在经过步骤360形成的数据线5、源电极7和漏电极8的衬底基板1上，通过PECVD 方法沉积厚度约为1500 ~ 3500 A的钝化层9。钝化层可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4、NH3> N2,或SiH2Cl2、NH3> N2。步骤380、采用单色调掩膜板，通过构图工艺刻蚀所述钝化层9形成包括接口区域过孔的图案。由于钝化层为透明膜层，经过步骤370和步骤380后形成的阵列基板的局部俯视结构示意图可以参见图3F，其中，接口区域过孔在图3F中未示，可以在阵列基板的像素单元外围。几个像素单元的栅线或数据线可以集合为一个接口。如图3H所示，为图3F涂覆钝化层并刻蚀接口区域过孔后沿B-B线的侧视剖切结构示意图，采用单色调掩膜板曝光显影后，通过构图工艺刻蚀形成包括接口区域过孔例如栅线接口区域过孔和数据线接口区域过孔的图案。其中，从步骤330到步骤380是形成阵列基板的有源层6、源电极7、漏电极8、数据线5和绝缘层的步骤。本实施例中，在衬底基板上依次沉积透明导电薄膜和栅金属薄膜后，刻蚀透明导电薄膜和栅金属薄膜形成包括栅线的图案，并刻蚀透明导电薄膜形成包括栅电极和像素电极的图案，通过一次光刻在衬底基板上形成栅线、栅电极和像素电极，采用像素电极的透明导电薄膜同步形成栅电极，与常规的栅金属薄膜形成的栅电极相比，采用本实施例的方法制备出的阵列基板的栅电极的厚度低。因此，即使阵列基板的各个像素单元中栅电极的坡度角范围不变，由于栅电极的厚度变小，所以栅电极与源漏电极的重叠面积会变小，因而寄生电容小，不同像素单元的寄生电容均勻，降低Δν/变化，从而解决了由于AV/变化大引起的显示不良的问题，液晶显示器的显示画面不易出现闪烁，提高了液晶显示器的显示质量。此外，可以利用一次光刻工艺形成包括接触过孔的有源层图案，通过接触过孔连接像素电极。其中，有源层与源漏电极分为两次光刻形成，有源层的图案可以超出源电极和漏电极的端部范围，曝光显影后光刻胶的厚度均勻，因此该层可以涂覆较厚的光刻胶，防止出现沟道过刻蚀(channel open)；并且在光刻胶灰化之后，通过单色调掩模板直接进行有源层的刻蚀，然后对光刻胶进行剥离，防止出现因残留光刻胶造成源电极和漏电极的短路， 可以从根本上解决光刻过程中出现的GT Brige(TFT沟道内源电极和漏电极短路)和沟道过刻不良，提高了产品的良品率。进一步地，形成漏电极的数据线金属薄膜通过接触过孔与像素电极线连接，与现有工艺中通过形成像素电极的ITO与通过钝化层的接触过孔与漏电极连接相比，数据线金属薄膜比ITO厚，在像素电极与漏电极端差大时，数据线金属薄膜不易发生断线不良，进一步提高了产品的良品率。实施例三图4A为本发明实施例三提供的阵列基板的制造方法的流程图，如图4A所示，本实施例的阵列基板的制造方法包括如下步骤
步骤410、在衬底基板上依次沉积透明导电薄膜和栅金属薄膜；其中，步骤410中在衬底基板例如透明玻璃基板或石英上，依次沉积透明导电薄膜和栅金属薄膜的具体方法和材料可以参照实施例二中的步骤310的相关描述。步骤420、采用双色调掩膜板，通过构图工艺刻蚀所述透明导电薄膜和所述栅金属薄膜形成包括栅线2的图案，且刻蚀所述透明导电薄膜形成包括栅电极3和像素电极11的图案，如图:3B和图3C所示；其中，步骤420的具体方法可以参照实施例二中的步骤321到步骤326的相关描述，经过步骤420，可以在衬底基板1上形成栅线2、栅电极3和像素电极11图案，具体可以参见图3B和图3C。步骤430、在形成栅线、栅电极和像素电极图案的衬底基板上形成栅绝缘层；步骤440、采用单色调掩膜板，通过构图工艺刻蚀所述栅绝缘层形成包括接触过孔的图案，如图4B所示；由于栅绝缘层一般为透明绝缘材料，因此，本发明实施例三中形成接触过孔图案的衬底基板的局部俯视结构示意图可以参见图3B ；图4B为图;3B涂覆栅绝缘层并刻蚀接触过孔后沿B-B线的侧视剖切结构示意图，如图4B所示，经过步骤440，可以在形成栅线2、栅电极3和像素电极11图案的衬底基板1上，形成包括接触过孔16的图案。步骤450、在形成接触过孔16图案的衬底基板1上形成有源层薄膜；其中，在形成接触过孔图案的衬底基板上形成有源层薄膜的具体方法可以为在衬底基板上形成厚度为1000 ~ 3000A的半导体层和厚度为500 ~ IOOOA重掺杂半导体层；或者在衬底基板上形成厚度为100 ~ 1500A的半导体层，所述半导体层为金属氧化物。具体地，在衬底基板上形成有源层薄膜的具体方法和材料可以参见实施例二中的步骤330及其相关描述。步骤460、采用单色调掩膜板，通过构图工艺刻蚀所述有源层薄膜形成包括有源层 6的图案；经过步骤440，可以在形成接触过孔16图案的衬底基板1上，形成包括有源层6的图案，其中，有源层6可以包括半导体层61和重掺杂半导体层62，具体可以参见图3D和图 3E。步骤470、在形成有源层6和接触过孔16图案的衬底基板1上形成数据线金属薄膜；在衬底基板上形成数据线金属薄膜的具体方法和材料可以参见实施例二中的步骤350 及其相关描述。步骤480、采用单色调掩膜板，通过构图工艺刻蚀所述数据线金属薄膜形成包括数据线5、源电极7和漏电极8的图案，并刻蚀所述有源层6形成沟道15图案，所述漏电极8 通过接触过孔16与像素电极11连通；其中，经过步骤470和步骤480，在衬底基板1上形成数据线5、源电极7和漏电极 8的具体方法和材料可以参见实施例二中的步骤350和步骤360及其相关描述，以及图3F 和图3G。步骤490、在形成数据线5、源电极7和漏电极8图案的衬底基板1上形成钝化层9 ；在衬底基板上形成钝化层的具体方法和材料可以参见实施例二中的步骤370及其相关描述。步骤400、采用单色调掩膜板，通过构图工艺刻蚀所述钝化层9形成包括接口区域过孔的图案。其中，经过步骤490和步骤400，在衬底基板1上形成钝化层9和接口区域过孔的具体方法和材料可以参见实施例二中的步骤370和步骤380及其相关描述，以及图3H。其中，接口区域过孔可以包括栅线接口区域过孔和数据线接口区域过孔。其中，从步骤430到步骤400是形成阵列基板的有源层6、源电极7、漏电极8、数据线5和绝缘层的步骤。本实施例中，在衬底基板上依次沉积透明导电薄膜和栅金属薄膜后，刻蚀透明导电薄膜和栅金属薄膜形成包括栅线的图案，并刻蚀透明导电薄膜形成包括栅电极和像素电极的图案，通过一次光刻在衬底基板上形成栅线、栅电极和像素电极，可以使栅电极与像素电极的为相同的透明导电薄膜透明导电薄膜，与常规的栅金属薄膜形成的栅电极相比，采用本实施例的方法制备出的阵列基板的栅电极的厚度低，与源漏电极的重叠面积小，因此， 阵列基板的各个像素单元的寄生电容小，不同像素单元的寄生电容均勻，降低Δ Vp变化，从而解决了由于Δ Vp变化大引起的显示不良的问题，液晶显示器的显示画面不易出现闪烁， 提高了液晶显示器的显示质量。此外，有源层与源漏电极分为两次光刻形成，有源层的图案可以超出所述源电极和漏电极的端部范围，曝光显影后光刻胶的厚度均勻，因此该层可以涂覆较厚的光刻胶，防止出现沟道过刻(channel open)；并且在光刻胶灰化之后，通过单色调掩模板直接进行有源层的刻蚀，然后对光刻胶进行剥离，防止出现因残留光刻胶造成源电极和漏电极的短路， 可以从根本上解决光刻过程中出现的GT Brige和沟道过刻不良，提高了产品的良品率。进一步地，形成漏电极的数据线金属薄膜通过接触过孔与像素电极线连接，与现有工艺中通过形成像素电极的ITO与通过钝化层的接触过孔与漏电极连接相比，数据线金属薄膜比 ITO厚，在像素电极与漏电极端差大时，数据线金属薄膜不易发生断线不良，进一步提高了产品的良品率。具体应用中，形成阵列基板的有源层、源电极、漏电极、数据线和绝缘层的步骤并不限于上述实现方式，可以根据具体的工艺进行改变。实施例四参见附图3F，本发明实施例提供的阵列基板包括衬底基板1，衬底基板1上形成有横纵交叉围设形成多个像素单元的数据线5和栅线2，每个像素单元中包括像素电极11、栅电极3、源电极7、漏电极8和有源层6 ；像素电极11、栅电极3与栅线2邻接衬底基板1设置，栅电极3采用像素电极11 材料制成。本实施例中，像素电极、栅电极与栅线邻接衬底基板设置，且栅电极采用像素电极材料与像素电极同步制成，栅电极为较薄的透明导电薄膜，其厚度优选为300 ~ 600A。与常规的栅金属薄膜形成的栅电极相比，本实施例的阵列基板的栅电极的厚度低。因此，即使阵列基板的各个像素单元中栅电极的坡度角范围不变，由于栅电极的厚度变小，所以栅电极与源漏电极的重叠面积会变小，因而寄生电容小，不同像素单元的寄生电容均勻，降低AVp变化，从而解决了由于Δ Vp变化大引起的显示不良的问题，液晶显示器的显示画面不易出现闪烁，提高了液晶显示器的显示质量。实施例五本发明实施例五提供的阵列基板，其结构可参见前述的附图3F和3Η，该阵列基板包括衬底基板1，衬底基板1上形成有横纵交叉围设形成多个像素单元的数据线5和栅线 2，每个像素单元中包括像素电极11、栅电极3、源电极7、漏电极8和有源层6 ；像素电极11、 栅电极3与栅线2邻接衬底基板1设置，栅电极3采用像素电极11材料制成；其中，栅电极3与像素电极11同步制成，栅线2下方形成有像素电极材料薄膜例如透明导电薄膜ITO或ΙΖ0。像素电极、栅电极与栅线的具体制备方法和材料可以参见前述的实施例一的步骤301和步骤302的相关描述。再进一步地，像素电极11、栅电极3与栅线2上覆盖有栅绝缘层4，栅绝缘层4中形成有接触过孔16 ；栅绝缘层4上形成有有源层6、源电极7、漏电极8和数据线5，其中，漏电极8通过接触过孔16与像素电极11连通；有源层6、源电极7、漏电极8和数据线5上覆盖有钝化层。再进一步地，源电极7和漏电极8的端部位于有源层6上，且有源层6的图案超出源电极7和漏电极8的端部范围。 本实施例中，像素电极、栅电极与栅线邻接衬底基板设置，且栅电极采用像素电极材料与像素电极同步制成，栅电极为较薄的透明导电薄膜，其厚度优选为300 ~ 600Α。与常规的栅金属薄膜形成的栅电极相比，本实施例的阵列基板的栅电极的厚度低。因此，即使阵列基板的各个像素单元中栅电极的坡度角范围不变，由于栅电极的厚度变小，所以栅电极与源漏电极的重叠面积会变小，因而寄生电容小，不同像素单元的寄生电容均勻，降低 AVp变化，从而解决了由于Δ Vp变化大引起的显示不良的问题，液晶显示器的显示画面不易出现闪烁，提高了液晶显示器的显示质量。此外，有源层可以包括厚度为1000 ~ 3000Α的半导体层和厚度为500 -1000 A
重掺杂半导体层；或者有源层可以为100 ~ 1500Α的半导体层，该半导体层为金属氧化物。 有源层的图案超出所述源电极和漏电极的端部范围，曝光显影后光刻胶的厚度均勻，因此该层可以涂覆较厚的光刻胶，防止出现沟道过刻(channel open)；并且在光刻胶灰化之后， 通过单色调掩模板直接进行有源层的刻蚀，然后对光刻胶进行剥离，防止出现因残留光刻胶造成源电极和漏电极的短路，可以从根本上解决光刻过程中出现的GT Brige和沟道过刻不良，提高了产品的良品率。进一步地，形成漏电极的数据线金属薄膜通过接触过孔与像素电极线连接，与现有工艺中通过形成像素电极的ITO与通过钝化层的接触过孔与漏电极连接相比，数据线金属薄膜比ITO厚，在像素电极与漏电极端差大时，数据线金属薄膜不易发生断线不良，进一步提高了产品的良品率。本实施例的阵列基板可以采用本发明实施例所提供的阵列基板的制造方法来制备，形成相应的图案结构。本发明实施例提供液晶显示器，包括液晶面板，其中，液晶面板包括对盒设置的彩膜基板和本发明任意实施例所提供的阵列基板，所述彩膜基板和阵列基板中夹设有液晶层。
本实施例液晶显示器中液晶面板包括的阵列基板可以采用本发明实施例所提供的阵列基板的制造方法来制备，形成相应的图案结构。本实施例液晶显示器中液晶面板包括的阵列基板中，像素电极、栅电极与栅线邻接衬底基板设置，且栅电极采用像素电极材料与像素电极同步制成，栅电极为较薄的透明导电薄膜，其厚度优选为300 ~ 600人。与常规的栅金属薄膜形成的栅电极相比，本实施例中的阵列基板的栅电极的厚度低。因此，即使阵列基板的各个像素单元中栅电极的坡度角范围不变，由于栅电极的厚度变小，所以栅电极与源漏电极的重叠面积会变小，因而寄生电容小，不同像素单元的寄生电容均勻，降低Δν/变化，从而解决了由于Δν/变化大引起的显示不良的问题，液晶显示器的显示画面不易出现闪烁，提高了液晶显示器的显示质量。最后应说明的是以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
权利要求
1.一种阵列基板的制造方法，包括在衬底基板上形成导电图案和绝缘层的步骤，所述导电图案至少包括栅线、栅电极、有源层、源电极、漏电极、数据线和像素电极，其特征在于， 形成所述栅线、栅电极和像素电极的步骤具体包括在衬底基板上依次沉积透明导电薄膜和栅金属薄膜；采用双色调掩膜板，通过构图工艺刻蚀所述透明导电薄膜和所述栅金属薄膜形成包括栅线的图案，且刻蚀所述栅金属薄膜形成包括栅电极和像素电极的图案。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述采用双色调掩膜板， 通过构图工艺刻蚀所述透明导电薄膜和所述栅金属薄膜形成包括栅线的图案，且刻蚀所述栅金属薄膜形成包括栅电极和像素电极的图案，包括在所述栅金属薄膜上涂覆光刻胶；采用双色调掩膜板对光刻胶进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的光刻胶图案，所述完全保留区域的光刻胶厚度大于所述部分保留区域的光刻胶厚度；进行第一次刻蚀，刻蚀掉所述完全去除区域对应的所述栅金属薄膜和所述透明导电薄膜，形成包括栅线的图案；按照所述部分保留区域光刻胶的厚度灰化去除光刻胶；进行第二次刻蚀，刻蚀掉所述部分保留区域对应的所述栅金属薄膜，形成包括栅电极和像素电极的图案；去除剩余的光刻胶。
3.根据权利要求1或2所述的阵列基板的制造方法，其特征在于，形成所述有源层、源电极、漏电极、数据线和绝缘层的步骤包括在形成栅线、栅电极和像素电极图案的衬底基板上形成栅绝缘层和有源层薄膜；采用双色调掩膜板，通过构图工艺刻蚀所述有源层薄膜和栅绝缘层形成包括接触过孔的图案，并刻蚀所述有源层薄膜形成包括有源层的图案；在形成有源层和接触过孔图案的衬底基板上形成数据线金属薄膜；采用单色调掩膜板，通过构图工艺刻蚀所述数据线金属薄膜形成包括数据线、源电极和漏电极的图案，并刻蚀所述有源层形成沟道图案，所述漏电极通过接触过孔与像素电极连通；在形成数据线、源电极和漏电极图案的衬底基板上形成钝化层；采用单色调掩膜板，通过构图工艺刻蚀所述钝化层形成包括接口区域过孔的图案。
4.根据权利要求3所述的阵列基板的制造方法，其特征在于，所述采用双色调掩膜板， 通过构图工艺刻蚀所述有源层薄膜和栅绝缘层形成包括接触过孔的图案，并刻蚀所述有源层薄膜形成包括有源层的图案，包括在所述有源层薄膜上涂覆光刻胶；采用双色调掩膜板对光刻胶进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的光刻胶图案，所述完全保留区域的光刻胶厚度大于所述部分保留区域的光刻胶厚度；进行第一次刻蚀，刻蚀掉所述完全去除区域对应的所述有源层薄膜和栅绝缘层，形成包括接触过孔的图案；按照所述部分保留区域光刻胶的厚度灰化去除光刻胶；进行第二次刻蚀，刻蚀掉所述部分保留区域对应的所述有源层薄膜，形成包括有源层的图案；去除剩余的光刻胶。
5.根据权利要求1所述的阵列基板的制造方法，其特征在于，在衬底基板上依次沉积透明导电薄膜和栅金属薄膜具体包括在衬底基板上沉积厚度为300 ~ 600A的透明导电薄膜，并沉积厚度为1000 ~ 4000A 的栅金属薄膜。
6.根据权利要求1或2所述的阵列基板的制造方法，其特征在于，在形成栅线、栅电极和像素电极图案的衬底基板上形成有源层薄膜具体包括在衬底基板上形成厚度为1000 ~ 3000A的半导体层和厚度为500 ~ 1OOOA重掺杂半导体层；或者在衬底基板上形成厚度为100 ~ 1500A的半导体层，所述半导体层为金属氧化物。
7.—种阵列基板，包括衬底基板，所述衬底基板上形成有横纵交叉围设形成多个像素单元的数据线和栅线，每个像素单元中包括像素电极、栅电极、源电极、漏电极和有源层，其特征在于所述像素电极、栅电极与栅线邻接所述衬底基板设置，所述栅电极采用像素电极材料制成。
8.根据权利要求7所述的阵列基板，其特征在于所述栅电极与所述像素电极同步制成，所述栅线下方形成有像素电极材料薄膜。
9.根据权利要求7所述的阵列基板，其特征在于所述栅电极的厚度为300~ 600A。
10.根据权利要求7所述的阵列基板，其特征在于所述有源层包括厚度为1000 ~ 3000A的半导体层和厚度为500 ~ 1000 A重掺杂半导体层；或者所述有源层为100 ~ 1500A的半导体层，所述半导体层为金属氧化物。
11.根据权利要求7或8或9或10所述的阵列基板，其特征在于所述像素电极、栅电极与栅线上覆盖有栅绝缘层，所述栅绝缘层中形成有接触过孔；所述栅绝缘层上形成有有源层、源电极、漏电极和数据线，所述漏电极通过接触过孔与所述像素电极连通；所述有源层、源电极、漏电极和数据线上覆盖有钝化层。
12.根据权利要求11所述的阵列基板，其特征在于所述源电极和漏电极的端部位于所述有源层上，且所述有源层的图案超出所述源电极和漏电极的端部范围。
13.一种液晶显示器，包括液晶面板，其特征在于所述液晶面板包括对盒设置的彩膜基板和权利要7-12任一所述的阵列基板，所述彩膜基板和阵列基板中夹设有液晶层。
全文摘要
本发明公开了一种阵列基板及其制造方法和液晶显示器。其中，阵列基板的制造方法，包括在衬底基板上形成导电图案和绝缘层的步骤，所述导电图案至少包括栅线、栅电极、有源层、源电极、漏电极、数据线和像素电极，其中，形成所述栅线、栅电极和像素电极的步骤具体包括在衬底基板上依次沉积透明导电薄膜和栅金属薄膜；通过构图工艺刻蚀所述透明导电薄膜和所述栅金属薄膜形成包括栅线的图案，且刻蚀所述栅金属薄膜形成包括栅电极和像素电极的图案。本发明栅电极与像素电极的为相同的透明导电薄膜，栅电极厚度低、与源漏电极的重叠面积小，不同像素单元的寄生电容均匀，液晶显示器的显示画面不易出现闪烁，提高了液晶显示器的显示质量。
文档编号H01L27/12GK102569185SQ20101060191
公开日2012年7月11日 申请日期2010年12月22日 优先权日2010年12月22日
发明者刘翔, 薛建设 申请人:京东方科技集团股份有限公司