专利名称：双面图形芯片正装先镀后刻单颗封装结构的制作方法
技术领域：
本实用新型涉及一种双面图形芯片正装先镀后刻单颗封装结构。属于半导体封装 技术领域。背景技术：
传统的芯片封装结构的制作方式是采用金属基板的正面进行化学蚀刻及表面电 镀层后，即完成引线框的制作(如图43所示)。而引线框的背面则在封装过程中再进行蚀 刻。该法存在以下不足因为塑封前只在金属基板正面进行了半蚀刻工作，而在塑封过程中塑封料只有包 裹住引脚半只脚的高度，所以塑封体与引脚的束缚能力就变小了，如果塑封体贴片到PCB 板上不是很好时，再进行返工重贴，就容易产生掉脚的问题(如图44所示)。尤其塑封料 的种类是采用有填料时候，因为材料在生产过程的环境与后续表面贴装的应力变化关系， 会造成金属与塑封料产生垂直型的裂缝，其特性是填料比例越高则越硬越脆越容易产生裂 缝。另外，由于芯片与引脚之间的距离较远，金属线的长度较长，如图45 46所示， 金属线成本较高(尤其是昂贵的纯金质的金属线)；同样由于金属线的长度较长，使得芯片 的信号输出速度较慢(尤其是存储类的产品以及需要大量数据的计算，更为突出)；也同样 由于金属线的长度较长，所以在金属线所存在的寄生电阻/寄生电容与寄生电杆对信号的 干扰也较高；再由于芯片与引脚之间的距离较远，使得封装的体积与面积较大，材料成本较 高，废弃物较多。
发明内容本实用新型的目的在于克服上述不足，提供一种不会再有产生掉脚的问题和能使 金属线的长度缩短的双面图形芯片正装先镀后刻单颗封装结构。本实用新型的目的是这样实现的包括基岛、引脚、无填料的塑封料(环氧树脂)、 导电或不导电粘结物质、芯片、金属线和有填料塑封料(环氧树脂)，所述引脚正面延伸到 基岛旁边，在所述基岛和引脚的正面设置有第一金属层，在所述基岛和引脚的背面设置有 第二金属层，在所述基岛正面第一金属层上通过导电或不导电粘结物质设置有芯片，芯片 正面与引脚正面第一金属层之间用金属线连接，在所述基岛和引脚的上部以及芯片和金属 线外包封有填料塑封料(环氧树脂)，在所述基岛和引脚外围的区域、引脚与基岛之间的区 域以及引脚与引脚之间的区域嵌置有无填料的塑封料(环氧树脂)，所述无填料的塑封料 (环氧树脂)将基岛和引脚下部外围、引脚下部与基岛下部以及引脚下部与引脚下部连接 成一体，且使所述基岛和引脚背面尺寸小于基岛和引脚正面尺寸，形成上大下小的基岛和 引脚结构，其特征在于所述有填料塑封料(环氧树脂)将引脚正面局部单元进行包覆。本实用新型的有益效果是1、确保不会再有产生掉脚的问题[0009]由于引线框采用了双面蚀刻的工艺技术，所以可以轻松的规划设计与制造出上大 下小的引脚结构，可以使上下层塑封料紧密的将上大下小的引脚结构一起包裹住，所以塑 封体与引脚的束缚能力就变大了，不会再有产生掉脚的问题。2、确保金属线的长度缩短1)由于应用了引线框背面与正面分开蚀刻的技术，所以能够将引线框正面的引脚 尽可能的延伸到后续需装芯片的区域旁边，促使芯片与引脚距离大幅的缩短，如图2 图 3，如此金属线的长度也缩短了，金属线的成本也可以大幅的降低(尤其是昂贵的纯金质的 金属线)；2)也因为金属线的长度缩短使得芯片的信号输出速度也大幅的增速(尤其存储 类的产品以及需要大量数据的计算，更为突出)，由于金属线的长度变短了，所以金属线所 存在的寄生电阻/寄生电容与寄生电杆对信号的干扰也大幅度的降低。3、使封装的体积与面积可以大幅度的缩小因运用了引脚的延伸技术，所以可以容易的制作出高脚数与高密度的脚与脚之间 的距离，使得封装的体积与面积可以大幅度的缩小。4、材料成本和材料用量减少因为将封装后的体积大幅度的缩小，更直接的体现出材料成本大幅度的下降与因 为材料用量的减少也大幅度的减少废弃物环保的困扰。5、采用局部單元的单颗封装的优点有1)在不同的应用中可以将塑封体边缘的引脚伸出塑封体。2)塑封体边缘的引脚伸出塑封体外可以清楚的检查出焊接在PCB板上的情况。3)模块型的面积较大会容易因为多种不同的材料结构所产生收缩率不同的应立 变形，而局部单元的单颗封装就可以完全分散多种不同的材料结构所产生收缩率不同的应 立变形。4)单颗封装在进行塑封体切割分离时，因为要切割的厚度只有引脚的厚度，所以 切割的速度可以比模块型的封装结构要来得快很多，且切割用的刀片因为切割的厚度便薄 了所以切割刀片的寿命相对的也就变的更长了。
图1 (A) 图1 (R)为本实用新型双面图形芯片正装先镀后刻单颗封装结构实施例 1各工序示意图。图2为本实用新型双面图形芯片正装单颗封装结构实施例1结构示意图。图3为图2的俯视图。图4(A) 图4(R)为本实用新型双面图形芯片正装先镀后刻单颗封装结构实施例 2各工序示意图。图5为本实用新型双面图形芯片正装单颗封装结构实施例2结构示意图。图6为图5的俯视图。图7(A) 图7 (R)为本实用新型双面图形芯片正装先镀后刻单颗封装结构实施例 3各工序示意图。图8为本实用新型双面图形芯片正装单颗封装结构实施例3结构示意图。[0030]图9为图8的俯视图。[0031]图10(A) 图IO(R)为本实用新型双面图形芯片正装先镀后刻单颗封装结构实施 列4各工序示意图。[0032]图11为本实用新型双面图形芯片正装单颗封装结构实施例4结构示意图。[0033]图12为图11的俯视图。[0034]图13(A) 图13 (R)为本实用新型双面图形芯片正装先镀后刻单颗封装结构实施 列5各工序示意图。[0035]图14为本实用新型双面图形芯片正装单颗封装结构实施例5结构示意图。[0036]图15为图14的俯视图。[0037]图16(A) 图16 (R)为本实用新型双面图形芯片正装先镀后刻单颗封装结构实施 列6各工序示意图。[0038]图17为本实用新型双面图形芯片正装单颗封装结构实施例6结构示意图。[0039]图18为图17的俯视图。[0040]图19(A) 图19 (R)为本实用新型双面图形芯片正装先镀后刻单颗封装结构实施 列7各工序示意图。[0041]图20为本实用新型双面图形芯片正装单颗封装结构实施例7结构示意图。[0042]图21为图20的俯视图。[0043]图22(A) 图22 (R)为本实用新型双面图形芯片正装先镀后刻单颗封装结构实施 列8各工序示意图。[0044]图23为本实用新型双面图形芯片正装单颗封装结构实施例8结构示意图。[0045]图M为图23的俯视图。[0046]图25(A) 图25 (R)为本实用新型双面图形芯片正装先镀后刻单颗封装结构实施 列5各工序示意图。[0047]图沈为本实用新型双面图形芯片正装单颗封装结构实施例5结构示意图。[0048]图27为图沈的俯视图。[0049]图^(A) 图^(R)为本实用新型双面图形芯片正装先镀后刻单颗封装结构实施 列6各工序示意图。[0050]图四为本实用新型双面图形芯片正装单颗封装结构实施例6结构示意图。[0051]图30为图四的俯视图。[0052]图31 (A) 图31 (R)为本实用新型双面图形芯片正装先镀后刻单颗封装结构实施 列11各工序示意图。[0053]图32为本实用新型双面图形芯片正装单颗封装结构实施例11结构示意图。[0054]图33为图32的俯视图。[0055]图34(A) 图34(R)为本实用新型双面图形芯片正装先镀后刻单颗封装结构实施 列12各工序示意图。[0056]图35为本实用新型双面图形芯片正装单颗封装结构实施例12结构示意图。[0057]图36为图35的俯视图。[0058]图37(A) 图37 (R)为本实用新型双面图形芯片正装先镀后刻单颗封装结构实施 列13各工序示意图。[0059]图38为本实用新型双面图形芯片正装单颗封装结构实施例13结构示意图。图39为图38的俯视图。图40 (A) 图40 (R)为本实用新型双面图形芯片正装先镀后刻单颗封装结构实施 例14各工序示意图。图41为本实用新型双面图形芯片正装单颗封装结构实施例14结构示意图。图42为图41的俯视图。图43为以往采用金属基板的正面进行化学蚀刻及表面电镀层作业图。图44为以往形成的掉脚图。图45为以往的封装结构示意图。图46为45的俯视图。图中附图标记基岛1、引脚2、无填料的塑封料(环氧树脂)3、第一金属层4、第二金属层5、导电 或不导电粘结物质6、芯片7、金属线8、有填料塑封料(环氧树脂)9、金属基板10、光阻胶膜 11、光阻胶膜12、光阻胶膜13、光阻胶膜14、光阻胶膜15、光阻胶膜16 ；第三基岛1. 1、第三基岛1. 2、第三基岛1. 3、第四基岛1. 4。
具体实施方式
本实用新型双面图形芯片正装先镀后刻单颗封装结构如下实施例1 单基岛单圈引脚参见图2和图3，图2为本实用新型双面图形芯片正装单颗封装结构实施例1结 构示意图。图3为图2的俯视图。由图2和图3可以看出，本实用新型双面图形芯片正装 单颗封装结构，包括基岛1、引脚2、无填料的塑封料(环氧树脂)3、导电或不导电粘结物质 6、芯片7、金属线8和有填料塑封料(环氧树脂)9，所述引脚2正面尽可能的延伸到基岛1 旁边，在所述基岛1和引脚2的正面设置有第一金属层4，在所述基岛1和引脚2的背面设 置有第二金属层5，在所述基岛1正面第一金属层4上通过导电或不导电粘结物质6设置有 芯片7，芯片7正面与引脚2正面第一金属层4之间用金属线8连接，在所述基岛1和引脚 2的上部以及芯片7和金属线8外包封有填料塑封料(环氧树脂)9，该有填料塑封料(环 氧树脂)9将引脚2正面局部单元进行包覆，在所述基岛1和引脚2外围的区域、引脚2与 基岛1之间的区域以及引脚2与引脚2之间的区域嵌置有无填料的塑封料(环氧树脂)3， 所述无填料的塑封料(环氧树脂)3将基岛1和引脚下部外围、引脚2下部与基岛1下部以 及引脚2下部与引脚2下部连接成一体，且使所述基岛和引脚背面尺寸小于基岛和引脚正 面尺寸，形成上大下小的基岛和引脚结构。其封装结构如下步骤一、取金属基板参见图1(A)，取一片厚度合适的金属基板10。金属基板的材质可以依据芯片的功 能与特性进行变换，例如铜、铝、铁、铜合金或镍铁合金等。步骤二、金属基板正面及背面被覆光阻胶膜参见图1 (B)，利用被覆设备在金属基板的正面及背面分别被覆可进行曝光显影的 光阻胶膜11和12，以保护后续的电镀金属层工艺作业。而此光阻胶膜可以是干式光阻薄胶膜也可以是湿式光阻胶膜。步骤三、金属基板正面的光阻胶膜进行需要电镀金属层区域的曝光/显影以及开 窗参见图1 (C)，利用曝光显影设备将步骤二完成光阻胶膜被覆作业的金属基板正面 进行曝光显影去除部分光阻胶膜，以露出金属基板正面后续需要进行电镀金属层的区域。步骤四、金属基板正面已开窗的区域进行金属层电镀被覆参见图1(D)，对步骤三中金属基板正面已开窗的区域进行第一金属层4电镀被 覆，该第一金属层4置于所述基岛1与引脚2的正面。步骤五、金属基板正面及背面进行光阻胶膜去膜参见图1 (E)，将金属基板正面余下的光阻胶膜以及金属基板背面的光阻胶膜全部 揭除。步骤六、金属基板正面及背面被覆光阻胶膜参见图1 (F)，利用被覆设备在金属基板的正面及背面分别被覆可进行曝光显影的 光阻胶膜13和14，以保护后续的蚀刻工艺作业。而此光阻胶膜可以是干式光阻薄胶膜也可 以是湿式光阻胶膜。步骤七、金属基板背面的光阻胶膜进行需要蚀刻区域的曝光/显影以及开窗参见图1 (G)，利用曝光显影设备将步骤六完成光阻胶膜被覆作业的金属基板背面 进行曝光显影去除部分光阻胶膜，以露出局部金属基板以备后续需要进行的金属基板背面 蚀刻作业。步骤八、金属基板进行背面蚀刻作业参见图1 (H)，完成步骤七的曝光/显影以及开窗作业后，即在金属基板的背面进 行各图形的蚀刻作业，蚀刻出基岛1和引脚2的背面，同时将引脚正面尽可能的延伸到基岛 旁边。步骤九、金属基板正面及背面进行光阻胶膜去膜参见图1 (I)，将金属基板正面和背面余下的光阻胶膜全部揭除。步骤十、包封无填料的塑封料(环氧树脂)参见图1 (J)，将已完成步骤九所述去膜作业的金属基板背面进行包封无填料的塑 封料(环氧树脂)作业，并进行塑封料包封后的固化作业，使基岛1和引脚2外围的区域、 引脚2与基岛1之间的区域以及引脚2与引脚2之间的区域均嵌置无填料的塑封料(环氧 树脂)3，该无填料的塑封料(环氧树脂)3将基岛1和引脚下部外围、引脚2下部与基岛1 下部以及引脚2下部与引脚2下部连接成一体。步骤十一、被覆光阻胶膜参见图1 (K)，利用被覆设备在将已完成包封无填料塑封料作业的金属基板的正面 及背面分别被覆可进行曝光显影的光阻胶膜15和16，以保护后续的蚀刻工艺作业。而此光 阻胶膜可以是干式光阻薄胶膜也可以是湿式光阻胶膜。步骤十二、已完成包封无填料塑封料作业的金属基板的正面进行需要蚀刻区域的 曝光/显影以及开窗参见图1 (L)，利用曝光显影设备将步骤十一完成光阻胶膜被覆作业的已完成包封 无填料塑封料作业的金属基板正面进行曝光显影去除部分光阻胶膜，以备后续需要进行金属基板正面蚀刻作业。步骤十三、金属基板正面蚀刻作业参见图1 (M)，完成步骤十二的曝光/显影以及开窗作业后，即在完成包封无填料 塑封料作业的金属基板正面进行各图形的蚀刻作业，蚀刻出基岛1和引脚2的正面，且使所 述基岛1和引脚2的背面尺寸小于基岛1和引脚2的正面尺寸，形成上大下小的基岛1和 引脚2结构。步骤十四、金属基板正面及背面进行光阻胶膜去膜参见图1 (N)，将完成步骤十三蚀刻作业的金属基板正面余下的光阻胶膜以及金属 基板背面的光阻胶膜全部揭除，制成引线框。步骤十五、装片参见图1 (0)，在基岛1正面第一金属层4上通过导电或不导电粘结物质6进行芯 片7的植入。步骤十六、打金属线参见图I(P)，将已完成芯片植入作业的半成品进行芯片正面与引脚正面第一金属 层之间打金属线8作业。步骤十七、包封有填料塑封料(环氧树脂)参见图1⑴)，将已打线完成的半成品正面进行局部单元包封有填料塑封料(环氧 树脂)9作业，使引脚2正面局部单元区域露出有填料塑封料(环氧树脂)9，并进行塑封料 包封后的固化作业，使基岛和引脚的上部以及芯片和金属线外均被有填料塑封料(环氧树 脂)包封。步骤十八、基岛和引脚的背面以及引脚的正面进行金属层电镀被覆参见图I(R)， 对已完成步骤十七包封有填料塑封料(环氧树脂)作业的所述基岛和引脚的背面以及步骤 十七所述露出有填料塑封料(环氧树脂)9的引脚2正面局部单元区域分别进行第二金属 层5和第一金属层4电镀被覆作业，而电镀的材料可以是锡、镍金、镍钯金....等金属材 质。步骤十九、切割成品参见图2和图3，将已完成步骤十八第二金属层电镀被覆的半成品进行切割作业， 使原本以列阵式集合体方式连在一起的芯片一颗颗独立开来，制得双面图形芯片正装单颗 封装结构成品。实施例2 下沉基岛露出型单圈引脚参见图4 6，图4(A) 图4(R)为本实用新型双面图形芯片正装先镀后刻单颗 封装结构实施例2各工序示意图。图5为本实用新型双面图形芯片正装单颗封装结构实施 例2结构示意图。图6为图5的俯视图。由图4、图5和图6可以看出，实施例2与实施例 1的不同之处仅在于所述基岛1为下沉型基岛，即基岛1正面中央区域下沉。实施例3 埋入型基岛单圈引脚参见图7 9，图7(A) 图7(R)为本实用新型双面图形芯片正装先镀后刻单颗封 装结构实施例3各工序示意图。图8为本实用新型双面图形芯片正装单颗封装结构实施例 3结构示意图。图9为图8的俯视图。由图7、图8和图9可以看出，实施例3与实施例1 的不同之处仅在于所述基岛1为埋入型基岛，即基岛1背面埋入所述无填料的塑封料(环氧树脂)3内。实施例4 多凸点基岛露出型单圈引脚参见图10 12，图10(A) 图IO(R)为本实用新型双面图形芯片正装先镀后刻单 颗封装结构实施例4各工序示意图。图11为本实用新型双面图形芯片正装单颗封装结构 实施例4结构示意图。图12为图11的俯视图。由图10、图11和图12可以看出，实施例4 与实施例1的不同之处仅在于所述基岛1为多凸点基岛，即基岛1表面设置有多个凸点。实施例5 多个基岛露出型单圈引脚参见图13 15，图13(A) 图13 (R)为本实用新型双面图形芯片正装先镀后刻单 颗封装结构实施例5各工序示意图。图14为本实用新型双面图形芯片正装单颗封装结构 实施例5结构示意图。图15为图14的俯视图。由图13 15可以看出，实施例5与实施 例1的不同之处在于所述基岛1有多个，引脚2有单圈。实施例6 多个下沉基岛露出型单圈引脚参见图16 18，图16 (A) 图16 (R)为本实用新型双面图形芯片正装先镀后刻单 颗封装结构实施例6各工序示意图。图17为本实用新型双面图形芯片正装单颗封装结构 实施例6结构示意图。图18为图17的俯视图。由图16 18可以看出，实施例6与实施 例2的不同之处在于所述基岛1有多个，引脚2有单圈。实施例7 多个埋入型基岛单圈引脚参见图19 21，图19(A) 图19 (R)为本实用新型双面图形芯片正装先镀后刻单 颗封装结构实施例7各工序示意图。图20为本实用新型双面图形芯片正装单颗封装结构 实施例7结构示意图。图21为图20的俯视图。由图19 21可以看出，实施例7与实施 例3的不同之处在于所述基岛1有多个，引脚2有单圈。实施例8 多个多凸点基岛露出型单圈引脚参见图22 对，图22 (A) 图22 (R)为本实用新型双面图形芯片正装先镀后刻单 颗封装结构实施例8各工序示意图。图23为本实用新型双面图形芯片正装单颗封装结构 实施例8结构示意图。图M为图23的俯视图。由图22 M可以看出，实施例8与实施 例4的不同之处在于所述基岛1有多个，引脚2有单圈。实施例9 基岛露出型及下沉基岛露出型单圈引脚参见图25 27，图25 (A) 图25 (R)为本实用新型双面图形芯片正装先镀后刻单 颗封装结构实施例9各工序示意图。图沈为本实用新型双面图形芯片正装单颗封装结构 实施例9结构示意图。图27为图沈的俯视图。由图25 27可以看出，实施例9与实施 例1的不同之处在于所述基岛1有二组也可以是多组基岛，一组为第一基岛1. 1，另一组 为第二基岛1. 2，所述第二基岛1. 2正面中央区域下沉，在所述第一基岛1. 1和引脚2的正 面设置第一金属层4，在所述第一基岛1. 1、第二基岛1. 2和引脚2的背面设置第二金属层 5，在第二基岛1. 2正面中央下沉区域和第一基岛1. 1正面通过导电或不导电粘结物质6设 置芯片7，芯片7正面与引脚2正面第一金属层4之间以及芯片7与芯片7之间均用金属 线8连接，在所述引脚2外围的区域、引脚2与第一基岛1. 1之间的区域、第一基岛1. 1与 第二基岛1. 2之间的区域、第二基岛1. 2与引脚2之间的区域以及引脚2与引脚2之间的 区域嵌置无填料塑封料3，所述无填料塑封料3将引脚下部外围、引脚2与第一基岛1. 1下 部、第一基岛1. 1与第二基岛1. 2下部、第二基岛1. 2与引脚2下部以及引脚2与引脚2下部连接成一体，所述引脚2有单圈。实施例10 基岛露出型及埋入型基岛单圈引脚参见图观 30，图观(幻 图观(R)为本实用新型双面图形芯片正装先镀后刻单 颗封装结构实施例10各工序示意图。图四为本实用新型双面图形芯片正装单颗封装结构 实施例10结构示意图。图30为图四的俯视图。由图观 30可以看出，实施例10与实 施例1的不同之处在于所述基岛1有二组也可以是多组基岛，一组为第一基岛1. 1，另一 组为第三基岛1. 3，在所述第一基岛1. 1第三基岛1. 3和引脚2的正面设置第一金属层4， 在所述第一基岛1. 1和引脚2的背面设置第二金属层5，芯片7正面与引脚2正面第一金属 层4之间以及芯片7与芯片7之间均用金属线8连接，在所述引脚2外围的区域、引脚2与 第一基岛1. 1之间的区域、第三基岛1. 3背面、第三基岛1. 3与第一基岛1. 1之间的区域、 第三基岛1.3与引脚2之间的区域以及引脚与引脚之间的区域嵌置无填料塑封料3，所述 无填料塑封料3将引脚下部外围、引脚2与第一基岛1. 1下部、第三基岛1. 3背面、第三基 岛1. 3背面与第一基岛1. 1下部、第三基岛1. 3背面与引脚2下部以及引脚2与引脚2下 部连接成一体，所述引脚2设置有单圈。实施例11 基岛露出型及多凸点基岛露出型单圈引脚参见图31 33，图31㈧ 图31 (R)为本实用新型双面图形芯片正装先镀后刻 单颗封装结构实施例11各工序示意图。图32为本实用新型双面图形芯片正装单颗封装结 构实施例11结构示意图。图33为图32的俯视图。由图31 33可以看出，实施例11与 实施例1的不同之处在于所述基岛1有二组也可以是多组基岛，一组为第一基岛1. 1，另 一组为第四基岛1. 4，所述第四基岛1. 4正面设置成多凸点状结构，在所述引脚2外围的区 域、引脚2与第一基岛1. 1之间的区域、第一基岛1. 1与第四基岛1. 4之间的区域、第四基 岛1. 4与引脚2之间的区域以及引脚2与引脚2之间的区域嵌置无填料塑封料3，所述无填 料的塑封料(环氧树脂)3将引脚下部外围、引脚2与第一基岛1. 1下部、第一基岛1. 1与 第四基岛1. 4下部、第四基岛1. 4与引脚2下部以及引脚2与引脚2下部连接成一体，所述 引脚2设置有单圈。实施例12 下沉基岛露出型及埋入型基岛露出型单圈引脚参见图34 36，图34(A) 图34(R)为本实用新型双面图形芯片正装先镀后刻 单颗封装结构实施例12各工序示意图。图35为本实用新型双面图形芯片正装单颗封装结 构实施例12结构示意图。图36为图35的俯视图。由图34 36可以看出，实施例12与 实施例1的不同之处在于所述基岛1有二组也可以是多组基岛，一组为第二基岛1.2，另 一组为第三基岛1. 3，所述第二基岛1. 2正面中央区域下沉，在第二基岛1. 2正面中央下沉 区域和第三基岛1. 3正面通过导电或不导电粘结物质6设置芯片7，在所述引脚2外围的 区域、引脚2与第二基岛1. 2之间的区域、第三基岛1. 3背面、第二基岛背面1. 2与第二基 岛1. 2之间的区域、第三基岛1. 3背面与引脚2之间的区域以及引脚与引脚之间的区域嵌 置无填料塑封料3，所述无填料塑封料3将引脚下部外围、引脚2与第二基岛1. 2下部、第三 基岛1. 3、第三基岛1. 3与第二基岛1. 2下部、第三基岛1. 3背面与引脚2下部以及引脚2 与引脚2下部连接成一体，所述引脚2设置有一圈。实施例13 下沉基岛露出型及多凸点基岛露出型单圈引脚参见图37 39，图37 (A) 图37 (R)为本实用新型双面图形芯片正装先镀后刻单颗封装结构实施例13各工序示意图。图38为本实用新型双面图形芯片正装单颗封装结构 实施例13结构示意图。图39为图38的俯视图。由图37 39可以看出，实施例13与实 施例1的不同之处在于所述基岛1有二组也可以是多组基岛，一组为第二基岛1.2，另一 组为第四基岛1.4，所述第二基岛1.2正面中央区域下沉，第四基岛1.4正面设置成多凸点 状结构，在所述第四基岛1.4和引脚2的正面设置第一金属层4，在所述第二基岛1.2、第四 基岛1. 4和引脚2的背面设置第二金属层5，在所述第二基岛1. 2正面中央下沉区域和第 四基岛1. 4正面通过导电或不导电粘结物质6设置芯片7，在所述引脚2外围的区域、引脚 2与第二基岛1.2之间的区域、第二基岛1.2与第四基岛1.4之间的区域、第四基岛1.4与 引脚2之间的区域以及引脚2与引脚2之间的区域嵌置无填料塑封料3，所述无填料的塑封 料(环氧树脂)3将引脚下部外围、引脚2与第二基岛1.2下部、第二基岛1.2与第四基岛 1. 4下部、第四基岛1. 4与引脚2下部以及引脚2与引脚2下部连接成一体，所述引脚2设 置有一圈。实施例14 埋入型基岛及多凸点基岛露出型单圈引脚参见图40 42，图40 (A) 图40 (R)为本实用新型双面图形芯片正装先镀后刻单 颗封装结构实施例14各工序示意图。41为本实用新型双面图形芯片正装单颗封装结构实 施例14结构示意图。图42为41的俯视图。由图40 42可以看出，实施例14与实施例 1的不同之处在于所述基岛1有二组也可以是多组基岛，一组为第三基岛1.3，另一组为 第四基岛1. 4，所述第四基岛1. 4正面设置成多凸点状结构，在所述第三基岛1. 3、第四基岛 1. 4和引脚2的正面设置第一金属层4，在所述第四基岛1. 4和引脚2的背面设置第二金属 层5，在所述引脚2外围的区域、引脚2与第四基岛1. 4之间的区域、第三基岛1. 3背面、第 二基岛1.2与第四基岛1.4之间的区域、第三基岛1.3与引脚2之间的区域以及引脚与引 脚之间的区域嵌置无填料塑封料3，所述无填料塑封料3将引脚下部外围、引脚2与第四基 岛1. 4下部、第三基岛1. 3背面、第三基岛1. 3背面与第四基岛1. 4下部、第三基岛1. 3背 面与引脚2下部以及引脚2与引脚2下部连接成一体，所述引脚2设置有一圈。
权利要求1.一种双面图形芯片正装先镀后刻单颗封装结构，包括基岛(1)、引脚O)、无填料的 塑封料(3)、导电或不导电粘结物质(6)、芯片(7)、金属线⑶和有填料塑封料(9)，所述引 脚(2)正面延伸到基岛(1)旁边，在所述基岛(1)和引脚(2)的正面设置有第一金属层(4)， 在所述基岛(1)和引脚( 的背面设置有第二金属层(5)，在所述基岛(1)正面第一金属层 (4)上通过导电或不导电粘结物质(6)设置有芯片(7)，芯片(7)正面与引脚(2)正面第一 金属层⑷之间用金属线⑶连接，在所述基岛⑴和引脚⑵的上部以及芯片(7)和金 属线⑶外包封有填料塑封料(9)，在所述基岛⑴和引脚⑵外围的区域、引脚(2)与基 岛⑴之间的区域以及引脚⑵与引脚⑵之间的区域嵌置有无填料的塑封料(3)，所述 无填料的塑封料⑶将基岛(1)和引脚下部外围、引脚(2)下部与基岛(1)下部以及引脚 (2)下部与引脚( 下部连接成一体，且使所述基岛和引脚背面尺寸小于基岛和引脚正面 尺寸，形成上大下小的基岛和引脚结构，其特征在于所述有填料塑封料(9)将引脚O)正 面局部单元进行包覆。
2.根据权利要求1所述的一种双面图形芯片正装先镀后刻单颗封装结构，其特征在于 基岛(1)背面露出所述无填料的塑封料(3)。
3.根据权利要求1所述的一种双面图形芯片正装先镀后刻单颗封装结构，其特征在于 基岛(1)正面中央区域下沉。
4.根据权利要求1所述的一种双面图形芯片正装先镀后刻单颗封装结构，其特征在于 基岛(1)背面埋入所述无填料的塑封料(3)内。
5.根据权利要求1所述的一种双面图形芯片正装先镀后刻单颗封装结构，其特征在于 所述基岛(1)正面设置成多凸点状结构。
6.根据权利要求2 5其中之一所述的一种双面图形芯片正装先镀后刻单颗封装结 构，其特征在于所述基岛⑴有多个，引脚⑵有单圈。
7.根据权利要求1所述的一种双面图形芯片正装先镀后刻单颗封装结构，其特征在 于所述基岛(1)有二组，一组为第一基岛(1.1)，另一组为第二基岛(1.2)，所述第二基岛 (1.2)正面中央区域下沉，在所述第一基岛(1.1)和引脚O)的正面设置有第一金属层 (4)，在所述第一基岛(1. 1)、第二基岛(1.2)和引脚(2)的背面设置有第二金属层(5)，在 第二基岛(1.2)正面中央下沉区域和第一基岛(1. 1)正面通过导电或不导电粘结物质(6) 设置有芯片(7)，芯片(7)正面与引脚O)正面第一金属层(4)之间以及芯片(7)与芯片 (7)之间均用金属线⑶连接，在所述引脚(2)外围的区域、引脚(2)与第一基岛(1. 1)之 间的区域、第一基岛(1. 1)与第二基岛(1. 2)之间的区域、第二基岛(1. 2)与引脚⑵之间 的区域以及引脚( 与引脚( 之间的区域嵌置无填料塑封料(3)，所述无填料塑封料(3) 将引脚下部外围、引脚(2)与第一基岛(1. 1)下部、第一基岛(1. 1)与第二基岛(1. 2)下部、 第二基岛(1.2)与引脚⑵下部以及引脚(2)与引脚⑵下部连接成一体，所述引脚(2) 设置有单圈。
8.根据权利要求1所述的一种双面图形芯片正装先镀后刻单颗封装结构，其特征在于 所述基岛(1)有二组，一组为第一基岛(1.1)，另一组为第三基岛(1.3)，在所述第一基岛 (1. 1)第三基岛(1.3)和引脚O)的正面设置有第一金属层G)，在所述第一基岛(1. 1)和 引脚O)的背面设置有第二金属层(5)，在基岛(1)正面通过导电或不导电粘结物质(6) 设置有芯片(7)，芯片(7)正面与引脚(2)正面第一金属层(4)之间以及芯片(7)与芯片(7)之间均用金属线⑶连接，在所述基岛⑴和引脚(2)的上部以及芯片(7)和金属线 ⑶外包封有填料塑封料(9)，在所述引脚⑵外围的区域、引脚(2)与第一基岛(1. 1)之 间的区域、第三基岛(1.3)背面、第二基岛(1.2)与第一基岛(1. 1)之间的区域、第三基岛(1.3)与引脚⑵之间的区域以及引脚与引脚之间的区域嵌置无填料塑封料(3)，所述无填 料塑封料(3)将引脚下部外围、引脚(2)与第一基岛(1. 1)下部、第三基岛(1.3)背面、第 三基岛(1.3)背面与第一基岛(1. 1)下部、第三基岛(1.3)背面与引脚(2)下部以及引脚 ⑵与引脚⑵下部连接成一体，所述引脚(2)设置有单圈。
9.根据权利要求1所述的一种双面图形芯片正装先镀后刻单颗封装结构，其特征在 于所述基岛(1)有二组，一组为第一基岛(1.1)，另一组为第四基岛(1.4)，所述第四基岛(1.4)正面设置成多凸点状结构，在所述引脚(2)外围的区域、引脚(2)与第一基岛(1.1) 之间的区域、第一基岛(1. 1)与第四基岛(1.4)之间的区域、第四基岛(1.4)与引脚⑵之 间的区域以及引脚( 与引脚( 之间的区域嵌置无填料塑封料(3)，所述无填料的塑封料 ⑶将引脚下部外围、引脚⑵与第一基岛(1. 1)下部、第一基岛(1. 1)与第四基岛(1. 4) 下部、第四基岛(1.4)与引脚(2)下部以及引脚(2)与引脚(2)下部连接成一体，所述引脚 (2)设置有单圈。
10.根据权利要求1所述的一种双面图形芯片正装先镀后刻单颗封装结构，其特征 在于所述基岛(1)有二组也可以是多組基島，一组为第二基岛(1.2)，另一组为第三基岛(1.3)，所述第二基岛(1. 正面中央区域下沉，在第二基岛(1. 正面中央下沉区域和第 三基岛(1. 3)正面通过导电或不导电粘结物质(6)设置有芯片(7)，在所述引脚⑵外围的 区域、引脚(2)与第二基岛(1.2)之间的区域、第三基岛(1.3)背面、第二基岛背面(1.2) 与第二基岛(1.2)之间的区域、第三基岛(1.3)背面与引脚(2)之间的区域以及引脚与引 脚之间的区域嵌置无填料塑封料(3)，所述无填料塑封料C3)将引脚下部外围、引脚(2)与 第二基岛(1. 2)下部、第三基岛(1. 3)、第三基岛(1. 3)与第二基岛(1. 2)下部、第三基岛 (1. 3)背面与引脚(2)下部以及引脚(2)与引脚(2)下部连接成一体，所述引脚⑵设置有 单圈。
11.根据权利要求1所述的一种双面图形芯片正装先镀后刻单颗封装结构，其特征 在于所述基岛(1)有二组，一组为第二基岛(1.2)，另一组为第四基岛(1.4)，所述第二基 岛(1.2)正面中央区域下沉，第四基岛(1.4)正面设置成多凸点状结构，在所述第四基岛(1.4)和引脚(2)的正面设置有第一金属层(4)，在所述第二基岛(1.2)、第四基岛(1.4)和 引脚O)的背面设置有第二金属层(5)，在所述第二基岛(1. 正面中央下沉区域和第四 基岛(1.4)正面通过导电或不导电粘结物质(6)设置有芯片(7)，在所述引脚⑵外围的 区域、引脚⑵与第二基岛(1.2)之间的区域、第二基岛(1.2)与第四基岛(1.4)之间的区 域、第四基岛(1.4)与引脚⑵之间的区域以及引脚(2)与引脚(2)之间的区域嵌置无填 料塑封料(3)，所述无填料的塑封料(3)将引脚下部外围、引脚(2)与第二基岛(1. 2)下部、 第二基岛(1.2)与第四基岛(1.4)下部、第四基岛(1.4)与引脚⑵下部以及引脚(2)与 引脚⑵下部连接成一体，所述引脚(2)设置有单圈。
12.根据权利要求1所述的一种双面图形芯片正装先镀后刻单颗封装结构，其特征在 于所述基岛(1)有二组，一组为第三基岛(1.3)，另一组为第四基岛(1.4)，所述第四基岛 (1.4)正面设置成多凸点状结构，在所述第三基岛(1.3)、第四基岛(1.4)和引脚⑵的正面设置有第一金属层G)，在所述第四基岛(1.4)和引脚O)的背面设置有第二金属层 (5)，在所述引脚(2)外围的区域、引脚(2)与第四基岛(1.4)之间的区域、第三基岛(1.3) 背面、第二基岛(1.2)与第四基岛(1.4)之间的区域、第三基岛(1.3)与引脚⑵之间的区 域以及引脚与引脚之间的区域嵌置无填料塑封料(3)，所述无填料塑封料C3)将引脚下部 外围、引脚⑵与第四基岛(1.4)下部、第三基岛(1.3)背面、第三基岛(1.3)背面与第四 基岛(1.4)下部、第三基岛(1.3)背面与引脚(2)下部以及引脚(2)与引脚⑵下部连接 成一体，所述引脚( 设置有单圈。
专利摘要本实用新型涉及一种双面图形芯片正装先镀后刻单颗封装结构，包括基岛(1)、引脚(2)、无填料的塑封料(环氧树脂)(3)、导电或不导电粘结物质(6)、芯片(7)、金属线(8)和有填料塑封料(环氧树脂)(9)，所述引脚(2)正面延伸到基岛(1)旁边，在所述基岛(1)和引脚(2)的上部以及芯片(7)和金属线(8)外包封有填料塑封料(9)，在所述基岛(1)和引脚(2)外围的区域、引脚(2)与基岛(1)之间的区域以及引脚(2)与引脚(2)之间的区域嵌置有无填料的塑封料(3)，且使所述基岛和引脚背面尺寸小于基岛和引脚正面尺寸，形成上大下小的基岛和引脚结构，其特征在于所述有填料塑封料(9)将引脚(2)正面局部单元进行包覆。本实用新型封装结构不会再有产生掉脚的问题和能使金属线的长度缩短。
文档编号H01L23/495GK201838578SQ20102051786
公开日2011年5月18日 申请日期2010年9月4日 优先权日2010年9月4日
发明者梁志忠, 王新潮 申请人:江苏长电科技股份有限公司