专利名称：一种记忆浅槽隔离局部应力的mos器件栅的形成方法
技术领域：
本发明属于半导体器件领域，尤其涉及关于MOS器件栅的形成方法来记忆浅槽隔离区(Shallow Trench Isolation，缩写为STI)引入到半导体场效应管(MOSFET)沟道区的应力。
背景技术：
半导体集成电路自诞生以来，一直按照摩尔定律飞速的发展，器件的特征尺寸已经进入到纳米数量级，随之而来的短沟道效应限制了器件性能的进一步提高。采用应变硅技术可以通过提高半导体器件的载流子迁移率来提高器件的电流驱动能力，而且与现有的工艺技术有良好的兼容性。在应变硅技术中，金属氧化物半导体场效应管(M0SFET，也就是M0S)沟道区的张应力能够提升电子的迁移率，压应力能够提升空穴的迁移率。一般而言，在N型金属氧化物半导体场效应管(NM0SFET，也就是NM0S)的沟道区引入张应力来提升NMOS器件的性能，在 P型金属氧化物半导体场效应管(PM0SFET，也就是PM0S)的沟道区引入压应力来提升PMOS 器件的性能。目前，已经报道了多种应力引入技术，按照应力引入的方式，应变硅技术主要分为全局应变和局部应变。全局应变，是指在整个晶圆表面外延一层具有不同晶格常数的赝晶层，如锗硅虚拟衬底(SiGe Virtual Substrate)，绝缘层上的锗硅(SiGe On Insulator, 缩写为SG0I)等；局部应变，是指仅在半导体器件的沟道区域内引入应变，如刻蚀停止阻挡层(Contact Etch Stop Liners，缩写为 CESL)，浅槽隔离(Shallow Trench Isolation，缩写为STI)和应变记忆(Stress Memorization Technique，缩写为SMT)等。相比制造复杂，成本较高的全局应变技术而言，局部应变技术与现有的互补金属氧化物半导体晶体管 (Complementary Metal Oxide Semiconductor Transistor，缩写为CMOS)工艺技术具有良好的兼容性，且制造方法简单，成本较低，受到业界的广泛青睐。但是目前的局部应力引入技术仍然存在着一些不足。当前半导体器件的掺杂工艺不可避免的要采用离子注入工艺来完成。以STI应力引入技术为例，它作为MOS器件的隔离区域在器件掺杂工艺之前形成，对器件的源/漏(S/D) 18/20区域进行离子注入时，会弛豫掉部分来自STI区的应力，使得传递到MOS器件沟道区的应力降低。
发明内容
本发明的目的是为了减少由STI区传递到沟道区的应力在后续工艺中产生的应力弛豫，特提供了一种能够记忆STI区引入到MOS器件栅下面沟道区应力的栅的形成方法。 它具有在对MOS器件源/漏区进行离子注入掺杂工艺后，甚至撤去STI区的应力源之后，仍保持STI引入到沟道区的初始应力值的能力。因此，与常规的STI应力引入方法相比，采用本发明可获得更大的沟道应力。
本发明的STI应力记忆的MOS器件结构(以PM0SFET，也就是PMOS为例)如附图2 该MOS器件包括有制作PMOS器件的半导体衬底10，源漏区20，PMOS器件的沟道区M，栅极32，栅氧化层28，侧墙36，覆盖层40以及浅槽隔离(STI) 12。与已知STI应力引入技术的不同之处在于，在形成PMOS器件的栅极时，分两步制作来完成，第一步在栅氧化层形成之后，在栅氧化层之上淀积具有流性性质的栅材料(如非晶硅，α -Si，无定形硅)，并刻蚀形成栅极，然后在侧墙形成之后，在栅上淀积一层覆盖层 (如Si02材料)；第二步将淀积了覆盖层的器件采用高温退火、或快速热退火、或激光退火、 或是快速热退火与激光退火相结合处理，使流性性质的栅材料变成刚性性质的栅材料(如非晶硅变为多晶硅)。本发明的应力记忆原理为流性性质材料与刚性性质材料粘性的差异，流性性质的材料粘度较小，在外力作用下能引起较大的应变，而刚性性质的材料粘度较大，在外力作用下不会发生应变。在本发明中，STI区12引入的到沟道区M中的应力，通过栅氧化层观对栅极材料32产生力的作用，使得粘度较小的流性性质的栅电极材料产生较大的应变，在对MOS器件进行高温退火或是激光退火处理之后，粘度较小的流性性质的栅电极变为粘度较大的刚性性质的栅电极，从而保持或记忆了原有的应变。由上述可见，本发明提供的具有应力记忆的MOS器件栅的形成方法，即使在去掉 STI应力源之后，仍能很好的保留STI区传递沟道区的应力产生的应变，即记忆了 STI区传递到沟道的应力，因而避免了在器件制作工艺步骤中对沟道应力产生的部分弛豫。
图1，是使用了现有的对N0MSFET采用源漏嵌入式碳化硅技术(SiC S/D)在沟道区引入张应力，PM0SFET采用STI技术在沟道区引入压应力的 CMOS器件的基本结构的剖面示意图。其中，1——源漏嵌入式碳化硅(轻掺杂的LDD结构未画出)，2PM0S源漏区，3——浅槽隔离区，4——CMOS器件的钝化层。图2，图3是本发明的两个实施例的剖面图。图2是栅记忆STI引入压应力的PMOS 器件的剖面结构图。图3，是栅记忆STI引入压应力的CMOS器件结构的剖面图。下表是本发明的对照图2、图3的注序号的含义说明。
序号含义说明序号含义说明10半导体衬底26NM0SFET栅氧化层12浅槽隔离区28PM0SFET栅氧化层14NM0SFET 阱区30NM0SFET 栅极16PM0SFET 阱区32PM0SFET 栅极18NM0SFET源漏区34NM0SFET 侧墙20PM0SFET源漏区36PM0SFET 侧墙
权利要求
1.一种记忆浅槽隔离局部应力的MOS器件栅的形成方法，其特征在于在形成MOSFET 器件的栅极时，首先在MOSFET器件的栅极区域淀积具有流体性质的栅材料，然后再在栅上淀积一层覆盖层，之后，将该器件采用高温退火、或快速热退火、或激光退火、或是快速热退火与激光退火相结合处理，使流性性质的栅材料变成刚性性质的栅材料，其主要制作步骤如下①应力的引入在半导体衬底(10)上形成隔离MOS器件的STI区(12)，并在该区填充能对沟道区产生应力的材料；②栅材料的淀积栅氧化层08)形成之后，在该区域之上淀积流性性质的栅材料并刻蚀形成栅极(32)；③覆盖层的淀积在侧墙形成之后，淀积一层用于固定栅形状的覆盖层；④退火处理将淀积了覆盖层的器件进行退火，使栅极材料由粘度较小的流性性质的材料转变为粘度较大的刚性性质的材料，从而记忆沟道区在STI应力作用下产生的应变；⑤在掩模下通过离子注入工艺对MOS器件的源漏区进行掺杂，在对源漏区进行退火之后按照传统的MOS器件制作工艺完成整个器件的制作。
2.根据权利要求1所述的一种记忆浅槽隔离局部应力的MOS器件栅的形成方法，其特征在于淀积的流性性质的栅材料，可采用非晶硅、或α-Si、或无定形硅、或非晶锗硅、或非晶错。
3.根据权利要求1所述的一种记忆浅槽隔离局部应力的MOS器件栅的形成方法，其特征在于流性性质的栅材料可以采用淀积方法直接形成，也可以采用大剂量的重离子注入刚性性质的材料来形成。
全文摘要
一种记忆浅槽隔离局部应力的MOS器件栅的形成方法，属于半导体器件领域，尤其涉及关于栅的形成方法来记忆浅槽隔离区(STI)引入到金属氧化物半导体场效应管(MOSFET)沟道区的应力。它的特征是先在MOSFET的栅电极区淀积流体性质的栅材料，之后，采用高温退火，或快速热退火，或激光退火或是快速热退火与激光退火相结合处理，使流体性质的栅材料变为刚体性质的栅材料，记忆由STI(Shallow Trench Isolation)引入到MOS器件沟道区域的应力。本发明工艺简单，与传统的MOS工艺兼容，成本较低，不仅适用于90纳米工艺节点以下的小尺寸器件，还可以推至0.13微米以上的较大尺寸的器件。
文档编号H01L21/762GK102214598SQ20111014549
公开日2011年10月12日 申请日期2011年6月1日 优先权日2011年6月1日
发明者宁宁, 李竞春, 王向展, 秦桂霞 申请人:电子科技大学