带式封装件的制作方法

专利名称：带式封装件的制作方法
技术领域：
本发明的构思涉及一种带式封装件(tape package)，更具体地讲，涉及一种在薄带上安装有半导体芯片的带式封装件。
背景技术：
近来，随着开发出诸如液晶显示器(LCD)的平板显示装置，将带式封装件用作显示装置的驱动芯片的组件的产业亦在发展。带式封装件利用带式自动键合(TAB)方法，所述带式自动键合方法利用安装在带式布线基底上并且直接附于印刷电路板(PCB)或显示面板的输入/输出布线图案。

发明内容
本发明构思提供了一种在薄带上安装半导体芯片的带式封装件。本发明总体构思的另外的特征和使用将在以下的描述中部分地进行阐述，部分地将通过描述是清楚的，或者可以通过实践总体发明构思而明了。本发明总体构思的示例性实施例提供了一种带式封装件，所述带式封装件包括 带式布线基底，包括第一布线和第二布线；半导体芯片，安装在带式布线基底上，并且包括第一边缘、与第一边缘相邻设置的第一焊盘以及与第一边缘分隔得比第一焊盘与第一边缘分隔得远的第二焊盘，其中，第一布线连接到第一焊盘的相对靠近第一边缘的部分，其中， 第二布线连接到第二焊盘的相对远离第一边缘的部分。在本发明总体构思的示例性实施例中，第一布线和第二布线沿相反的方向分别连
接到第一焊盘和第二焊盘。在本发明总体构思的示例性实施例中，第一布线和第二布线彼此平行地延伸。在本发明总体构思的示例性实施例中，第二布线可以包括一个或多个弯曲部分。在本发明总体构思的示例性实施例中，至少一些弯曲部分是成垂直型的或曲线型的。在本发明总体构思的示例性实施例中，第二布线可以包括第一部分，沿第一方向延伸；第二部分，连接到第一部分并且从第一部分沿与第一方向成第一角度的第二方向延伸；第三部分，连接到第二部分，从第二部分沿与第二方向成第二角度的第三方向延伸，并且连接到第二焊盘的相对远离第一边缘的部分。在本发明总体构思的示例性实施例中，第二部分连接到第一部分的端部区域和第三部分的端部区域。在本发明总体构思的示例性实施例中，第二部分连接到第一部分和第三部分以与第一部分和第三部分交叉。
5
在本发明总体构思的示例性实施例中，第二布线可以包括第一部分，沿第一方向延伸；第二部分，连接到第二部分，从第一部分沿与第一方向成第一角度的第二方向延伸， 并且连接到第二焊盘的相对远离第一边缘的部分。在本发明总体构思的示例性实施例中，第二焊盘与第一焊盘相对于第一边缘沿垂直方向布置。本发明总体构思的示例性实施例还可以提供一种带式封装件，所述带式封装件包括带式布线基底，包括一条或多条第一布线和一条或多条第二布线；半导体芯片，安装在带式布线基底上，并且包括第一边缘、沿第一行布置成与第一边缘相邻并与第一边缘隔开第一距离的一个或多个第一焊盘以及沿第二行布置成与第一边缘隔开第二距离的一个或多个第二焊盘，所述第二距离比所述第一距离大，其中，每条第一布线连接到每个第一焊盘的与第一边缘隔开所述第一距离的部分，其中，每条第二布线连接到每个第二焊盘的相对远离第一边缘的部分。在本发明总体构思的示例性实施例中，多个第二焊盘彼此相邻。在本发明总体构思的示例性实施例中，多条第二布线彼此相邻。在本发明总体构思的示例性实施例中，多条第二布线沿相同的方向延伸以分别连接到第二焊盘。在本发明总体构思的示例性实施例中，多条第二布线沿相反的方向延伸以分别连
接到第二焊盘。在本发明总体构思的示例性实施例中，每个第二焊盘与连接到所述每个第二焊盘的每条第二布线相邻地设置。本发明总体构思的示例性实施例还可以提供一种带式封装件，所述带式封装件包括带式布线基底，包括一条或多条输入布线、一条或多条第一输出布线和一条或多条第二输出布线；半导体芯片，安装在带式布线基底上，并且包括第一边缘、分别连接到输入布线的输入焊盘、沿第一行布置以与第一边缘相邻设置的一个或多个第一输出焊盘以及沿第二行布置以与第一边缘分隔得比第一输出焊盘与第一边缘分隔得远的一个或多个第二输出焊盘，其中，每条第一输出布线连接到每个第一输出焊盘的相对靠近第一边缘的部分，其中，每条第二输出布线连接到每个第二输出焊盘的相对远离第一边缘的部分。在本发明总体构思的示例性实施例中，输入焊盘可以包括沿第三行布置以与第一边缘相邻设置的一个或多个第一输入焊盘以及沿第四行布置以与第一边缘分隔得比第一输入焊盘与第一边缘分隔得远的一个或多个第二输入焊盘。在本发明总体构思的示例性实施例中，输入布线可以包括第一输入布线和第二输入布线，每条第一输入布线连接到第个第一输入焊盘的相对靠近第一边缘的部分，每条第二输入布线连接到每个第二输入焊盘的相对远离第一边缘的部分。本发明总体构思的示例性实施例还可以提供一种带式封装件，所述带式封装件包括带式布线基底，包括第一布线和第二布线；半导体芯片，安装在带式布线基底上，半导体芯片具有第一边缘；第一焊盘，设置在半导体芯片上从而以第一轴为中心并且与第一边缘分隔开第一距离，第一焊盘结合到第一布线；第二焊盘，设置在半导体芯片上从而以第一轴为中心并且与第一边缘分隔开第二距离，第二焊盘结合到第二布线，所述第二距离比所述第一距离大。
6
所述带式封装件可以包括与第一焊盘相邻设置的至少一个输入焊盘，其中，带式布线基底包括结合到所述至少一个输入焊盘的输入布线。所述带式封装件可以包括与第二布线相邻设置的至少一个输入焊盘。所述带式封装件可以包括第一输入焊盘，设置在半导体芯片上从而以第三轴为中心并且与第一边缘分隔开第三距离，第一输入焊盘结合到包括在带式布线基底中的第一输入布线；第二输入焊盘，设置在半导体芯片上从而以第三轴为中心并且与第一边缘分隔开第四距离，第二输入焊盘结合到包括在带式布线基底中的第二输入布线，所述第四距离比所述第三距离大。所述带式封装件可以包括第二输入布线与第一输入焊盘和第二输入焊盘相邻设置的情况。所述带式封装件可以包括第二输入布线与第一焊盘和第二焊盘中的至少一个相邻的情况。所述带式封装件可以包括第二输入焊盘与第一边缘分隔开第四距离以与半导体芯片的第二边缘相邻的情况。本发明总体构思的示例性实施例还可以提供一种带式封装件，所述带式封装件包括带式布线基底，包括第一布线和第二布线；半导体芯片，安装在带式布线基底上，半导体芯片具有第一边缘；多个第一焊盘，设置在半导体芯片上以分别以彼此平行的多个轴为中心，所述多个第一焊盘与第一边缘分隔开第一距离，所述多个第一焊盘中的每个第一焊盘结合到第一布线；多个第二焊盘，设置在半导体芯片上以分别以所述多个轴为中心并且与第一边缘分隔开第二距离，所述多个第二焊盘中的每个第二焊盘结合到第二布线，所述第二距离比所述第一距离大。所述带式封装件可以包括与所述多个第一焊盘中的至少一个第一焊盘相邻设置的至少一个输入焊盘，其中，带式布线基底包括结合到所述至少一个输入焊盘的输入布线。所述带式封装件可以包括与第二布线相邻设置的至少一个输入焊盘。所述带式封装件可以包括第一输入焊盘，设置在半导体芯片上从而以第三轴为中心并且与第一边缘分隔开第三距离，第一输入焊盘结合到包括在带式布线基底中的第一输入布线；第二输入焊盘，设置在半导体芯片上从而以第三轴为中心并且与第一边缘分隔开第四距离，第二输入焊盘结合到包括在带式布线基底中的第二输入布线，所述第四距离比所述第三距离大。所述带式封装件可以包括第二输入布线与第一输入焊盘和第二输入焊盘相邻地设置的情况。所述带式封装件可以包括第二输入布线与所述多个第一焊盘中的至少一个第一焊盘和所述多个第二焊盘中的至少一个第二焊盘相邻的情况。所述带式封装件可以包括第二输入焊盘与第一边缘分隔开所述第四距离以与半导体芯片的第二边缘相邻的情况。


通过下面结合附图的详细描述，将更清楚地理解本发明总体构思的示例性实施例，在附图中
图1是示出了根据本发明总体构思的示例性实施例的带式封装件的平面图；图2是示出了根据本发明总体构思的示例性实施例的包括在图1的带式封装件中的半导体芯片的后视图；图3是示出了根据本发明构思的示例性实施例的图1的带式封装件的A区的放大平面图；图4是示出了根据本发明构思的示例性实施例的图3中的B区的示意性放大图；图5是示出了根据本发明总体构思的示例性实施例与对比示例相比相对于带式封装件根据焊盘和布线的布置焊盘区域的尺寸减小的图；图6至图9是示出了根据本发明总体构思的示例性实施例的图4中的第二输出布线的不同示例的示意图；图10至图12是示出了根据本发明总体构思的示例性实施例的图4中的输出焊盘的不同示例的示意图；图13至图16是示出了根据本发明总体构思的示例性实施例的图1的带式封装件的A区的放大平面图；图17是示出了根据本发明总体构思的示例性实施例的包括在图1的带式封装件中的半导体芯片的后视图；图18至图21是示出了根据本发明总体构思的示例性实施例的图1的带式封装件的A区的放大平面图；图22是示出了根据本发明总体构思的示例性实施例的包括在图1的带式封装件中的半导体芯片的后视图；图23是示出了根据本发明总体构思的示例性实施例的图1的带式封装件的A区的放大平面图；图M是示出了根据本发明总体构思的示例性实施例的包括在图1的带式封装件中的半导体芯片的后视图；图25是示出了根据本发明总体构思的示例性实施例的图1的带式封装件的A区的放大平面图；图沈是示出了根据本发明总体构思的示例性实施例的包括在图1的带式封装件中的半导体芯片的后视图；图27是示出了根据本发明总体构思的示例性实施例的图1的带式封装件的A区的放大平面图；图观是示出了根据本发明总体构思的示例性实施例的包括在图1的带式封装件中的半导体芯片的后视图；图四是示出了根据本发明总体构思的示例性实施例的图1的带式封装件的A区的放大平面图；图30是示出了根据本发明总体构思的示例性实施例的包括在图1的带式封装件中的半导体芯片的后视图；图31是示出了根据本发明总体构思的示例性实施例的图1的带式封装件的A区的放大平面图；图32是示出了根据本发明总体构思的示例性实施例的包括在图1的带式封装件中的半导体芯片的后视图；图33是示出了根据本发明总体构思的示例性实施例的图1的带式封装件的A区的放大平面图；图34示出了用来解释根据本发明总体构思的示例性实施例的根据包括在带式封装件中的半导体芯片的焊盘的布置的热应力效应的曲线；图35是示出了根据本发明总体构思的示例性实施例的包括带式封装件的显示装置的透视图；图36是示出了根据本发明总体构思的示例性实施例的包括带式封装件的系统的示意性框图。
具体实施例方式现在，将详细说明示例性实施例，示例性实施例的示例示出在附图中。然而，示例性实施例不限于在下文示出的实施例，当然在此引入实施例是为了使对示例性实施例的范围和精神的理解容易和完全。在附图中，为了清晰起见，夸大了层和区域的厚度。应该理解的是，当诸如层、区域或基底的元件被称作“在”另一元件“上”，“连接到” 另一元件或“结合到”另一元件时，该元件可以直接在该另一元件上、直接连接到该另一元件或直接结合到该另一元件，或者可以存在中间元件。相反，当元件被称作“直接在”另一元件或层“上”、“直接连接到”另一元件或层或者“直接结合到”另一元件或层时，不存在中间元件或中间层。相同的标号始终表示相同的元件。如在这里使用的，术语“和/或”包括一个或多个相关所列项目的任意组合和所有组合。应该理解的是，尽管在这里可使用术语第一、第二、第三等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。 这些术语仅是用来将一个元件、组件、区域、层或部分与另一个区域、层或部分区分开来。因此，在不脱离示例性实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被命名为第二元件、组件、区域、层或部分。为了便于描述，在这里可使用空间相对术语，如“在......上方”、“上面的”、
“在......下面”、“在......下方”、“下面的”等来描述如图中所示的一个元件或特征与
其它元件或特征的关系。应该理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为“在” 其它元件或特征“下面”或“下方”的元件随后将被定位为“在”其它元件或特征的“上方”。
因此，示例性术语“在......上方”可包括“在......上方”和“在......下方”两种方
位。所述装置可被另外定位(旋转90度或者在其它方位)，相应地解释这里使用的空间相对描述符。这里使用的术语仅为了描述特定实施例的目的，而不意图限制示例性实施例。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。在此参照作为示例性实施例(和中间结构)的示意性图示的剖视图来描述示例性实施例。这样，预计会出现例如由制造技术和/或公差引起的图示的形状变化。因此，示例性实施例不应该被解释为限于在此示出的区域的具体形状，而应该包括例如由制造导致的形状上的偏差。例如，示出为矩形的注入区域在其边缘通常可具有倒圆或弯曲的特征和/ 或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样地，通过注入形成的埋区可导致在埋区和通过其发生注入的表面之间的区域中出现一定程度的注入。因此，在图中示出的区域实际上是示意性的，它们的形状并不会意图示出装置的区域的实际形状， 并且不意图限制示例性实施例的范围。除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与示例性实施例所属领域的普通技术人员通常所理解的意思相同的意思。将进一步理解，除非这里明确定义，否则术语例如在通用的字典中定义的术语应该被解释为具有与相关领域的上下文中它们的意思相一致的意思，而不是理想地或者过于正式地解释它们的意思。图1是示出了根据本发明总体构思的示例性实施例的带式封装件1的平面图。参照图1，带式封装件1可以包括带式布线基底10和安装在带式布线基底10上的半导体芯片20。带式布线基底10可以包括基础膜100、形成在基础膜100上的多条输入布线110 和多条输出布线130。基础膜100可以由具有柔性的材料形成，并且可以包含例如有机材料。例如，基础膜100可以包含聚酰亚胺、聚酰胺、聚酯或环氧树脂。本发明的总体构思不限于由上述材料形成的带式布线基底10。例如，带式布线基底10可以包含玻璃、陶瓷或塑料或者它们的任意组合。半导体芯片20安装在由玻璃形成的带式布线基底10上的封装件可以称作玻璃上芯片(COG)封装件。安装半导体芯片20的安装区域可以形成在基础膜100的中心区域中。安装区域可以具有与半导体芯片20的形状对应的形状，例如，可以具有矩形形状或正方形形状。换言之，基础膜100可以包括封装区域PA和分别形成在封装区域PA的侧面的输入/输出测试焊盘区域TP。在封装区域PA中，半导体芯片20安装在安装区域中，并且电连接到输入布线110和输出布线130以形成作为一个单元的带式封装件1。在利用输入/输出测试焊盘区域TP对带式封装件1执行电测试之后，通过沿着切割线CL切割来切割封装区域PA和输入/输出测试焊盘区域TP之间的边界，从而制造出带式封装件1。基础膜100可以通过具有重复形成的图案的连续辊提供。一个单元的带式封装件 1可以形成在单位长度Ll内，可以在基础膜100上重复地形成这样的单元。为了连续地提供基础膜100并且为了便于带式封装件1的加工，可以将多个扣齿孔(sprocket hole) 112 形成为沿着基础膜100的边缘彼此分隔开。虽然在图1中没有示出，但是基础膜100可以通过插到扣齿孔112中的扣齿(未示出)的旋转而移动(例如，沿第一方向前进)。扣齿孔 112也可以用来确定和/或校正封装区域PA的位置。输入布线110和输出布线130可以设置在基础膜100上，并且可以延伸到安装区域中以电连接到半导体芯片20。对此，输入布线110和输出布线130的名称只是示例，本发明的总体构思不限于此。即，输入布线110和输出布线130可以颠倒。图1中示出的输入布线110和输出布线130的数量及输入布线110和输出布线130的位置和布置只是示例， 本发明的总体构思不限于此。
输入布线110可以在其两端包括连接部分。即，输入布线110中的每条输入布线可以在该输入布线的两端包括连接部分。连接部分的一端可以电连接到半导体芯20的输入焊盘，连接部分的另一端可以电连接到例如显示装置的驱动电路板。输出布线130可以在其两端包括连接部分。即，输出布线130中的每条输出布线可以在该输出布线的两端包括连接部分。连接部分的一端可以电连接到半导体芯片20的输出焊盘，连接部分的另一端可以电连接到例如显示装置的玻璃面板。输入布线110中的一条或多条输入布线和输出布线130中的一条或多条输出布线可以沿同一方向延伸，以电连接到半导体芯片20。输出布线130中的一条或多条输出布线可以沿与输入布线110中的一些输入布线延伸的方向不同的方向延伸，以电连接到半导体芯片20。输入布线110中的一条或多条输入布线和输出布线130中的一条或多条输出布线沿不同的方向延伸，以连接到外部设备。输入布线110和输出布线130可以包含从由铜(Cu)、铝(Al)、金(Au)、锡(Sn)、铅 (Pb)、银(Ag)、钼(Pt)、镍(Ni)、钯(Pd)、铷(Rb)和它们的合金组成的组中选择的金属。可以通过电沉积或热压制将金属薄膜附着到基础膜100的表面上并且通过对金属薄膜执行光刻和蚀刻工艺来形成输入布线110和输出布线130。输入布线110和输出布线130还可以包括利用镀覆法由其它金属以预定厚度形成的涂覆层(未示出)。输入布线110和输出布线130可以被例如阻焊剂的绝缘材料(未示出)覆盖。在这种情况下，输入布线110和输出布线130的连接部分可以从绝缘材料暴露。半导体芯片20可以是显示驱动半导体芯片，例如，源极驱动半导体芯片或栅极驱动半导体芯片。可选地，半导体芯片20可以是存储器半导体芯片，例如，动态随机存储存储器(DRAM)、静态随机存取存储器(SRAM)或非易失性存储器半导体芯片。半导体芯片20可以是接口控制器(例如，用来控制图36中示出的接口单元6400)、控制器(例如，在图36中示出并在下文描述的控制器6100)或者输入/输出单元控制器(例如，在下文描述并用来控制图36中示出的输入/输出单元6200的控制器)。半导体芯片20可以是处理器、场可编程栅极阵列、可编程逻辑器件或控制器。图2是示出了根据本发明总体构思的示例性实施例的包括在图1的带式封装件1 中的半导体芯片20的后视图。参照图2，半导体芯片20包括有源表面和后表面，电路元件层形成在有源表面中， 后表面与有源表面相对并且附于带式布线基底10。半导体芯片20可以在后表面上包括输入焊盘210和输出焊盘230。输入焊盘210和输出焊盘230可以电连接到形成在半导体芯片20内部的电路结构(未示出)。输入焊盘210和输出焊盘230可以包含从由铜(Cu)、铝 (Al)、金(Au)、锡(Sn)、铅(Pb)、银(Ag)、钼(Pt)、镍(Ni)、钯(Pd)、铷(Rb)和它们的合金组成的组中选择的金属。对此，输入焊盘210和输出焊盘230的名称只是示例，本发明不限于此。即，输入焊盘210和输出焊盘230的功能可以颠倒。图2中示出的输入焊盘210和输出焊盘230的数量与输入焊盘210和输出焊盘230的位置和布置只是示例，本发明的总体构思不限于此。输入焊盘210和输出焊盘230可以分别连接到图1中的设置在基础膜100上的输入布线110和输出布线130。因此，输入焊盘210和输出焊盘230的数量可以分别对应于输入布线110和输出布线130的数量。凸起(未示出)可以形成在输入布线110和输入焊盘210之间，以连接输入布线110和输入焊盘210。此外，凸起(未示出)可以形成在输出布线130和输出焊盘230之间，以连接输出布线130和输出焊盘230。本领域普通技术人员应该理解，在本说明书中，布线和焊盘之间的连接是指布线和焊盘彼此物理连接或直接连接， 也指布线和焊盘例如通过置于布线和焊盘之间的第三层彼此电连接。半导体芯片20可以包括彼此面对的第一边缘21和第二边缘22以及彼此面对的第三边缘23和第四边缘24。第三边缘23和第四边缘M可以与第一边缘21和第二边缘 22形成预定的角度。例如，如图2所示，第三边缘23和第四边缘M可以与第一边缘21和第二边缘22垂直。输入焊盘210和输出焊盘230可以与第一边缘21相邻地设置。如图2所示，输出焊盘230可以与第二边缘22、第三边缘23和第四边缘M相邻地设置。输入焊盘210可以设置在输出焊盘230之间的预定位置处(例如，在中心区域中)。与第一边缘21相邻的输出焊盘230可以布置成多行，例如，两行或更多行。输出焊盘230可以包括第一输出焊盘231，沿第一行布置成与第一边缘21相邻；第二输出焊盘232，沿第二行布置成与第一边缘21隔开得比第一输出焊盘231与第一边缘21隔开得远。第二输出焊盘232可以沿相对于第一边缘21的垂直方向与第一输出焊盘231共线地布置。即，第二输出焊盘232可以与第一输出焊盘231沿着相同的轴布置，其中，第二输出焊盘232与第一边缘21分隔开的距离比第一输出焊盘231与第一边缘21分隔开的距离大。然而，输出焊盘230的布置只是示例，本发明的总体构思不限于此。第一输出焊盘231中的一些输出焊盘可以不与第二输出焊盘232共线地布置。输入焊盘210和输出焊盘230的布置只是示例，本发明的总体构思不限于此。输入焊盘210和输出焊盘230可以具有各种形状中的任何形状，例如，矩形形状、 正方形形状、圆形形状或椭圆形形状。输入焊盘210和输出焊盘230可以为相同的尺寸或不同的尺寸。通常，当半导体芯片20是显示驱动芯片时，输入焊盘210和输出焊盘230可以具有矩形形状，并且在尺寸上输入焊盘210可以比输出焊盘230大。然而，输入焊盘210 和输出焊盘230的形状和尺寸只是示例，本发明的总体构思不限于此。图3是根据本发明总体构思的示例性实施例的图1的带式封装件的A区的放大平面图。图3中示出的半导体芯片20对应于参照图2描述的半导体芯片20。图3是示出了带式布线基底10的输入布线110与半导体芯片20的输入焊盘210之间的电连接以及带式布线基底10的输出布线130与半导体芯片20的输出焊盘230之间的电连接。因此，在图3 中省略了半导体芯片20的除了输入焊盘210和输出焊盘230之外的其它组件。在图3中， 输入布线110、输出布线130、输入焊盘210和输出焊盘230的数量只是示例。参照图3，输入焊盘210和输出焊盘230可以与安装在带式布线基底10上的半导体芯片20的第一边缘21相邻地设置。分别连接到输入焊盘210的输入布线110和分别连接到输出焊盘230的输出布线130可以与半导体芯片20的第一边缘21相邻地设置。分别连接到与第一边缘21相邻的输出焊盘230的每条输出布线130可以包括第一输出布线131 和第二输出布线132。另一方面，输出焊盘230可以与第二边缘22、第三边缘23和第四边缘M中的每个边缘相邻地按行设置，而输入焊盘210不设置为与第二边缘22、第三边缘23 和第四边缘M相邻。输入焊盘210可以设置成一行，以与第一边缘21相邻。然而，这只是示例，本发明的总体构思不限于此。即，输入焊盘210可以是设置在半导体芯片20的中部的中心焊盘。与第一边缘21相邻的输出焊盘230可以布置成多行，例如，布置成两行。S卩，与第一边缘21相邻的输出焊盘230可以包括第一输出焊盘231，沿第一行布置成与第一边缘 21相邻；第二输出焊盘232，沿第二行布置成与第一边缘21隔开得比第一输出焊盘231与第一边缘21隔开得远。与第一边缘相邻的输出焊盘230中的一个或多个可以彼此相邻地设置。例如，第一输出焊盘231中的一个或多个可以彼此相邻地设置，第二输出焊盘232中的一个或多个可以彼此相邻地设置。即，第一输出焊盘231可以分别沿着多个轴设置，第二输出焊盘232可以相应地分别沿着所述多个轴设置，其中，第二输出焊盘232与第一边缘21 分隔开的距离比第一输出焊盘231与第一边缘21分隔开的距离大。可以沿每个轴设置第一输出焊盘231和第二输出焊盘232。输入布线110的第一侧可以朝着输入焊盘210的相对靠近第一边缘21的部分延伸，以分别连接到输入焊盘210。输入布线110的第二侧可以延伸到半导体芯片20外部。 输入布线110可以是直线或者可以采用任一合适的路径。然而，本发明构思不限于此，输入布线110可以是例如弯曲的线(例如，这些弯曲的线具有一处弯曲或多处弯曲)。第一输出布线131的第一侧可以朝着第一输出焊盘231的相对靠近第一边缘21 的部分延伸，以分别连接到第一输出焊盘231。第一输出布线131的第二侧可以延伸到半导体芯片20外部。第一输出布线131可以是直线。然而，发明构思不限于此，第一输出布线 131例如可以被构造成弯曲的线(例如，这些弯曲的线具有一处弯曲或多处弯曲)。第二输出布线132的第一侧可以朝着第二输出焊盘232的与第一边缘21分隔开 (例如，相对远离)的部分延伸，以分别连接到第二输出焊盘232。第二输出布线132的第二侧可以延伸到半导体芯片20外部。每条第二输出布线132可以是包括第一部分141、第二部分142和第三部分143的弯曲的线。现在将参照图4详细地描述第二输出布线132。在下文中，将描述输入焊盘210、输出焊盘230和第二输出布线132之间的相对位置关系。在本说明书中，包括输入焊盘210的区域称作输入焊盘区域I，包括输出焊盘230 的区域称作输出焊盘区域II，第二输出布线132朝着半导体芯片20的第一边缘21延伸的区域称作输出布线区域III。例如在图3中示出了输入焊盘区域I、输出焊盘区域II和输出布线区域III。输入焊盘区域I可以设置在中心区域中以与半导体芯片20的第一边缘21相邻， 并且可以设置在输出焊盘区域II之间。在输入焊盘区域I中，输入焊盘210可以彼此相邻地设置。在输出焊盘区域II中，输出焊盘230可以彼此相邻地设置。在输出布线区域III 中，第二输出布线132可以彼此相邻地设置。输入焊盘区域I和输出布线区域III可以彼此相邻。输出焊盘区域II和输出布线区域III可以彼此相邻。输入焊盘区域I和输出焊盘区域II可以通过插入输出布线区域III而彼此分隔开。因此，第二输出布线132可以设置在输入焊盘210和输出焊盘230之间。设置在输入焊盘区域I的最外部的区域(例如， 输入焊盘区域I的最外部的区域是输入焊盘区域I的离输出布线区域III最近的部分)中的输入焊盘210可以与设置在输出布线区域III的最外部的区域(例如，输出布线区域III 的最外部的区域是输出布线区域III的离输入焊盘区域I最近的部分)中的第二输出布线 132相邻。设置在输出焊盘区域II的最外部的区域(例如，输出焊盘区域II的最外部的区域是输出焊盘区域II的靠近输出布线区域III的部分)中的输出焊盘230可以与设置在
13输出布线区域III的最外部的区域(例如，输出布线区域III的最外部的区域是输出布线区域III的离输出焊盘区域II最近的部分)中的第二输出布线132相邻。换言之，输入焊盘区域I、输出布线区域III和输出焊盘区域II可以顺序地设置成从中心区域朝着外部区域与半导体芯片20的第一边缘21相邻，因此，输入焊盘210、第二输出布线132和输出焊盘 230可以顺序地设置成从中心部分朝着外部区域与半导体芯片20的第一边缘21相邻。包括在每个输出布线区域III中的第二输出布线132可以彼此相邻地设置。包括在每个输出布线区域III中的第二输出布线132可以沿相同的方向延伸以分别连接到第二输出焊盘232。换言之，在设置在输入焊盘区域I左侧的输出布线区域III中包括的所有第二输出布线132可以沿向左的方向弯曲以分别连接到第二输出焊盘232。在设置在输入焊盘区域I右侧的输出布线区域III中包括的所有第二输出布线132可以沿向右的方向弯曲以分别连接到第二输出焊盘232。在本说明书中，基于附图，“左”和“右”可以称作相对的方向。在图3中，“IC”区域是可以在半导体芯片20上设置电路结构(未示出)的区域。 电路结构可以不与半导体芯片20上的输入焊盘210和输出焊盘230所设置的区域叠置，从而不受输入焊盘210和输出焊盘230的影响。设置在带式布线基底10上的输入布线110 和输出布线130不会影响电路结构。因此，第二输出布线132中的一条或多条可以设置在 IC区域中。因此，根据本发明总体构思的带式封装件(例如，图1中示出的带式封装件1) 可以提供更多个焊盘并使在半导体芯片上设置电路结构的区域增大。图4是示出了根据本发明总体构思的示例性实施例的图3中的B区域的示意性放大图。参照图4，第一输出焊盘231和第二输出焊盘232可以沿相对于半导体芯片20的第一边缘21的垂直方向设置成彼此面对。第二输出焊盘232可以沿相对于第一边缘21的垂直方向相对于第一输出焊盘231共线地布置。即，包括第一输出焊盘231和第二输出焊盘232的每列输出焊盘可以具有沿着同一轴布置的第一输出焊盘和第二输出焊盘。第一输出焊盘231可以沿第一行布置成与第一边缘21相邻，第二输出焊盘232可以沿第二行布置成与第一边缘21分隔开。第一输出布线131可以沿相对于第一边缘21的垂直方向延伸以分别连接到第一输出焊盘231。第一输出布线131可以延伸穿过第一输出焊盘231。换言之，第一输出布线 131可以连接到第一输出焊盘231的靠近第一边缘21的第一侧Ml。第一输出布线131可以穿过第一输出焊盘231 (以虚线示出)延伸到第一输出焊盘231的比第一侧241离第一边缘21远的第二侧M2，并且可以从第二侧242延伸出去。第一输出布线131可以具有一定的形状以增强第一输出布线131与第一输出焊盘231之间的电连接。第二输出布线132可以具有弯曲的形状，并且可以包括一个或多个弯曲部分。例如，每条第二输出布线132可以包括第一部分141、第二部分142和第三部分143。第二输出布线132的第一部分141可以沿第一方向从第一边缘21延伸，例如，沿相对于第一边缘21的垂直方向延伸。第一部分141可以旁路经过第二输出焊盘232延伸以与第二输出焊盘232分隔开。在本发明总体构思的示例性实施例中，第一部分141可不连接到第二输出焊盘232。换言之，第一部分141可以旁路经过第二输出焊盘232的靠近第一边缘21的第三侧243和第二输出焊盘232的远离第一边缘21的第四侧244从第一边缘
1421延伸，以与第三侧243和第四侧244分隔开。第一输出布线131与第二输出布线132的第一部分141可以彼此平行地延伸。第二输出布线132的第二部分142可以连接到第一部分141从而在第一部分141 的局部(例如，在第一部分141的端部区域中)形成弯曲部分144，并且第二输出布线132 的第二部分142可以沿相对于第一方向成第一角度θ 1的第二方向延伸。第一角度θ 1可以是任意角度，例如，90°。即，弯曲部分144可以是成垂直型的。第二部分142可以朝着第二输出焊盘232延伸，而可以不连接到第二输出焊盘232。第二输出布线132的第三部分143可以连接到第二部分142，从而在第二部分142 的局部(例如，在第二部分142的端部区域中)形成弯曲部分145，并且第二输出布线132 的第三部分143可以沿相对于第二方向成第二角度θ 2的第三方向延伸。第二角度θ 2可以是任意角度，例如，90°。即，弯曲部分145可以是成垂直型的。在本发明总体构思的示例性实施例中，第一角度θ 1和第二角度Θ2可以具有相同的值。第三方向和第一方向可以彼此反平行，但是本发明的总体构思不限于此。第三部分143可以朝着第二输出焊盘232 延伸以连接到第二输出焊盘232。第三部分143可以延伸穿过第二输出焊盘232。换言之， 第二输出布线132的第三部分143可以连接到第二输出焊盘232的第四侧Μ4，第四侧244 比第三侧243离第一边缘21远。第三部分143可以通过穿过第二输出焊盘232 (如在图4 中用虚线所示)延伸到第二输出焊盘232的第三侧Μ3，并且可以从第三侧243延伸出去， 第三侧Μ3比第四侧244离第一边缘21近。第二输出布线132可以具有一定的形状以增强第二输出布线132与第二输出焊盘232之间的电连接。因此，第一输出布线131和第二输出布线132可以沿相反的方向分别朝着第一输出焊盘231和第二输出焊盘232延伸，以连接到第一输出焊盘231和第二输出焊盘232。第一输出焊盘231可以在靠近第一边缘21的部分处(即，在第一侧241处)连接到第一输出布线131，第二输出焊盘232可以在与第一边缘21隔开(例如，远离第一边缘21)的部分处 (即，在第四侧Μ4)连接到第二输出布线132。返回参照图3和图4，沿第二行布置的第二输出焊盘232可以通过上述方法连接到第二输出布线132。对此，第二输出布线132的第一部分141可以布置成彼此相邻，并且也可以与输入焊盘210相邻。第二输出布线132的第二部分142可以布置成彼此相邻。第二输出布线132的第二部分142可以沿相同的方向延伸。第二输出布线132的第三部分143 可以彼此相邻地布置。第二输出布线132的第三部分143可以沿相同的方向延伸，以连接到第二输出焊盘232。第二输出布线132可以沿与图1中的扣齿孔112布置的方向平行的方向连接到第二输出焊盘232。通常，扣齿孔112布置的方向比与该方向垂直的方向具有较大的制造误差。即，在基础膜100上设置扣齿孔112的方向比与该方向垂直的方向通常会更频繁地出现在制造带式封装件的输入布线110、输出布线130和半导体芯片20过程中的任何误差。 本发明的总体构思可提供沿布置扣齿孔112的方向设置(例如，具有长的长度)的第二输出布线132。即，第二输出布线132可以包括第三部分143以及第一部分141和第二部分 142，因此(例如，通过具有分别沿不同的方向设置的第一部分141、第二部分142和第三部分14 可以减小因扣齿孔112的移动引起的误差，从而提供了第二输出布线132和第二输出焊盘132之间的可靠的电连接。
图5是示出了根据本发明总体构思的示例性实施例与对比示例相比相对于带式封装件1根据焊盘和布线的布置的焊盘区域的尺寸的减小的图。在图5中，“a”表示焊盘的宽度，“P”表示最小间距，“b”表示布线的宽度。为了清楚地描述发明构思，将描述存在四个焊盘的情况。在对比示例1中，四个焊盘Pl按行共线地布置，并且可以分别连接到布线W1。在焊盘Pl之间限定最小间距P。因此，对比示例1中的焊盘区域的总长度Ll由下面的等式1表不。Ll = 4a+3p(1)在对比示例2中，四个焊盘P2按行布置。四个焊盘P2的布置具有Z字形形状。在焊盘P2和布线W2之间限定最小间距P。因此，对比示例2中的焊盘区域的总长度L2由下面的等式2表示。Ll = + ρ 十
2 2 (2)在本发明总体构思的示例性实施例中，四个焊盘230布置成两行，并且四个焊盘 230的布置具有如图4所示的矩形或正方形形状。在焊盘230之间、在布线130之间以及在焊盘230和布线130之间限定最小间距ρ。因此，本发明总体构思的示例性实施例中的焊盘区域的总长度L3由下面的等式3表示。L3 = 2a+3p+2b(3)当从等式1减去等式3时，得到等式4。等式4对应于对比示例1中的焊盘区域的总长度Ll与本发明总体构思的示例性实施例中的焊盘区域的总长度L3之间的差AL1。ALl = L1-L3 = 2a_2b(4)当从等式2减去等式3时，得到等式5。等式5对应于对比示例2中的焊盘区域的总长度L2与本发明总体构思的示例性实施例中的焊盘区域的总长度L3之间的差AL2。
…-τ-Γ -O. hA Ll= L-I - L^ = -T--—
·」-(5)通常，焊盘的宽度“a”大于布线的宽度“b”，在图5中示出了这点。对于四个焊盘， 在本发明总体构思的示例性实施例中，示出了焊盘区域的总长度L3与对比示例1相比缩短了差值Δ Li，S卩，；示出了焊盘区域的总长度L3与对比示例2相比缩短了差值AL2，
即，=；。因此，根据本发明总体构思的示例性实施例的带式封装件1具有减小了的焊盘区
域尺寸。换言之，可以在半导体芯片20上布置更多的焊盘。图6至图9是示出了根据本发明总体构思的示例性实施例的图4中的第二输出布线132的不同示例的示意图。这里将不重复关于上面的示例性实施例的描述。可以将第二输出布线132的示例性实施例应用于关于将在下面描述的第二输出布线312(见图17至图 20)的一些实施例。可以以任何适合的方式组合在图6至图9中示出的弯曲部分的示例性实施例。例如，具有角度的输出布线的弯曲部分(例如，如图4和图9所示)可以与具有曲线状弯曲部分的其它输出布线(例如，如图7至图8所示)组合。
参照图6，第二部分14 可以连接到第二输出布线13 的第一部分141a和第三部分143a以与这两部分交叉。当图6中示出的示例性实施例与参照图4示出并描述的示例性实施例相比时，图6的示例性实施例的不同之处在于第二部分14 连接到第一部分 141a和/或第三部分143a，以在第一部分141a和/或第三部分143a的端部处与第一部分 141a和/或第三部分143a交叉。第二部分14 与第一部分141a或第三部分143a可以在第一部分141a或第三部分143a的中部交叉或者在第一部分141a和/或第三部分143a的端部处交叉。在图6中示出的示例性实施例中，当形成第二输出布线13 时，形成沿一个方向延伸的第一部分141a和第三部分143a，然后形成沿另一个方向延伸的第二部分142a， 或者可以颠倒该顺序，从而减小了在叠置的或交叉的布线图案形成在一起时会出现的布线图案与设计图案之间的制造误差、布线图案中的短路和不均勻性的可能性。参照图7，多条第二输出布线132b均可以包括一个或多个弯曲部分144b和145b。 当图7中示出的示例性实施例与上面参照图4描述的实施例相比时，图7中示出的示例性实施例的不同之处在于弯曲部分144b和14 不是成垂直型的。S卩，弯曲部分144b和 14 中的至少一些可以是曲线型的。换言之，曲线型的弯曲部分144b可以形成在第一部分 141b和第二部分142b之间。曲线型的弯曲部分14 可以形成在第二部分142b和第三部分14 之间。例如，弯曲部分144和145在图4中示出为成垂直型的。然而，如果实际制造出在设计图案上示出为垂直型的弯曲部分，则弯曲部分可示出为图7的曲线型弯曲部分 144b和14恥。可选择地，在设计图案上将弯曲部分设计为曲线型的，并由此制造出曲线型的弯曲部分144b和145b。参照图8，多条第二输出布线132c均可包括第一部分141c、第二部分142c和第三部分143c。当图8中示出的示例性实施例与上面参照图4描述的示例性实施例相比时，图 8的示例性实施例的不同之处在于第二部分142c是弯曲的。虽然第二输出布线132c的面积因弯曲的第二部分142c而增大，但是第二输出布线132c的面积不影响如上所述半导体芯片20的电路结构的形成。因此，均具有弯曲部分的第二输出布线132c通过利用半导体芯片20的后表面处的剩余区域可以形成在宽的区域上，由此可以减少第二输出布线132c 的缺陷(例如，短路和不均勻性的可能性)，从而提高电学可靠性。参照图9，多条第二输出布线132d均可包括第一部分141d和第二部分142d。当图9的示例性实施例与参照图4描述的示例性实施例相比时，本实施例的不同之处在于第二输出布线132d不包括第三部分143(见图4)。第二输出布线132d的第一部分141d可以沿第一方向从第一边缘21延伸，例如，沿相对于第一边缘21的垂直方向延伸。第一部分 141d延伸为与第二输出焊盘232分隔开，并且也延伸为旁路经过第二输出焊盘232。然而， 第一部分141d不连接到第二输出焊盘232。第二输出布线132d的第二部分142d连接到第一部分141d，以在第一部分141d的局部(例如，在端部区域)形成弯曲部分144d，并且第二输出布线132d的第二部分142d沿相对于第一方向成第三角度θ Id的第二方向延伸。 第三角度θ Id可以是任意角度。第二部分142d可以朝着第二输出焊盘232延伸以连接到第二输出焊盘232。第二部分142d可以延伸穿过第二输出焊盘232。图10至图12是示出了根据发明构思的示例性实施例的图4中的输出焊盘230的不同示例的示意图。参照图10至图12，第一输出焊盘231a、231b和231c与第二输出焊盘23^i、232b和232c可以分别具有图10中示出的正方形形状、图11中示出的圆形形状和图12中示出的椭圆形形状。具体地讲，具有正方形形状的焊盘通常可以用在存储器半导体芯片中。然而，这只是示例，本发明的总体构思不限于此。本发明构思可以包括将这些形状组合形成一个带式封装件的情况。本发明的总体构思还可以包括将输出焊盘的形状应用于在本说明书中描述的输入焊盘的情况。例如，带式封装件可以包括具有正方形形状、圆形形状和椭圆形形状中的至少一种形状的输出焊盘。本发明的总体构思可以包括图10至图12中示出的示例性实施例中的一个或多个实施例与上面参照图6至图9示出并描述的实施例相组合的情况。图13至图16是示出了根据发明构思的示例性实施例的图1的带式封装件1的A 区的放大平面图。图13至图16中示出的半导体芯片20对应于参照图2示出并描述的半导体芯片20。图13至图16中示出的示例性实施例示出了与图3中示出的示例性实施例相比输入焊盘210、输出焊盘230和第二输出布线132之间的相对位置关系不同的情况。因此，这里将不重复关于参照图3描述的示例性实施例的描述。本发明的总体构思也包括图6至图 9的关于第二输出布线132的实施例相组合的情况以及图10至图12的关于输出焊盘230 的示例性实施例组合在一起的情况。参照图13，输入焊盘区域I可以设置在中心区域中以与半导体芯片20的第一边缘 21相邻，并且可以设置在输出焊盘区域II之间。在输入焊盘区域I中，输入焊盘210可以彼此相邻地设置。在输出焊盘区域II中，输出焊盘230可以彼此相邻地设置。在输出布线区域III中，第二输出布线132可以彼此相邻地设置。输入焊盘区域I和输出焊盘区域II 可以彼此相邻。输出焊盘区域II和输出布线区域III可以彼此相邻。输入焊盘区域I和输出布线区域III可以通过插入输出焊盘区域II而彼此分隔开。因此，连接到第二输出布线132的输出焊盘230可以设置在输入焊盘210和第二输出布线132之间的区域中。设置在输入焊盘区域I中的最外部的区域中的输入焊盘210可以与设置在输出焊盘区域II中的最外部的区域中的输出焊盘230相邻。设置在输出焊盘区域II中的最外部的区域中的输出焊盘230可以与设置在输出布线区域III中的最外部的区域中的第二输出布线132相邻。换言之，输入焊盘区域I、输出焊盘区域II和输出布线区域III可以顺序地设置成从中心区域朝着外部区域与半导体芯片20的第一边缘21相邻，从而输入焊盘210、输出焊盘 230和第二输出布线132可以顺序地设置成从中心区域朝着外部区域与半导体芯片20的第一边缘21相邻。包括在每个输出布线区域III中的第二输出布线132可以彼此相邻地设置。包括在每个输出布线区域III中的第二输出布线132可以沿相同的方向延伸以分别连接到第二输出焊盘232。换言之，包括在输入焊盘区域I的左侧设置的输出布线区域III中的所有第二输出布线132沿向右的方向弯曲以分别连接到第二输出焊盘232。包括在输入焊盘区域 I的右侧设置的输出布线区域III中的所有第二输出布线132沿向左的方向弯曲以分别连接到第二输出焊盘232。参照图14，包括输入焊盘210的输入焊盘区域I可以设置在中心区域中以与半导体芯片20的第一边缘21相邻，并且输入焊盘区域I可以设置在输入焊盘区域II之间。在输入焊盘区域I中，输入焊盘210可以彼此相邻地设置。在输出焊盘区域II中，输出焊盘230可以彼此相邻地设置。在输出布线区域III中，第二输出布线132可以彼此相邻地设置。输入焊盘区域I和输出焊盘区域II可以彼此相邻地设置。输出焊盘区域II和输出布线区域III可以彼此相邻。输入焊盘区域I和输出布线区域III可以通过插入输出焊盘区域II而彼此分隔开。输出布线区域III可以设置在输出焊盘区域II之间。设置在输入焊盘区域I中的最外部的区域中的输入焊盘210可以与设置在输出焊盘区域II中的最外部的区域中的输出焊盘230相邻。设置在输出焊盘区域II中的最外部的区域中的输出焊盘 230可以与设置在输出布线区域III中的最外部的区域中的第二输出布线132相邻。换言之，输入焊盘区域I、输出焊盘区域II、输出布线区域III和输出焊盘区域II可以顺序地设置成从中心区域朝着外部区域与半导体芯片20的第一边缘21相邻，从而输入焊盘210、输出焊盘230、第二输出布线132和输出焊盘230可以顺序地设置成从中心区域朝着外部区域与半导体芯片20的第一边缘21相邻。包括在每个输出布线区域III中的第二输出布线132可以彼此相邻地设置。包括在每个输出布线区域III中的第二输出布线132中的一条或多条可以沿相同的方向延伸， 然后沿第一方向延伸以分别连接到第二输出焊盘232中的一些第二输出焊盘。包括在每个输出布线区域III中的第二输出布线132中的一条或多条可以沿相同的方向延伸(与上述的第一部分141相似)，并且可以沿与第一方向相反的第二方向延伸以连接到第二输出焊盘232中的另一些第二输出焊盘。即，连接到设置在输出布线区域III的左侧的输出焊盘区域II的所有第二输出布线132沿向左的方向弯曲以分别连接到第二输出焊盘232。连接到可以设置在输出布线区域III右侧的输出焊盘区域II的所有第二输出布线132沿向右的方向弯曲以分别连接到第二输出焊盘232。参照图15，包括输入焊盘210的输入焊盘区域I可以设置在中心区域中以与半导体芯片20的第一边缘21相邻，并且输入焊盘区域I可以设置在包括第二输出布线132的输出布线区域III之间。在输入焊盘区域I中，输入焊盘210可以彼此相邻地设置。在输出焊盘区域II中，输出焊盘230可以彼此相邻地设置。在输出布线区域III中，第二输出布线132可以彼此相邻地设置。输入焊盘区域I和输出布线区域III可以彼此相邻。输出焊盘区域I I和输出布线区域III可以彼此相邻。输入焊盘区域I和输出焊盘区域II可以通过插入输出布线区域III而彼此分隔开。输出焊盘区域II可以设置在输出布线区域 III之间。设置在输入焊盘区域I中的最外部的区域中的输入焊盘210可以与设置在输出布线区域III中的最外部的区域中的第二输出布线132相邻。设置在输出焊盘区域II中的最外部的区域中的输出焊盘230可以与设置在输出布线区域III中的最外部的区域中的第二输出布线132相邻。换言之，输入焊盘区域I、输出布线区域III、输出焊盘区域II和输出布线区域III可以顺序地设置成从中心区域朝着外部区域与半导体芯片20的第一边缘21相邻，从而输入焊盘210、第二输出布线132、输出焊盘230和第二输出布线132可以顺序地设置成从中心区域朝着外部区域与半导体芯片20的第一边缘21相邻。包括在每个输出布线区域III中的第二输出布线132可以彼此相邻地设置。包括在每个输出布线区域III中的所有第二输出布线132可以沿相同的方向延伸以分别连接到第二输出焊盘232。包括在因插入输出焊盘区域II而设置的每个输出布线区域III中的第二输出布线132沿相反的方向延伸以分别连接到第二输出焊盘232。换言之，设置在输出焊盘区域II左侧的输出布线区域I II中包括的所有第二输出布线132沿向右的方向弯曲以
19分别连接到第二输出焊盘232。设置在输出焊盘区域II右侧的输出布线区域III中包括的所有第二输出布线132沿向左的方向弯曲以分别连接到第二输出焊盘232。参照图16，包括输入焊盘210的输入焊盘区域I可以设置在中心区域中以与半导体芯片20的第一边缘21相邻，并且输入焊盘区域I可以设置在既包括输出焊盘230又包括第二输出布线132的混合区域IV之间。在输入焊盘区域I中，输入焊盘210可以彼此相邻地设置。在混合区域IV中，可以交替地设置输出焊盘230和第二输出布线132。换言之， 第二输出布线132可以分别与输出焊盘230相邻地设置。具体地讲，输出焊盘230可以分别相邻于与之连接的第二输出布线132设置。图16中示出的分别连接到输出焊盘230的第二输出布线132的位置只是示例，本发明的总体构思不限于此。换言之，分别连接到输出焊盘230且设置在输出焊盘230左侧的第二输出布线132可以设置在图1的带式封装件1 的A区的右侧。分别连接到输出焊盘230且设置在输出焊盘230右侧的第二输出布线132 可以设置在图1的带式封装件1的A区的左侧。包括在每个混合区域IV中的所有第二输出布线132可以沿相同的方向延伸以分别连接到第二输出焊盘232。即，设置在输入焊盘区域I左侧的混合区域IV中包括的所有第二输出布线132沿向左的方向弯曲以分别连接到第二输出焊盘232。设置在输入焊盘区域I右侧的混合区域IV中包括的所有第二输出布线132沿向右的方向弯曲以分别连接到第二输出焊盘232。虽然在图16中未示出，但是本发明的总体构思可以包括设置在输入焊盘区域I左侧的混合区域IV中包括的所有第二输出布线132沿向右的方向弯曲以分别连接到第二输出焊盘232的情况。虽然在图16中未示出，但是本发明的总体构思也可以包括设置在输入焊盘区域I右侧的混合区域IV中包括的所有第二输出布线132沿向左的方向弯曲以分别连接到第二输出焊盘232的情况。图17是示出了根据本发明总体构思的示例性实施例的包括在图1的带式封装件1 中的半导体芯片20a的后视图。这里将不重复关于参照图2描述的半导体芯片20的描述。参照图17，半导体芯片20a可以在其后表面上包括输入焊盘410和输出焊盘430。 在图17中示出的本发明总体构思的示例性实施例中，输入焊盘410和输出焊盘430可以与第一边缘21相邻地设置，只有输出焊盘430可以与第二边缘22、第三边缘23和第四边缘M相邻地设置。输入焊盘410可以设置在输出焊盘430之间的中心区域中。与第一边缘21相邻设置的输入焊盘410可以布置成多行，例如，布置成两行或更多行。输入焊盘410 可以包括多个第一输入焊盘411，沿第三行布置以与第一边缘21相邻；多个第二输入焊盘 412，沿第四行布置以与第一边缘21隔开得比第一输入焊盘411与第一边缘21隔开得远。 第二输入焊盘412可以沿相对于第一边缘21的垂直方向相对于第一输入焊盘411共线地布置。即，第一输入焊盘411和第二输入焊盘412可以沿着相同的轴布置以形成输入焊盘的列。然而，输入焊盘410的布置只是示例，本发明的总体构思不限于此。输入焊盘410和输出焊盘430的布置只是示例，本发明的总体构思不限于此。图18至图21是示出了根据本发明总体构思的示例性实施例的图1的带式封装件 1的A区的放大平面图。图18至图21中示出的半导体芯片20a对应于参照图17描述的半导体芯片20a。图18至图21的示例性实施例示出了关于输出布线130和输出焊盘230描述的技术特征应用于输入布线310和输入焊盘410的情况。图18的示例性实施例可以参照关于图3和图13的示例性实施例的描述。图19的示例性实施例可以参照关于图14的实施例的描述。图20的示例性实施例可以参照关于图15的实施例的描述。图21的示例性实施例可以参照关于图16的实施例的描述。在如在此所描述的示例性实施例中，输入布线310 和输出布线330可对应于图1的输入布线110和输出布线130。参照图18，输入焊盘410和输出焊盘430可以与安装在带式布线基底10上的半导体芯片20a的第一边缘21相邻地设置。分别连接到输入焊盘410的输入布线310和分别连接到输出焊盘430的输出布线330可以与安装在带式布线基底10上的半导体芯片20a的第一边缘21相邻地设置。输入焊盘410可以包括第一输入焊盘411和第二输入焊盘412。 输出焊盘430可以与半导体芯片20a的第二边缘22、第三边缘23和第四边缘M中的每个边缘相邻地按行设置，而输入焊盘210可不设置为与半导体芯片20a的第二边缘22、第三边缘23和第四边缘M相邻。输出焊盘430可以布置成单行，输入焊盘410可以布置成多行，例如，布置成两行。 即，输入焊盘410可以包括第一输入焊盘411，沿第三行布置以与第二半导体芯片20a的第一边缘21相邻；第二输入焊盘412，沿第四行布置以与第一边缘21分隔得比第一输入焊盘411与第一边缘21分隔得远。即，第一输入焊盘411和第二输入焊盘412可以沿着彼此平行的轴设置(例如，第一输入焊盘和第二输入焊盘沿着同一轴彼此分隔开的情况)，从而形成输入焊盘的列。输入焊盘410中的一些输入焊盘可以彼此相邻。例如，第一输入焊盘 411中的一些第一输入焊盘可以彼此相邻，第二输入焊盘412中的一些第二输入焊盘可以彼此相邻。输出布线330的第一侧可以朝着输出焊盘430的靠近第一边缘21的部分延伸，以分别连接到输出焊盘430。输出布线330的第二侧可以延伸到半导体芯片20a外部。第一输入布线311的第一侧可以朝着第一输入焊盘411的靠近第一边缘21的部分延伸，以分别连接到第一输入焊盘411。第一输入布线311的第二侧可以延伸到半导体芯片20a外部。第二输入布线312的第一侧可以朝着第二输入焊盘412的与第一边缘21隔开(例如，相对远离)的部分延伸，以分别连接到第二输入焊盘412。第二输入布线312的第二侧可以延伸到半导体芯片20a外部。第二输入布线312可以是弯曲的线(例如，具有预定角度或具有预定弯曲部分的线)。第二输入布线312可以包括参照图4至图9描述的第二输出布线132的技术特征。图18示出了输入焊盘410、输出焊盘430和第二输入布线312之间的相对位置关系。相对位置关系可以指参照针对图3描述的示例性实施例。输入焊盘410可以设置在中心区域中以与半导体芯片20a的第一边缘21相邻，并且输入焊盘410可以设置在输出焊盘 430之间。输出焊盘430可以彼此相邻。输入焊盘410可以彼此相邻。所有的第二输入布线312可以设置在输入焊盘410的左侧。输入焊盘410、第二输入布线312和输出焊盘430 可以顺序地设置成沿向左的方向从中心区域朝着外部区域与半导体芯片20a的第一边缘 21相邻。输入焊盘410和输出焊盘430可以沿向右的方向顺序地设置。本发明的总体构思可以包括第二输入布线312设置在输入焊盘410右侧的情况。第二输入布线312可以彼此相邻。第二输入布线312可以沿相同的方向延伸以分别连接到第二输入焊盘412。设置在第二输入焊盘412左侧的所有第二输入布线312沿向右的方向弯曲以分别连接到第二输入焊盘412。虽然在图18中未示出，但是第二输入布线 312可以设置在第二输入焊盘412的右侧，并且设置在第二输入焊盘412右侧的所有第二输入布线312沿向左的方向弯曲以分别连接到第二输入焊盘412。图19示出了输入焊盘410、输出焊盘430和第二输入布线312之间的相对位置关系。相对位置关系可以参照针对图14所描述的示例性实施例。输入焊盘410可以设置在中心区域中以与半导体芯片20a的第一边缘21相邻，并且输入焊盘410可以设置在输出焊盘430之间。输出焊盘430可以彼此相邻。输入焊盘410中的一个或多个输入焊盘可以彼此相邻。第二输入布线312可以彼此相邻。所有的第二输入布线312可以设置在输入焊盘 410之间。第二输入布线312、输入焊盘410和输出焊盘430可以顺序地设置成从中心区域朝着外部区域与半导体芯片20a的第一边缘21相邻。第二输入布线312中的一些或全部可以沿着相同的方向延伸，然后沿着第一方向延伸以分别连接到一些第二输入焊盘412。第二输入布线312中的一些或全部可以沿着相同的方向延伸(与上述的第一部分141相似)，然后沿着与第一方向相反的第二方向延伸以分别连接到第二输入焊盘412中的一个或多个。即，连接到设置在第二输入布线312左侧的第二输入焊盘412的所有第二输入布线312可以沿向左的方向弯曲以分别连接到第二输入焊盘412。连接到设置在第二输入布线312右侧的第二输入焊盘412的所有第二输入布线312可以沿向右的方向弯曲以分别连接到第二输入焊盘412。图20示出了输入焊盘410、输出焊盘430和第二输入布线312之间的相对位置关系。相对位置关系可以参照针对图15所描述的示例性实施例。输入焊盘410可以设置在中心区域中以与半导体芯片20a的第一边缘21相邻，并且输入焊盘410可以设置在输出焊盘 430之间。输出焊盘430可以彼此相邻。输入焊盘410可以彼此相邻。第二输入布线312 中的一些或全部可以彼此相邻。所有的输入焊盘410可以设置在第二输入布线312之间。 输入焊盘410、第二输入布线312和输出焊盘430可以顺序地设置成从中心区域朝着外部区域与半导体芯片20a的第一边缘21相邻。第二输入布线312中的一些或全部可以沿着相同的方向延伸，然后沿着第一方向延伸以分别连接到一些第二输入焊盘412。第二输入布线312中的一些或全部可以沿着相同的方向延伸(与上述的第一部分141相似)，然后沿着与第一方向相反的第二方向延伸以分别连接到其它第二输入焊盘412。即，设置在第二输入焊盘412左侧的所有第二输入布线 312可以沿向右的方向延伸以分别连接到第二输入焊盘412。设置在第二输入焊盘412右侧的所有第二输入布线312可以沿向左的方向延伸以分别连接到第二输入焊盘412。图21示出了输入焊盘410、输出焊盘430和第二输入布线312之间的相对位置关系。相对位置关系可以参照针对图16所描述的示例性实施例。输入焊盘410可以设置在中心区域中以与半导体芯片20a的第一边缘21相邻，并且输入焊盘410可以设置在输出焊盘 430之间。输出焊盘430可以彼此相邻。输入焊盘410和第二输入布线312可以交替地设置。即，第二输入布线312可以分别与输入焊盘410相邻地设置。具体地讲，输入焊盘410 可以分别相邻于与之连接的第二输入布线312设置。在图21中，连接到输入焊盘410的第二输入布线312在A区中设置在左侧，但是本发明的总体构思不限于此。S卩，本发明构思可以包括连接到输入焊盘410的第二输入布线312在A区中设置在右侧的情况。
所有的第二输入布线312可以沿相同的方向延伸以分别连接到第二输入焊盘 412。即，所有的第二输入布线312沿向右的方向弯曲以分别连接到第二输入焊盘412。虽然在图21中未示出，但是发明构思可以包括所有的第二输入布线312沿向左的方向弯曲以分别连接到第二输入焊盘412的情况。图22是示出了根据本发明构思的示例性实施例的包括在图1的带式封装件1中的半导体芯片20b的后视图。参照图22，半导体芯片20b可以在其后表面上包括第一输入焊盘411、第三输入焊盘413和输出焊盘230。如参照图2所描述的，输出焊盘230可以包括第一输出焊盘231， 沿第一行布置以与半导体芯片20b的第一边缘21相邻；第二输出焊盘232，沿第二行布置以与第一边缘21分隔得比第一输出焊盘231与第一边缘21分隔得远。已经在上文描述了输出焊盘230，因此这里将不重复对其的描述。在图22中示出的示例性实施例中，第一输入焊盘411和输出焊盘230可以与第一边缘21相邻地设置，第三输入焊盘413和输出焊盘230可以与第二边缘22相邻地设置。在本发明总体构思的示例性实施例中，只有输出焊盘230可以与第三边缘23和第四边缘M 相邻地设置。第一输入焊盘411可以设置在中心区域中以与第一边缘21相邻，并且第一输入焊盘411可以设置在输出焊盘230之间。第三输入焊盘413可以设置在中心区域中以与第二边缘22相邻，并且第三输入焊盘413可以设置在输出焊盘230之间。第三输入焊盘 413的位置只是示例，本发明的总体构思不限于此。图23是示出了根据本发明总体构思的示例性实施例的图1的带式封装件1的A区的放大平面图。图23中示出的半导体芯片20b对应于参照图22描述的半导体芯片20b。本发明的总体构思可以包括图23中示出的示例性实施例与上述实施例组合的情况。即，本发明的总体构思可以包括将包括第一输出布线131和第二输出布线132的输出布线130与包括第一输出焊盘231和第二输出焊盘232的输出焊盘230的各种布置应用于图23中示出的本示例性实施例的情况。参照图23，第一输入焊盘411和输出焊盘230可以与安装在带式布线基底10上的半导体芯片20b的第一边缘21相邻地设置。分别连接到第一输入焊盘411的第一输入布线311和分别连接到输出焊盘230的输出布线130可以与半导体芯片20b的第一边缘21 相邻地设置。第三输入焊盘413可以与安装在带式布线基底10上的半导体芯片20b的第二边缘22相邻地设置。第三输入焊盘413可以分别通过第三输入布线313连接到第一输入焊盘411。第一输入焊盘411中的一个或多个可以分别连接到第三输入焊盘413，第一输入焊盘411中的一个或多个可以不连接到第三输入焊盘413。因此，第一输入焊盘411和第三输入焊盘413可以分别在靠近第一边缘21和第二边缘22的部分处分别连接到第一输入布线 311和第三输入布线313。图M是示出了根据本发明总体构思的示例性实施例的包括在图1的带式封装件 1中的半导体芯片20c的后视图。参照图对，半导体芯片20c可以在其后表面上包括与第一边缘21相邻的输入焊盘 410和输出焊盘230。图M中示出的半导体芯片20c对应于图2中示出的示例性实施例和图17中示出的示例性实施例组合在一起的情况。如在图2的示例性实施例中所示，输出焊盘230可以布置成多行，例如，布置成两行或更多行。输出焊盘230可以包括第一输出焊盘231，沿第一行布置以与第一边缘21相邻；第二输出焊盘232，沿第二行布置以与第一边缘21分隔得比第一输出焊盘231与第一边缘21分隔得远。如在图17的示例性实施例中所示，输入焊盘410可以布置成多行，例如，布置成两行或更多行。输入焊盘410可以包括 第一输入焊盘411，沿第三行布置以与第一边缘21相邻；第二输入焊盘412，沿第四行布置以与第一边缘21分隔得比第一输入焊盘411与第一边缘21分隔得远。第一输出焊盘231 和第二输出焊盘232可以沿着彼此平行的轴延伸以形成输出焊盘230的列，其中，第二输出焊盘232比第一输出焊盘231与第一边缘21分隔得远。第一输入焊盘411和第二输入焊盘412可以沿着彼此平行的轴延伸以形成输入焊盘410的列，第二输入焊盘412比第一输入焊盘411与第一边缘21分隔得远。图25是示出了根据发明构思的示例性实施例的图1的带式封装件1的A区的放大平面图。图25中示出的半导体芯片20c对应于参照图M描述的半导体芯片20c。本发明的总体构思可以包括图25中示出的示例性实施例与上述实施例相组合的情况。参照图25，输出焊盘230和输入焊盘410可以与安装在带式布线基底10上的半导体芯片20c的第一边缘21相邻地设置。输出焊盘230可以包括第一输出焊盘231，沿第一行布置以与第一边缘21相邻；第二输出焊盘232，沿第二行布置以与第一边缘21分隔得比第一输出焊盘231与第一边缘21分隔得远。输入焊盘410可以包括第一输入焊盘411， 沿第三行布置以与第一边缘21相邻；第二输入焊盘412，沿第四行布置以与第一边缘21分隔得比第一输入焊盘411与第一边缘21分隔得远。输出布线130可以包括第一输出布线131和第二输出布线132。第一输出布线 131可以朝着第一输出焊盘231的靠近第一边缘21的部分延伸，以分别连接到第一输出焊盘231。第二输出布线132可以朝着第二输出焊盘232的与第一边缘21分隔开(例如，相对远离)的部分延伸，以分别连接到第二输出焊盘232。输入布线310可以包括第一输入布线311和第二输入布线312。第一输入布线 311可以朝着第一输入焊盘411的靠近第一边缘21的部分延伸，以分别连接到第一输入焊盘411。第二输入布线312可以朝着第二输入焊盘412的与第一边缘21分隔开(例如，相对远离)的部分延伸，以分别连接到第二输入焊盘412。图沈是示出了根据本发明总体构思的示例性实施例的包括在图1的带式封装件 1中的半导体芯片20d的后视图。参照图沈，半导体芯片20d可以在其后表面上包括与第一边缘21相邻的输入焊盘 410和输出焊盘230。图沈中示出的半导体芯片20d对应于图2中示出的示例性实施例与图17中示出的示例性实施例组合在一起的情况。如在图2的示例性实施例中所示，输出焊盘230可以布置成多行，例如，布置成两行或更多行。输出焊盘230可以包括第一输出焊盘231，布置成与第一边缘21相邻；第二输出焊盘232，布置成与第一边缘21分隔得比第一输出焊盘231与第一边缘21分隔得远。如在图17的示例性实施例中所示，输入焊盘410 可以布置成多行，例如，布置成两行或更多行。输入焊盘410可以包括第一输入焊盘411， 布置成与第一边缘21相邻；第二输入焊盘412，布置成与第一边缘21分隔得比第一输入焊盘411与第一边缘21分隔得远。第一输入焊盘411和第二输入焊盘412可以布置在彼此平行的轴上以形成输入焊盘410的列。
半导体芯片20d还可以在其后表面上包括与第二边缘22相邻设置的输出焊盘 230a。输出焊盘230a可以布置成多行，例如，布置成两行或更多行。输出焊盘230a可以包括多个第三输出焊盘233，与第二边缘22相邻；多个第四输出焊盘234，与第二边缘22分隔得比第三输出焊盘233与第二边缘22分隔得远。第三输出焊盘233和第四输出焊盘234 可以布置在彼此平行的轴上以形成输出焊盘230a的列。图27是示出了根据发明构思的示例性实施例的图1的带式封装件1的A区的放大平面图。图27中示出的半导体芯片20d对应于参照图沈描述的半导体芯片20d。本发明的总体构思可以包括图27中示出的示例性实施例与上述实施例组合的情况。参照图27，输出焊盘230和输入焊盘410可以与安装在带式布线基底10上的半导体芯片20d的第一边缘21相邻地设置。输出焊盘230a可以与半导体芯片20d的面对第一边缘21的第二边缘22相邻地设置。与第一边缘21相邻设置的输出焊盘230可以包括 第一输出焊盘231，与第一边缘21相邻地设置；第二输出焊盘232，设置成与第一边缘21分隔得比第一输出焊盘231与第一边缘21分隔得远。输入焊盘410可以包括第一输入焊盘 411，与第一边缘21相邻地设置；第二输入焊盘412，设置成与第一边缘21分隔得比第一输入焊盘411与第一边缘21分隔得远。与第二边缘22相邻设置的输出焊盘230a可以包括 第三输出焊盘233，与第二边缘22相邻地设置；第四输出焊盘234，设置成与第二边缘22分隔得比第三输出焊盘233与第二边缘22分隔得远。与第一边缘21相邻设置的输出布线130可以包括第一输出布线131和第二输出布线132。第一输出布线131可以朝着第一输出焊盘231的相对靠近第一边缘21的部分延伸，以分别连接到第一输出焊盘231。第二输出布线132可以朝着第二输出焊盘232的相对远离第一边缘21的部分延伸，以分别连接到第二输出焊盘232。输入布线310可以包括第一输入布线311和第二输入布线312。第一输入布线311 可以朝着第一输入焊盘411的相对靠近第一边缘21的部分延伸，以分别连接到第一输入焊盘411。第二输入布线312可以朝着第二输入焊盘412的相对远离第一边缘21的部分延伸，以分别连接到第二输入焊盘412。与第二边缘22相邻设置的多条输出布线130a可以包括第三输出布线133和第四输出布线134。第三输出布线133可以朝着第三输出焊盘233的相对靠近第二边缘22的部分延伸，以分别连接到第三输出焊盘233。第四输出布线134可以朝着第四输出焊盘234 的相对远离第二边缘22的部分延伸，以分别连接到第四输出焊盘234。图观是示出了根据发明构思的示例性实施例的包括在图1的带式封装件1中的半导体芯片20e的后视图。参照图28，半导体芯片20e可以在其后表面上包括与第一边缘21相邻的输入焊盘410和输出焊盘230。图28中示出的半导体芯片20e对应于图2中示出的示例性实施例和图17中示出的示例性实施例组合在一起的情况。如在图2的示例性实施例中所示，输出焊盘230可以布置成多行，例如，布置成两行或更多行。输出焊盘230可以包括第一输出焊盘231，与第一边缘21相邻地布置；第二输出焊盘232，布置成与第一边缘21分隔得比第一输出焊盘231与第一边缘21分隔得远。输出焊盘230可以沿彼此平行的多个轴布置，从而第一输出焊盘231和第二输出焊盘232形成多列。如在图17的实施例中所示，输入焊盘 410可以布置成多行，例如，布置成两行或更多行。输入焊盘410可以包括第一输入焊盘411，与第一边缘21相邻地布置；第二输入焊盘412，布置成与第一边缘21分隔得比第一输入焊盘411与第一边缘21分隔得远。输入焊盘410可以沿彼此平行的多个轴布置，从而第一输入焊盘411和第二输入焊盘412形成多列。半导体芯片20e还可以在其后表面上包括与第三边缘23相邻设置的输出焊盘 230b。输出焊盘230b可以布置成多行，例如，布置成两行或更多行。输出焊盘230b可以包括多个第五输出焊盘235，与第三边缘23相邻；多个第六输出焊盘236，与第三边缘23分隔得比第五输出焊盘235与第三边缘23分隔得远。输出焊盘230b可以沿彼此平行的多个轴布置，从而第五输出焊盘235和第六输出焊盘236形成多列。半导体芯片20e还可以在其后表面上包括与第四边缘M相邻设置的输出焊盘 230c。输出焊盘230c可以布置成多行，例如，布置成两行或更多行。输出焊盘230c可以包括多个第七输出焊盘237，与第四边缘M相邻；多个第八输出焊盘238，与第四边缘M分隔得比第七输出焊盘237与第四边缘M分隔得远。输出焊盘230c可以沿彼此平行的多个轴布置，从而第七输出焊盘237和第八输出焊盘238形成多列。对此，半导体芯片20e可以包括与第三边缘23相邻设置的输出焊盘230b和与第四边缘M相邻设置的输出焊盘230c中的任何一个输出焊盘或者所有的输出焊盘。即，半导体芯片20e可以包括沿第三边缘23和第四边缘M中的至少一个边缘布置成多行的输出焊盘。图四是示出了根据本发明总体构思的示例性实施例的图1的带式封装件1的A 区的放大平面图。图四中示出的半导体芯片20e对应于参照图观描述的半导体芯片20e。 本发明的总体构思可以包括图四中示出的示例性实施例与上述实施例相组合的情况。参照图四，输出焊盘230和输入焊盘410可以与安装在带式布线基底10上的半导体芯片20e的第一边缘21相邻地设置。输出焊盘230b和230c可以与第三边缘23、第四边缘M或者第三边缘23和第四边缘M两者相邻地设置。与第一边缘21相邻设置的输出焊盘230可以包括第一输出焊盘231，与第一边缘21相邻地设置；第二输出焊盘232，设置成与第一边缘21分隔得比第一输出焊盘231与第一边缘21分隔得远。输入焊盘410可以包括第一输入焊盘411，与第一边缘21相邻地设置；第二输入焊盘412，设置成与第一边缘 21分隔得比第一输入焊盘411与第一边缘21分隔得远。与第三边缘23相邻设置的输出焊盘230b可以包括第五输出焊盘235，与第三边缘23相邻地设置；第六输出焊盘236，设置成与第三边缘23分隔得比第五输出焊盘235与第三边缘23分隔得远。与第四边缘M相邻设置的输出焊盘230c可以包括第七输出焊盘237，与第四边缘M相邻地设置；第八输出焊盘238，设置成与第四边缘M分隔得比第七输出焊盘237与第四边缘M分隔得远。与第一边缘21相邻设置的输出布线130可以包括第一输出布线131和第二输出布线132。第一输出布线131可以朝着第一输出焊盘231的靠近第一边缘21的部分延伸， 以分别连接到第一输出焊盘231。第二输出布线132可以朝着第二输出焊盘232与第一边缘21分隔开(例如，相对远离)的部分延伸，以分别连接到第二输出焊盘232。输入布线310可以包括第一输入布线311和第二输入布线312。第一输入布线311 可以朝着第一输入焊盘411的靠近第一边缘21的部分延伸，以分别连接到第一输入焊盘 411。第二输入布线312可以朝着与第一边缘21分隔开(例如，相对远离)的部分延伸，以分别连接到第二输入焊盘412。
与第三边缘23相邻设置的多条输出布线130b可以包括第五输出布线135和第六输出布线136。第五输出布线135可以朝着第五输出焊盘235的靠近第三边缘23的部分延伸，以分别连接到第五输出焊盘235。第六输出布线136可以朝着与第三边缘23分隔开 (例如，相对远离)的部分延伸，以分别连接到第六输出焊盘236。与第四边缘M相邻设置的多条输出布线130c可以包括第七输出布线137和第八输出布线138。第七输出布线137可以朝着第七输出焊盘237的靠近第四边缘M的部分延伸，以分别连接到第七输出焊盘235。第八输出布线138可以朝着与第四边缘M分隔开 (例如，相对远离)的部分延伸，以分别连接到第八输出焊盘238。图30是示出了根据本发明总体构思的示例性实施例的包括在图1的带式封装件 1中的半导体芯片20f的后视图。参照图30，半导体芯片20f可以在其后表面上包括与第一边缘21相邻的输入焊盘 410和输出焊盘230。半导体芯片20f还可以包括与第二边缘22相邻设置的输出焊盘230a、 与第三边缘23相邻设置的输出焊盘230b和与第四边缘M相邻设置的输出焊盘230c。图 30中示出的半导体芯片20f对应于图沈中示出的示例性实施例和图28中示出的示例性实施例组合在一起的情况。图31是示出了根据本发明总体构思的示例性实施例的图1的带式封装件1的A 区的放大平面图。图31中示出的半导体芯片20f对应于参照图30描述的半导体芯片20f。 本发明的总体构思可以包括图31中示出的示例性实施例与上述实施例相组合的情况。参照图31，焊盘布置成多行以与安装在带式布线基底10上的半导体芯片20f的所有边缘相邻。即，输出焊盘230和输入焊盘410可以与第一边缘21相邻地设置，输出焊盘 230a可以与半导体芯片20f的面对第一边缘21的第二边缘22相邻地设置，输出焊盘230b 和230c可以与垂直于第一边缘21的第三边缘23或第四边缘M相邻地设置或者与第三边缘23和第四边缘M两者相邻地设置。上文已经参照图25、27和图四描述了分别连接到输入焊盘410和输出焊盘230、230a、230b和230c的输入布线310和输出布线130、130a、 130b 和 130c。图32是示出了根据本发明构思的示例性实施例的包括在图1的带式封装件1中的半导体芯片20g的后视图。参照图32，半导体芯片20g可以在其后表面上包括与第一边缘21相邻设置的焊盘 630、与第二边缘22相邻设置的焊盘630a、与第三边缘23相邻设置的焊盘630b和与第四边缘24相邻设置的焊盘630c。焊盘630、630a、630b和630c可以执行输入和输出功能。焊盘630、630a、630b和630c例如可以形成在存储器半导体芯片的后表面上。另外，焊盘630、 630a、630b和630c可以具有相同的形状，例如，正方形形状。此外，半导体芯片20g可以是存储器半导体芯片。焊盘630、630a、630b和630c均包括布置成多行的焊盘。焊盘可以对应于图2中示出的示例性实施例与图17中示出的示例性实施例组合在一起的情况以及图沈中示出的示例性实施例与图28中示出的示例性实施例组合在起的情况。即，焊盘630可以包括第一输出焊盘631和第二输出焊盘632。焊盘630a可以包括第三输出焊盘633和第四输出焊盘 634。焊盘630b可以包括第五输出焊盘635和第六输出焊盘636。焊盘630c可以包括第七输出焊盘637和第八输出焊盘638。图32中示出的第一输出焊盘631、第二输出焊盘632、第三输出焊盘633、第四输出焊盘634、第五输出焊盘635、第六输出焊盘636、第七输出焊盘 637和第八输出焊盘638与上文结合本发明总体构思的示例性实施例详细讨论的第一输出焊盘、第二输出焊盘、第三输出焊盘、第四输出焊盘、第五输出焊盘、第六输出焊盘、第七输出焊盘和第八输出焊盘相似。图33是示出了根据本发明总体构思的示例性实施例的图1的带式封装件1的A 区的放大平面图。图33中示出的半导体芯片20g对应于参照图32描述的半导体芯片20g。 本发明构思可以包括图33中示出的示例性实施例与上述实施例相组合的情况。参照图33，焊盘布置成多行以与安装在带式布线基底10上的半导体芯片20g的所有边缘相邻。焊盘630可以与第一边缘21相邻地设置，焊盘630a可以与半导体芯片20g 的面向第一边缘21的第二边缘22相邻地设置，焊盘630b和630c可以与垂直于第一边缘 21的第三边缘23或第四边缘M相邻地设置或者与第三边缘23和第四边缘M两者相邻地设置。焊盘630可以包括第一输出焊盘631和第二输出焊盘632。焊盘630a可以包括第三输出焊盘633和第四输出焊盘634。焊盘630b可以包括第五输出焊盘635和第六输出焊盘636。焊盘630c可以包括第七输出焊盘637和第八输出焊盘638。图33中示出的第一输出焊盘631、第二输出焊盘632、第三输出焊盘633、第四输出焊盘634、第五输出焊盘635、第六输出焊盘636、第七输出焊盘637和第八输出焊盘638与上文结合本发明总体构思的示例性实施例详细讨论的第一输出焊盘、第二输出焊盘、第三输出焊盘、第四输出焊盘、第五输出焊盘、第六输出焊盘、第七输出焊盘和第八输出焊盘相似。已经参照图25、图27和图四描述了分别连接到焊盘630、630a、630b和630c的多条布线530、530a、530b和530c。S卩，与第一边缘21相邻设置的布线530可以包括对应于上面描述的第一输出布线131和第二输出布线132的多条第一布线531和多条第二布线 532。与第二边缘22相邻设置的布线530a可以包括对应于上面描述的第三输出布线133 和第四输出布线134的多条第三布线533和多条第四布线534。与第三边缘23相邻设置的布线530b可以包括对应于上面描述的第五输出布线135和第六输出布线136的多条第五布线535和多条第六布线536。与第四边缘M相邻设置的布线530c可以包括对应于上面描述的第七输出布线137和第八输出布线138的多条第七布线537和多条第八布线538。图34示出了说明根据本发明总体构思的示例性实施例的根据包括在带式封装件中的半导体芯片(例如，包括在带式封装件1中的半导体芯片20)的焊盘的布置的热应力效应的曲线。曲线示出了在半导体芯片工作时由于传递到焊盘的热导致的沿着半导体芯片的边缘的热应力分布。在图34中，情况A示出了沿着半导体芯片(例如，半导体芯片20)的边缘均勻地布置焊盘时的情况。在这种情况下，热应力在半导体芯片的外部部分(例如，与半导体芯片 20的第三边缘23和第四边缘M相邻的部分)比在中心部分要高。由于热传递，导致在最外面的部分的热应力低。由于从中心部分向外部部分散热，所以可以稳定地保持半导体芯片的可靠性。情况B示出了在半导体芯片的中心部分沿多行布置焊盘时的情况。在这种情况下，热应力在半导体芯片的中心部分是高的，这样会劣化半导体芯片的可靠性。情况C示出了在半导体芯片的外部部分(例如，与半导体芯片20的第三边缘23 和第四边缘M相邻的部分)沿多行布置焊盘时的情况。在这种情况下，半导体芯片的外部部分的热应力与半导体芯片的中心部分的热应力相似。与以虚线所示出的沿一行布置焊盘的情况相比，沿多行布置焊盘的情况示出了增加的热应力。然而，在情况C下，从中心部分向外部部分散热，因此，可以稳定地保持半导体芯片的可靠性。例如，图3中示出的示例性实施例可以具有这种效果。图35是示出了根据本发明总体构思的示例性实施例的包括带式封装件1的显示装置1000的透视图。参照图35，显示装置1000可以是薄膜晶体管-液晶显示器(TFT-IXD)、等离子体显示面板(PDP)、有机发光显示器(OLED)或场发射显示器(FED)。显示装置1000可以是 TFT-LCD。显示装置1000可以显示图像，并且可以包括显示面板1100，显示面板1100包括前面板1110和后面板1120。显示面板1100可以包括多条栅极线(未示出)、多条数据线 (未示出)和多个像素(未示出)。像素可以分别形成在栅极线和数据线之间的交叉点中。 像素均可以包括薄膜晶体管(未示出)，薄膜晶体管包括连接到栅极线的栅电极和连接到数据线的源电极。底板1200设置在显示面板1100的后侧。多个印刷电路板1130附于底板1200。 根据本发明总体构思的示例性实施例的带式封装件1可以电连接到印刷电路板1130。带式封装件1的输入布线110可以电连接到印刷电路板1130。带式封装件1的输出布线130 可以电连接到显示面板1100。安装在带式封装件1上的半导体芯片20可以包括用来驱动显示面板1100的驱动电路。例如，半导体芯片20可以包括用来驱动栅极线的栅极驱动器和用来驱动数据线的数据驱动器。印刷电路板1130可以包括时序控制器(未示出)和电源单元(未示出)。时序控制器可以控制栅极驱动器和数据驱动器的驱动时序。电源单元可以对显示面板1100和安装在带式封装件1上的半导体芯片20的驱动电路供电。图36是示出了根据本发明总体构思的示例性实施例的包括带式封装件(例如，带式封装件1)的系统的示意性框图。图36是根据本发明总体构思的示例性实施例的包括带式封装件1的系统6000的
示意性图。参照图36，系统6000可以包括控制器6100、输入/输出单元6200、存储单元6300、 接口单元6400和具有上面讨论的如图35所示的带式封装件1的显示装置1000。系统6000 可以是移动系统或者发送或接收数据的系统。移动系统可以是个人数字助理(PDA)、便携式计算机、网络写手板、无线电话、移动电话、数字音乐播放器或存储卡。控制器6100执行软件程序并且控制系统6000。控制器6100可以是微处理器、数字信号处理器或微控制器等。 输入/输出单元6200可以用来输入或输出系统6000的数据。系统6000利用输入/输出单元6200连接到外部设备(例如，个人计算机或网络)，以从外部设备接收数据或者向外部设备发送数据。输入/输出单元6200可以是按键、键盘或显示器。系统6000可以包括具有带式封装件1的显示装置1000，以向用户显示输出。存储单元6300可以存储用来操作控制器6100的代码和/或数据和/或可以存储由控制器6100处理过的数据。存储单元 6300可以包括根据本发明总体构思的示例性实施例的带式封装件。接口单元6400可以是系统6000与外部设备之间的数据传输路径。控制器6100、输入/输出单元6200、存储单元 6300和接口单元6400可以通过总线6500相互通信。例如，系统6000可以用于移动电话、 MP3播放器、导航系统、便携式多媒体播放器(PMP)、固态盘(SSD)或家用电器。系统6000 的控制器6100、输入/输出单元6200、存储单元6300、接口单元6400和总线6500中的至少一种可以包括在上面描述的至少在图1中示出的带式封装件1上。
前述是示例性实施例的举例说明，并不被解释为对示例性实施例的限制。虽然已经示出并描述了示例性实施例，但是本领域普通技术人员应该容易理解，在实质上不脱离示例性实施例的新颖性教导、应用和优点的情况下能够在示例性实施例中进行许多修改。 因此，所有这些修改意图包括在权利要求的范围内。示例性实施例由权利要求以及包括在此的权利要求的等同物来限定。
权利要求
1.一种带式封装件，所述带式封装件包括 带式布线基底，包括第一布线和第二布线；半导体芯片，安装在带式布线基底上，并且包括第一边缘、与第一边缘相邻设置的第一焊盘以及与第一边缘分隔得比第一焊盘与第一边缘分隔得远的第二焊盘， 其中，第一布线连接到第一焊盘的相对靠近第一边缘的部分， 其中，第二布线连接到第二焊盘的相对远离第一边缘的部分。
2.如权利要求1所述的带式封装件，其中，第一布线和第二布线沿相反的方向分别连接到第一焊盘和第二焊盘。
3.如权利要求1所述的带式封装件，其中，第一布线和第二布线彼此平行地延伸。
4.如权利要求1所述的带式封装件，其中，第二布线包括一个或多个弯曲部分。
5.如权利要求4所述的带式封装件，其中，至少一些弯曲部分是成垂直型的或曲线型的。
6.如权利要求1所述的带式封装件，其中，第二布线包括 第一部分，沿第一方向延伸；第二部分，连接到第一部分并且从第一部分沿与第一方向成第一角度的第二方向延伸；第三部分，连接到第二部分，从第二部分沿与第二方向成第二角度的第三方向延伸，并且连接到第二焊盘的相对远离第一边缘的部分。
7.如权利要求6所述的带式封装件，其中，第二部分连接到第一部分的端部区域和第三部分的端部区域。
8.如权利要求6所述的带式封装件，其中，第二部分连接到第一部分和第三部分以与第一部分和第三部分交叉。
9.如权利要求1所述的带式封装件，其中，第二布线包括 第一部分，沿第一方向延伸；第二部分，连接到第一部分，从第一部分沿与第一方向成第一角度的第二方向延伸，并且连接到第二焊盘的相对远离第一边缘的部分。
10.如权利要求1所述的带式封装件，其中，第二焊盘与第一焊盘相对于第一边缘沿垂直方向布置。
11.一种带式封装件，所述带式封装件包括带式布线基底，包括一条或多条第一布线和一条或多条第二布线； 半导体芯片，安装在带式布线基底上，并且包括第一边缘、沿第一行布置成与第一边缘相邻设置并与第一边缘隔开第一距离的一个或多个第一焊盘以及沿第二行布置成与第一边缘隔开第二距离的一个或多个第二焊盘，所述第二距离比所述第一距离大，其中，每条第一布线连接到每个第一焊盘的与第一边缘隔开所述第一距离的部分， 其中，每条第二布线连接到每个第二焊盘的相对远离第一边缘的部分。
12.如权利要求11所述的带式封装件，其中，多个第二焊盘彼此相邻。
13.如权利要求11所述的带式封装件，其中，多条第二布线彼此相邻。
14.如权利要求11所述的带式封装件，其中，多条第二布线沿相同的方向延伸以分别连接到第二焊盘。
15.如权利要求11所述的带式封装件，其中，多条第二布线沿相反的方向延伸以分别连接到第二焊盘。
16.如权利要求11所述的带式封装件，其中，每个第二焊盘与连接到所述每个第二焊盘的每条第二布线相邻地设置。
17.一种带式封装件，所述带式封装件包括带式布线基底，包括一条或多条输入布线、一条或多条第一输出布线和一条或多条第二输出布线；半导体芯片，安装在带式布线基底上，并且包括第一边缘、分别连接到输入布线的输入焊盘、沿第一行布置以与第一边缘相邻设置的一个或多个第一输出焊盘以及沿第二行布置以与第一边缘分隔得比第一输出焊盘与第一边缘分隔得远的一个或多个第二输出焊盘，其中，每条第一输出布线连接到每个第一输出焊盘的相对靠近第一边缘的部分，其中，每条第二输出布线连接到每个第二输出焊盘的相对远离第一边缘的部分。
18.如权利要求17所述的带式封装件，其中，输入焊盘包括沿第三行布置以与第一边缘相邻设置的一个或多个第一输入焊盘以及沿第四行布置以与第一边缘分隔得比第一输入焊盘与第一边缘分隔得远的一个或多个第二输入焊盘。
19.如权利要求18所述的带式封装件，其中，输入布线包括第一输入布线和第二输入布线，每条第一输入布线连接到每个第一输入焊盘的相对靠近第一边缘的部分，每条第二输入布线连接到每个第二输入焊盘的相对远离第一边缘的部分。
20.一种带式封装件，所述带式封装件包括带式布线基底，包括第一布线和第二布线；半导体芯片，安装在带式布线基底上，半导体芯片具有第一边缘；第一焊盘，设置在半导体芯片上从而以第一轴为中心并且与第一边缘分隔开第一距离，第一焊盘结合到第一布线；第二焊盘，设置在半导体芯片上从而以第一轴为中心并且与第一边缘分隔开第二距离，第二焊盘结合到第二布线，所述第二距离比所述第一距离大。
21.如权利要求20所述的带式封装件，所述带式封装件还包括与第一焊盘相邻设置的至少一个输入焊盘，其中，带式布线基底包括结合到所述至少一个输入焊盘的输入布线。
22.如权利要求20所述的带式封装件，所述带式封装件还包括与第二布线相邻设置的至少一个输入焊盘。
23.如权利要求20所述的带式封装件，所述带式封装件还包括第一输入焊盘，设置在半导体芯片上从而以第三轴为中心并且与第一边缘分隔开第三距离，第一输入焊盘结合到包括在带式布线基底中的第一输入布线；第二输入焊盘，设置在半导体芯片上从而以第三轴为中心并且与第一边缘分隔开第四距离，第二输入焊盘结合到包括在带式布线基底中的第二输入布线，所述第四距离比所述第三距离大。
24.如权利要求23所述的带式封装件，其中，第二输入布线与第一输入焊盘和第二输入焊盘相邻地设置。
25.如权利要求23所述的带式封装件，其中，第二输入布线与第一焊盘和第二焊盘中的至少一个相邻。
26.如权利要求23所述的带式封装件，其中，第二输入焊盘与第一边缘分隔开第四距离以与半导体芯片的第二边缘相邻。
27.一种带式封装件，所述带式封装件包括带式布线基底，包括第一布线和第二布线；半导体芯片，安装在带式布线基底上，半导体芯片具有第一边缘；多个第一焊盘，设置在半导体芯片上以分别以彼此平行的多个轴为中心，所述多个第一焊盘与第一边缘分隔开第一距离，所述多个第一焊盘中的每个第一焊盘结合到第一布线.一入 ，多个第二焊盘，设置在半导体芯片上以分别以所述多个轴为中心并且与第一边缘分隔开第二距离，所述多个第二焊盘中的每个第二焊盘结合到第二布线，所述第二距离比所述第一距离大。
28.如权利要求27所述的带式封装件，所述带式封装件还包括与所述多个第一焊盘中的至少一个第一焊盘相邻设置的至少一个输入焊盘，其中，带式布线基底包括结合到所述至少一个输入焊盘的输入布线。
29.如权利要求27所述的带式封装件，所述带式封装件还包括与第二布线相邻设置的至少一个输入焊盘。
30.如权利要求27所述的带式封装件，所述带式封装件还包括第一输入焊盘，设置在半导体芯片上从而以第三轴为中心并且与第一边缘分隔开第三距离，第一输入焊盘结合到包括在带式布线基底中的第一输入布线；第二输入焊盘，设置在半导体芯片上从而以第三轴为中心并且与第一边缘分隔开第四距离，第二输入焊盘结合到包括在带式布线基底中的第二输入布线，所述第四距离比所述第三距离大。
31.如权利要求30所述的带式封装件，其中，第二输入布线与第一输入焊盘和第二输入焊盘相邻地设置。
32.如权利要求30所述的带式封装件，其中，第二输入布线与所述多个第一焊盘中的至少一个第一焊盘和所述多个第二焊盘中的至少一个第二焊盘相邻。
33.如权利要求30所述的带式封装件，其中，第二输入焊盘与第一边缘分隔开所述第四距离以与半导体芯片的第二边缘相邻。
全文摘要
本发明公开了一种带式封装件。带式封装件提供了均具有最小间距的多个输入部分和多个输出部分。带式封装件包括带式布线基底，包括第一布线和第二布线；半导体芯片，安装在带式布线基底上，并且包括第一边缘、与第一边缘相邻设置的第一焊盘以及与第一边缘分隔得比第一焊盘与第一边缘分隔得远的第二焊盘，其中，第一布线连接到第一焊盘的与第一边缘分隔开第一距离的部分，其中，第二布线连接到第二焊盘的与第一边缘分隔开第二距离的部分，所述第二距离比所述第一距离大。
文档编号H01L23/488GK102412222SQ20111028961
公开日2012年4月11日 申请日期2011年9月20日 优先权日2010年9月20日
发明者林沼英, 金东汉 申请人:三星电子株式会社