专利名称：一种正八边形霍尔盘结构的cmos传感器及其制作方法
技术领域：
本发明涉及一种CMOS传感器及其制作方法，特别涉及一种正八边形霍尔盘结构的CMOS传感器及其制作方法。
背景技术：
目前，CMOS霍尔效应传感器通常由一块简单的方形导体材料(即霍尔盘)制成， 比如说η阱电阻，在其周边留出至少四个端子，用于输出电流并引出磁场感应电压。其中霍尔盘偏置电流从其中两个位置相反的端子经过，另外两个端子的位置与电流端子的位置成垂直的方向，叫做电压端子。当有磁场垂直施加到导体表面时，可以在电压端子上检测到有电压输出，根据霍尔效应，称之为霍尔电压。现有的CMOS霍尔盘的一个主要问题就是输出失调。即当没有磁场存在时，电压端子上也会输出电压，这势必会对磁场测量带来很大的误差。这种影响的主要原因在于制造工艺的缺陷和制造材料的不一致性。
发明内容
为了解决上述技术问题，本发明提供了一种高灵敏度、低输出失调的正八边形霍尔盘结构的CMOS传感器及其制作方法。本发明解决上述的技术问题的技术方案是一种正八边形霍尔盘结构的CMOS传感器，包括P型衬底、正八边形η阱、P+掺杂区、η+掺杂区、耗尽层、浅掺杂P+掺杂区、氧化层和铝层，所述的正八边形η阱位于ρ型衬底上，ρ+掺杂区位于正八边形η阱边缘外侧，η+ 掺杂区位于正八边形η阱边缘内侧，所述的耗尽层位于正八边形η阱与P型衬底的交界处， 所述的浅掺杂P+掺杂区位于正八边形η阱上方，所述的氧化层位于正八边形η阱表面，铝层位于η+掺杂区上方。一种正八边形霍尔盘结构的CMOS传感器的制作方法，包括以下步骤
(1)在P型衬底上注入一层正八边形η阱；
(2)在正八边形η阱边缘外侧注入两个ρ+掺杂区；
(3)在正八边形η阱每条边的边缘内侧注入η+掺杂区；
(4)在正八边形η阱与ρ型衬底的交界处由离子的扩散效应形成一层耗尽层；
(5)在正八边形η阱上方注入一层浅掺杂的ρ+掺杂区，使其覆盖整个正八边形η阱区
域；
(6)在整个正八边形η阱表面生长一层氧化层；
(7)用特制的光刻掩模版光刻掉η+掺杂区上方的氧化层；
(8)在去掉氧化层的区域生长一层铝层，作为金属电极，从而引出正八边形η阱的八个端子。由于采用上述技术方案，本发明的有益效果是(1)由于采用了正八边形霍尔盘结构，则可以提供八个端子，从而可以产生八个电流方向，使得失调得以大大减少。(2)由于在正八边形η阱上方注入一层浅掺杂的P+掺杂区，使其覆盖整个正八边形η阱区域，增大了平均电阻率，减小了半导体薄片的厚度，从而提高了霍尔盘的磁场灵敏度。下面结合附图和具体实施方式
对本发明作进一步详细的说明。
图1为本发明的纵切方向结构示意图。图2为本发明的横切方向结构示意图。
具体实施例方式如图1、图2所示，一种正八边形霍尔盘结构的CMOS传感器，包括ρ型衬底207、正八边形 η 阱 208、ρ+掺杂区 211、η+掺杂区(201、202、203、204、205，其中 201、202、203、204、 205分别对应图1中的端子1、端子2、端子3、端子4和端子5)、耗尽层210、浅掺杂ρ+掺杂区209、氧化层212和铝层213，所述的正八边形η阱208位于ρ型衬底207上，ρ+掺杂区 211位于正八边形η阱208边缘外侧，η+掺杂区(201、202、203、204、205)位于正八边形η 阱208边缘内侧，所述的耗尽层210位于正八边形η阱208与ρ型衬底207的交界处，所述的浅掺杂P+掺杂区209位于正八边形η阱208上方，所述的氧化层212位于正八边形η阱 208 表面，铝层 213 位于 η+掺杂区(201、202、203、204、205)上方。图 1 中的 1、2、3、4、5、6、 7、8分别为正八边形η阱208每条边上所对应的端子。一种正八边形霍尔盘结构的CMOS传感器的制作方法，具体制作过程如下
(1)在P型衬底207上注入一层正八边形η阱208；
(2)在正八边形η阱208边缘外侧注入两个ρ+掺杂区211；
(3)在正八边形η阱208每条边的边缘内侧注入η+掺杂区，图2中η+掺杂区201，202， 203，204，205分别对应图1中端子1，端子2，端子3，端子4，端子5，这些η+掺杂区即为用于注入电流和输出霍尔电压的端子；
(4)在正八边形η阱208与ρ型衬底207的交界处由于离子的扩散效应从而形成一层耗尽层210，当电流从一个η+掺杂区注入时，电子便在此耗尽层210进行传输，达到正八边形η阱对应边所在的η+掺杂区，从而行成了电流，由于耗尽层在整个η阱区域内都存在，因此电子有可能传输到相邻边的η+掺杂区，这种现象称之为”短路效应”，会对霍尔电压的产生带来不好的影响，因此针对这种现象，本发明提出的八边形结构的特征在于形成了多个电流方向，对短路效应带来的影响进行了平均，从而降低了霍尔电压的非线性变化；
(5)在正八边形η阱208的上方在注入一层浅掺杂的ρ+掺杂区209，使其覆盖整个η 阱区域，此步骤的目的在于浅掺杂的P+注入209增大了平均电阻率，减小了半导体薄片的厚度，从而可以提高霍尔盘的磁场灵敏度；此外，浅掺杂的P+注入209可以使电流通路原理硅衬底与氧化层的交界面，并降低了表面效应的影响；
(6)在整个正八边形η阱208表面生长一层氧化层212；
(7)用特制的光刻掩模版光刻掉η+掺杂区上方的氧化层212；
(8)在去掉氧化层的区域生长一层铝层213，作为金属电极，从而引出正八边形的八个端子。
权利要求
1.一种正八边形霍尔盘结构的CMOS传感器，其特征在于包括ρ型衬底、正八边形η 阱、P+掺杂区、η+掺杂区、耗尽层、浅掺杂P+掺杂区、氧化层和铝层，所述的正八边形η阱位于P型衬底上，P+掺杂区位于正八边形η阱边缘外侧，η+掺杂区位于正八边形η阱边缘内侧，所述的耗尽层位于正八边形η阱与P型衬底的交界处，所述的浅掺杂P+掺杂区位于正八边形η阱上方，所述的氧化层位于正八边形η阱表面，铝层位于η+掺杂区上方。
2.一种正八边形霍尔盘结构的CMOS传感器的制作方法，其特征在于，包括以下步骤1)在P型衬底上注入一层正八边形η阱；2)在正八边形η阱边缘外侧注入两个P+掺杂区；3)在正八边形η阱每条边的边缘内侧注入η+掺杂区；4)在正八边形η阱与ρ型衬底的交界处由离子的扩散效应形成一层耗尽层；5)在正八边形η阱上方注入一层浅掺杂的P+掺杂区，使其覆盖整个正八边形η阱区域；6)在整个正八边形η阱表面生长一层氧化层；7)用特制的光刻掩模版光刻掉η+掺杂区上方的氧化层；8)在去掉氧化层的区域生长一层铝层，作为金属电极，从而引出正八边形η阱的八个端子。
全文摘要
本发明公开了一种正八边形霍尔盘结构的CMOS传感器及其制作方法，包括p型衬底、正八边形n阱、p+掺杂区、n+掺杂区、耗尽层、浅掺杂p+掺杂区、氧化层和铝层，所述的正八边形n阱位于p型衬底上，p+掺杂区位于正八边形n阱边缘外侧，n+掺杂区位于正八边形n阱边缘内侧，所述的耗尽层位于正八边形n阱与p型衬底的交界处，所述的浅掺杂p+掺杂区位于正八边形n阱上方，所述的氧化层位于正八边形n阱表面，铝层位于n+掺杂区上方。本发明的正八边形霍尔盘提供了八个端子，从而可以产生八个电流方向，使得失调得以大大减少。
文档编号H01L43/04GK102509767SQ201110344479
公开日2012年6月20日 申请日期2011年11月4日 优先权日2011年11月4日
发明者夏宇, 郭晓雷, 金湘亮 申请人:湖南追日光电科技有限公司