专利名称：一种BiCMOS工艺中寄生N-I-P型PIN器件结构及其制造方法
技术领域：
本发明涉及半导体制造领域，特别是涉及一种BiCMOS工艺中寄生N-1P型PIN器件结构。本发明还涉及一种BiCMOS工艺中寄生N-1P型PIN器件结构的制造方法。
背景技术：
常规的Bipolar (绝缘栅双极型晶体管)采用高掺杂的集电区埋层，以降低集电区电阻，采用高浓度高能量N型注入，连接集电区埋层，形成集电极引出端(collectorpick-up)。集电区埋层上外延中低掺杂的集电区，在P型掺杂的外延形成基区，然后重N型掺杂多晶娃构成发射极，最终完成bipolar的制作。
发明内容
本发明要解决的技术问题是提供一种BICMOS工艺中的寄生N-1-P型PIN器件结构能实现低插入损耗和高隔离度。为此，本发明还提供了一种一种BICMOS工艺中的寄生N-1-P型PIN器件结构的制作方法。为解决上述技术问题，本发明的寄生N-1-P型PIN器件结构，包括:P型衬底上形成有有源区、P型膺埋层和浅沟槽隔离，浅沟槽隔离形成于P型膺埋层的上方，P型膺埋层和浅沟槽隔离位于有源区两侧，P型膺埋层与有源区相连；N型重掺杂区形成于有源区上方，多晶硅层形成于钱沟槽隔离区上方与N型重掺杂区相邻；N型重掺杂区和P型膺埋层分别通过接触孔弓I出连接金属连线。其中，所述有源区具有P型杂质。本发明的寄生N-1-P型PIN器件结构的制造方法，包括:(I)在P型衬底上制作浅沟槽隔离，在浅沟槽隔离底部注入形成P型膺埋层；(2)淀积多晶硅层；(3)注入形成N型重掺杂区；(4)去除部分多晶硅层，将P型膺埋层和N型重掺杂区分别通过接触孔引出，在接触孔中填充钛或锡以及金属钨，连接金属连线。进一步改进，在步骤(2)和(3)之间，增加步骤(A)注入轻掺杂P型杂质形成有源区，热退火。进一步改进，实施步骤(I)时，注入硼或铟杂质，剂量为IeHcnT2至lel6Cm_2，能量小于15keV0进一步改进,实施步骤(4)时,注入磷或砷杂质,剂量为lel4cm_2至lel6cm_2,能量为 2keV 至 IOOkeV0进一步改进,实施步骤(A)时,注入硼或铟杂质,剂量为lel2cm_2至5el3cm_2,能量为 IOOkeV 至 2000keV。本发明的寄生N-1-P型PIN器件结构其P型区通过在浅沟槽隔离底部进行高剂量、低能量的P型杂质注入形成；其I型区在有源区进行P型轻掺杂注入或不进行杂质注入形成；其N型区在源区表面淀积多晶硅(及NPN管的发射极多晶硅)，进行重掺杂注入形成。控制所述有源区宽度，保证膺埋层的P型重掺杂可以往中间扩散并有效连接。本发明的寄生N-1-P型PIN器件结构从TCAD (计算机辅助设计技术)模拟(如图3所示)，以SiGe HBT为例，基区外延掺杂的是锗和硼的寄生PIN的结果来看，在选取合适的PIN结构的(包括有源区宽度等)情况下，该PIN器件的能实现插入损耗在2dB以下，隔离度达到30dB以上.本发明的寄生N-1-P型PIN器件结构及其制作方法能实现低插入损耗和高隔离度。
下面结合附图与具体实施方式
对本发明作进一步详细的说明:图1是一种传统PIN器件结构的示意图。图2是本发明PIN器件结构的示意图。图3是本发明PIN器件结构与传统PIN器件结构正向电压-电流特性曲线图。图4是本发明PIN器件结构制造方法的流程图。图5是本发明PIN器件结构制造方法的示意图一，其显示步骤(I)所形成的器件结构。图6是本发明PIN器件结构制造方法的示意图一，其显示步骤(2)所形成的器件结构。图7是本发明PIN器件结构制造方法的示意图二，其显示步骤(3)所形成的器件结构。图8是本发明PIN器件结构制造方法的示意图三，其显示步骤(4)所形成的器件结构。
具体实施例方式如图2所示，本发明的寄生N-1-P型PIN器件结构，包括:P型衬底上形成有有源区、P型膺埋层和浅沟槽隔离，浅沟槽隔离形成于P型膺埋层的上方，P型膺埋层和浅沟槽隔离位于有源区两侧，P型膺埋层与有源区相连；N型重掺杂区形成于有源区上方，多晶硅层形成于钱沟槽隔离区上方与N型重掺杂区相邻；N型重掺杂区和P型膺埋层分别通过接触孔弓丨出连接金属连线；其中，所述有源区具有P型杂质。如图4所示，本发明的寄生N-1-P型PIN器件结构的制造方法，包括:(I)如图5所示，在P型衬底上制作浅沟槽隔离，在浅沟槽隔离底部注入形成P型膺埋层；(2)如图6所示，注入轻掺杂P型杂质形成有源区，热退火。(3)如图7所示，淀积多晶硅层；(4)如图8所示，注入形成N型重掺杂区；(5)去除部分多晶硅层，将P型膺埋层和N型重掺杂区分别通过接触孔引出，在接触孔中填充钛或锡以及金属钨，连接金属连线形成如图1所示器件结构。以上通过具体实施方式
和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
权利要求
1.一种BiCMOS工艺中寄生N-1-P型PIN器件结构，其特征是，包括:P型衬底上形成有有源区、P型膺埋层和浅沟槽隔离，浅沟槽隔离形成于P型膺埋层的上方，P型膺埋层和浅沟槽隔离位于有源区两侧，P型膺埋层与有源区相连小型重掺杂区形成于有源区上方，多晶硅层形成于钱沟槽隔离区上方与N型重掺杂区相邻；N型重掺杂区和P型膺埋层分别通过接触孔引出连接金属连线。
2.如权利要求1所述的寄生N-1-P型PIN器件结构，其特征是:所述有源区具有P型杂质。
3.一种BiCMOS工艺中寄生N-1-P型PIN器件结构的制造方法，其特征是，包括: (1)在P型衬底上制作浅沟槽隔离，在浅沟槽隔离底部注入形成P型膺埋层； (2)淀积多晶硅层； (3)注入形成N型重掺杂区； (4)去除部分多晶硅层，将P型膺埋层和N型重掺杂区分别通过接触孔引出，在接触孔中填充钛或锡以及金属钨，连接金属连线。
4.如权利要求3所述的制造方法，其特征是:在步骤⑵和(3)之间，增加步骤(A)注入轻掺杂P型杂质形成有源区，热退火。
5.如权利要求3所述的制造方法，其特征是:实施步骤(I)时，注入硼或铟杂质，剂量为 lel4cm 2 至 lel6cm 2，能量小于 15keV。
6.如权利要求3所述的制造方法，其特征是:实施步骤(4)时，注入磷或砷杂质，剂量为 lel4cm 2 至 lel6cm 2，能量为 2keV 至 IOOkeV。
7.如权利要求4所述的制造方法，其特征是:实施步骤(A)时，注入硼或铟杂质，剂量为 lel2cnT2 至 5el3cnT2，能量为 IOOkeV 至 2000keV。
全文摘要
本发明公开了一种BiCMOS工艺中寄生N-I-P型PIN器件结构，包括P型衬底上形成有有源区、P型膺埋层和浅沟槽隔离，浅沟槽隔离形成于P型膺埋层的上方，P型膺埋层和浅沟槽隔离位于有源区两侧，P型膺埋层与有源区相连；N型重掺杂区形成于有源区上方，多晶硅层形成于钱沟槽隔离区上方与N型重掺杂区相邻；N型重掺杂区和P型膺埋层分别通过接触孔引出连接金属连线。本发明还公开了一种BiCMOS工艺中寄生N-I-P型PIN器件结构的制造方法。本发明的寄生N-I-P型PIN器件结构及其制造方法能实现插入损耗在2dB以下，隔离度达到30dB以上。
文档编号H01L21/331GK103107186SQ20111035568
公开日2013年5月15日 申请日期2011年11月11日 优先权日2011年11月11日
发明者胡君, 刘冬华, 钱文生, 段文婷, 石晶 申请人:上海华虹Nec电子有限公司