专利名称：带选择性浅槽通孔的ldmos及其制备方法
技术领域：
本发明涉及半导体集成电路制造领域，特别是涉及一种带选择性浅槽通孔的LDMOS的结构及其制备方法。
背景技术：
横向双扩散金属氧化物半导体(Laterally Diffused Metal OxideSemiconductor, LDMOS)器件，由于与CMOS工艺的良好兼容性，目前已被广泛应用于CDMA等移动通讯领域。典型的LDMOS器件的结构如图1所示，该LDMOS中寄生有一个由漏极-体区-阱组成双极型晶体管(BJT)，一旦寄生的BJT起作用，LDMOS的反向击穿电压就会降低到该寄生BJT的发射极-集电极击穿电压；另外，由于BJT有二次击穿效应，会使得LDMOS也发生二次击穿，使安全工作区(SOA)相应减小，这两个问题都会导致LDMOS的可靠性降低。为了解决由BJT引起的可靠性问题，在现有的B⑶(Bipolar-CMOS-DMOS)工艺中，通常会在LDMOS的源端形成一块与体区同型掺杂的区域(即图1中两个源区中间的区域)，让LDMOS的体区与源端短接。典型的LDMOS的制备工艺流程是在埋层、外延工艺之后，通过光刻、注入、扩散工艺形成阱，然后通过光刻、刻蚀、氧化工艺形成场氧作为隔离，接着做栅氧及成长栅极多晶硅，通过光刻及刻蚀工艺形成栅极，然后通过光刻、注入、扩散工艺形成体区，最后通过光刻及注入工艺形成源极/漏极。由于光刻及注入工艺的局限性，在进行LDMOS的源/漏端注入工艺时，定义与体区同型掺杂区域的图形会较小，该区域的光阻(如图2中箭头所示)易被损坏，如果该光阻受损，LDMOS的体区就不能引出，与源端短接在一起，如图3所示，这样，寄生的BJT就会降低LDMOS的反向击穿电压，减小LDMOS的S0A，进而导致LDMOS的可靠性降低。
发明内容
本发明要解决的技术问题是提供一种带选择性浅槽通孔的LDMOS的制备方法，它可以彻底解决LDMOS中由寄生BJT引起的可靠性问题。为解决上述技术问题，本发明的带选择性浅槽通孔的LDMOS的制备方法，包括以下工艺步骤:I)在衬底上形成外延层、阱、栅极、体区、源区和漏区；2)成长底层层间膜；3)成长阻挡层；4)涂布光阻，曝光，刻蚀掉要制作浅槽通孔的区域的阻挡层；5)去掉光阻，成长顶层层间膜；6)涂布光阻，曝光，进行高选择性刻蚀，刻蚀掉所述浅槽通孔区域的顶层层间膜和底层层间膜，并将源极、漏极和栅极区域的通孔刻蚀到阻挡层；
7)高选择性浅槽通孔刻蚀，将所述浅槽通孔刻蚀至体区；8)在所述浅槽通孔的底部，离子注入与体区同型的掺杂源；9)高选择性通孔刻蚀，刻蚀掉源极、漏极和栅极区域的阻挡层和底层层间膜；10)按照常规工艺流程进行后续的制备工艺，直至完成LDMOS的制备。本发明要解决的另一技术问题是提供应用上述方法制备的LDMOS的结构。为解决上述技术问题，本发明的带选择性浅槽通孔的LDM0S，其源端具有一个浅槽通孔，该浅槽通孔与体区连接，且该浅槽通孔的底部与体区同型掺杂。本发明通过多步高选择比刻蚀，在没有阻挡层的区域形成浅槽通孔，将LDMOS特定区域中垂直分布的不同型掺杂区域连接在一起，从而有效减少了源端的设计尺寸和芯片的面积。同时，由于选择性浅槽通孔技术工艺窗口大，可以有效降低可靠性风险，从而使LDMOS结构能够在不借助源端中的与体区同型掺杂的区域来引出体区与源端短接的情况下，消除寄生BJT的影响，彻底解决由寄生BJT导致的可靠性问题。
图1是现有典型的LDMOS器件的结构示意图。图2是采用现有工艺制备LDM0S，在做源/漏端注入工艺时，源/漏注入层断面的示意图。图3是图2中定义与体区同型掺杂区域的光阻受损，导致体区未与源端短接，寄生BJT影响LDMOS的SOA的示意图。图4是本发明实施例的LDMOS制备方法流程示意图。
具体实施例方式为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下:选择性浅槽通孔技术是利用通孔刻蚀时，对不同材料的刻蚀速率不同，在特定区域形成浅槽通孔，而在其他区域形成正常通孔。本实施例应用选择性浅槽通孔技术，按照如下制备工艺流程，开发出了带有选择性浅槽通孔的LDMOS:步骤1，在硅衬底上生长外延层，在外延层上制作阱，淀积一层多晶硅，刻蚀形成栅极，然后形成体区、源区和漏区(无需定义与体区同型掺杂区域)，完成LDMOS半导体的前段制备工艺，形成LDMOS的基本结构，如图4(A)所示。步骤2，成长一层厚度为0.01 10微米的底层层间膜，如图4(B)所示。本实施例中，底层层间膜材料为二氧化硅。步骤3，在底层层间膜上，用与底层层间膜有高刻蚀选择比(刻蚀选择比大于I)的材料，成长一层阻挡层，如图4(C)所示。本实施例中，阻挡层材料为氮化硅。步骤4，涂布光阻，曝光，刻蚀掉选择性浅槽通孔区域(源端)的氮化硅阻挡层，刻蚀区域宽度为0.1 100微米，如图4(D)所示。步骤5，去除光阻，然后再成长一层厚度为0.01 10微米的顶层层间膜，如图4(E)所示。本实施例中，顶层层间膜材料为二氧化硅。步骤6，涂布光阻，曝光，并进行高选择性刻蚀，刻蚀掉选择性浅槽通孔区域的顶层层间膜和底层层间膜(即将选择性浅槽通孔区域的通孔刻蚀至正常的表面)，同时将源极、漏极和栅极区域的通孔(宽度0.1 10微米)刻蚀到氮化硅阻挡层，如图4(F)所示。步骤7，进行高选择性浅槽通孔刻蚀(刻蚀选择比大于I)，将选择性浅槽通孔区域的通孔刻蚀至需连接层(即体区)，其它通孔仍停留在氮化硅阻挡层，如图4(G)所示。步骤8，在选择性浅槽通孔的底部，离子注入与体区同型的掺杂源，注入剂量为IO12 IO15原子/cm2，能量为10 2000KeV，以降低特定区域中的垂直分布的不同型掺杂区域的连接电阻，如图4(H)所示。步骤9，高选择性通孔刻蚀(刻蚀选择比大于I)，将具有氮化硅阻挡层的区域(即源极、漏极和栅极区域)的通孔刻蚀至正常表面(即刻蚀掉氮化硅和氧化硅)，而选择性浅槽通孔区域的通孔仍停于原处，如图4(1)所示。步骤10，按照现行的工艺流程，正常进行后续的半导体制备工艺，直至完成LDMOS的制备，如图4 (J)所示。
权利要求
1.带选择性浅槽通孔结构的LDMOS的制备方法，其特征在于，包括以下步骤: 1)在衬底上形成外延层、阱、栅极、体区、源区和漏区； 2)成长底层层间膜； 3)成长阻挡层； 4)涂布光阻，曝光，刻蚀掉要制作浅槽通孔的区域的阻挡层； 5)去掉光阻，成长顶层层间膜； 6)涂布光阻，曝光，进行高选择性刻蚀，刻蚀掉所述浅槽通孔区域的顶层层间膜和底层层间膜，并将源极、漏极和栅极区域的通孔刻蚀到阻挡层； 7)高选择性浅槽通孔刻蚀，将所述浅槽通孔刻蚀至体区； 8)在所述浅槽通孔的底部，离子注入与体区同型的掺杂源； 9)高选择性通孔刻蚀，刻蚀掉源极、漏极和栅极区域的阻挡层和底层层间膜； 10)按照常规工艺流程进行后续的制备工艺，直至完成LDMOS的制备。
2.根据权利要求1所述的方法，其特征在于，所述底层层间膜和顶层层间膜的材料为二氧化硅。
3.根据权利要求1所述的方法，其特征在于，步骤2)、5)中成长的底层层间膜和顶层层间膜的厚度为0.01 10微米。
4.根据权利要求1所述的方法，其特征在于，所述阻挡层的材料为氮化硅。
5.根据权利要求1所述的方法，其特征在于，步骤4)，被刻蚀掉的区域的宽度为0.1 100微米。
6.根据权利要求1所述的方法，其特征在于，步骤8)，注入的剂量为IO12 IO15原子/cm2，能量为 10 2000KeVo
7.用权利要求1所述方法制备的LDMOS器件，其特征在于，该LDMOS的源端具有一个浅槽通孔，该浅槽通孔与体区连接，且底部与体区同型掺杂。
8.根据权利要求7所述的LDMOS器件，其特征在于，所述浅槽通孔的孔径为0.1 100微米。
全文摘要
本发明公开了一种带选择性浅槽通孔的LDMOS的制备方法，在形成基本结构后，按步骤制作浅槽通孔成长底层层间膜；成长阻挡层；刻蚀掉浅槽通孔区域的阻挡层；成长顶层层间膜；多步高选择性刻蚀，在有阻挡层区域形成正常通孔，在没有阻挡层区域形成连接体区的浅槽通孔；在浅槽通孔底部注入与体区同型的掺杂源。本发明还公开了用上述方法制备的LDMOS的结构。本发明借助选择性浅槽通孔技术，将LDMOS特定区域中垂直分布的不同型掺杂区域连接在一起，有效减少了源端的设计尺寸和芯片的面积，同时提高了器件的可靠性。
文档编号H01L29/78GK103177964SQ201110435709
公开日2013年6月26日 申请日期2011年12月22日 优先权日2011年12月22日
发明者王星杰 申请人:上海华虹Nec电子有限公司