瞬变电压抑制二极管pn结的实现方法
【专利摘要】本发明公开了一种瞬变电压抑制二极管PN结的实现方法，在P型衬底上涂敷光刻胶，通过光刻定义出器件的沟槽，用光刻胶保护沟槽之外的区域，进行干法刻蚀得到沟槽；去除光刻胶，在沟槽中填充本征多晶硅；采用选择性刻蚀去除多余的本征多晶硅，经刻蚀后本征多晶硅距离沟槽顶端的距离为0.1～3μm；在沟槽中本征多晶硅的上方填充N型多晶硅；通过选择性刻蚀去除多余的N型多晶硅，并进行化学机械抛光；在N型多晶硅上形成金属硅化物，在金属硅化物中形成接触孔，实现接触孔连接；通过位于接触孔上方的金属线和位于P型衬底下方的背面电极分别引出两端电极。本发明能有效降低器件的单位电容密度。
【专利说明】瞬变电压抑制二极管PN结的实现方法
【技术领域】
[0001]本发明涉及半导体集成电路领域，特别是涉及一种低电容密度的瞬变电压抑制二极管PN结的实现方法。
【背景技术】
[0002]电压及电流的瞬态干扰是造成电子电路及设备损坏的主要原因，常给人们带来无法估量的损失。这些干扰通常来自于电力设备的起停操作、交流电网的不稳定、雷击干扰及静电放电等。一种高效能的电路保护器件TVS的出现使瞬态干扰得到了有效抑制。TVS(Transient Voltage Suppressor)或称瞬变电压抑制二极管是在稳压管工艺基础上发展起来的一种新产品，TVS和齐纳稳压管都能用作稳压，但是齐纳稳压管击穿电流更小，大于IOV的稳压只有1mA，相对来说TVS要比齐纳稳压管击穿电流要大不少。TVS电路符号和普通稳压二极管相同，外形也与普通二极管无异，当TVS管两端经受瞬间的高能量冲击时，它能以极高的速度(最高达IX 10_12秒)使其阻抗骤然降低，同时吸收一个大电流，将其两端间的电压箝位在一个预定的数值上，从而确保后面的电路元件免受瞬态高能量的冲击而损坏。目前广泛用于手机，IXD模组，及一些比较精密的手持设备。特别是出口欧洲的产品一般都要设置，作为静电防护的主要手段之一。
[0003]TVS在规定的反向应用条件下，当电路中由于雷电、各种电器干扰出现大幅度的瞬态干扰电压或脉冲电流时，它在极短的时间内(最高可达到IX 10_12秒)迅速转入反向导通状态，并将电路的电压箝位在所要求的安全数值上，从而有效的保护电子线路中精密元器件免受损坏。TVS能承受的瞬时脉冲功率可达上千瓦，其箝位时间仅为lps。箝位时间与TVS电容相关，电容量是由TVS雪崩结截面决定的，这是在特定的IMHz频率下测得的。电容的大小与TVS的电流承受能力成正比，电容太大将使信号衰减。因此，电容是数据接口电路选用TVS的重要参数。
[0004]对于数据/信号频率越高的回路，二极管的电容对电路的干扰越大，形成噪声或衰减信号强度也大，因此，需要根据回路的特性来决定所选器件的电容范围。电容的大小会影响TVS器件的响应时间。因此，在保证器件电流承受能力的前提下，降低器件的总电容，可以有效缩短器件响应时间。
【发明内容】
[0005]本发明要解决的技术问题是提供一种瞬变电压抑制二极管PN结的实现方法，能有效降低器件的单位电容密度。
[0006]为解决上述技术问题，本发明的瞬变电压抑制二极管PN结的实现方法，包括如下步骤:
[0007]步骤1，在P型衬底上涂敷光刻胶，通过光刻定义出器件的沟槽，用光刻胶保护沟槽之外的区域，进行干法刻蚀得到沟槽；
[0008]步骤2，去除光刻胶，在所述沟槽中填充本征多晶硅；[0009]步骤3，采用选择性刻蚀去除多余的本征多晶硅，经刻蚀后所述本征多晶硅距离沟槽顶端的距离为0.1?3 μ m ;
[0010]步骤4，在沟槽中所述本征多晶硅的上方填充N型多晶硅；
[0011]步骤5，通过选择性刻蚀去除多余的所述N型多晶硅，并进行化学机械抛光；
[0012]步骤6，在所述N型多晶硅上形成金属硅化物，在该金属硅化物中形成接触孔，实现接触孔连接；通过位于所述接触孔上方的金属线和位于所述P型衬底下方的背面电极分别引出两端电极。
[0013]本发明没有采用两维结构，取而代之的是采用沟槽填充的方法，制作规则排列的沟槽型二极管阵列，通过N型多晶硅引出电极，并直接在P型衬底的背面引出背面电极，有效降低了器件的单位电容密度。
[0014]本发明可用于瞬态电压抑制器件的制作工艺中。
【专利附图】
【附图说明】
[0015]下面结合附图与【具体实施方式】对本发明作进一步详细的说明:
[0016]图1是器件耗尽区分布示意图(一)；
[0017]图2是器件耗尽区分布示意图(二)；
[0018]图3是沟槽刻蚀之后的器件截面图；
[0019]图4是本征多晶硅填充之后的器件截面图；
[0020]图5是本征多晶硅刻蚀之后的器件截面图；
[0021]图6是重掺杂N型多晶硅淀积之后的器件截面图；
[0022]图7是重掺杂N型多晶硅刻蚀之后的器件截面图；
[0023]图8是接触孔引出电极之后的器件截面图。
【具体实施方式】
[0024]步骤1，参见图3，在P型衬底101上涂敷光刻胶，通过光刻定义出器件的沟槽，沟槽的宽度与沟槽的间距范围均为0.5?3μπι。用光刻胶保护沟槽之外的区域，进行干法刻蚀得到沟槽102，该沟槽102的深度为2?10 μ m。所述P型衬底101的杂质浓度为低掺杂浓度，掺杂的杂质浓度范围为le12cm_2、e14cm_2。
[0025]步骤2，参见图4，通过去胶工艺去除光刻胶，通过外延淀积在所述沟槽102中填充本征多晶硅103。
[0026]步骤3，参见图5，通过选择性刻蚀去除多余的本征多晶硅，最终得到的本征多晶硅厚度范围与沟槽的深度相关，经刻蚀后本征多晶硅103距离沟槽102顶端的距离为
0.1 ?3 μ m0
[0027]步骤4，参见图6，通过外延淀积在沟槽102中所述本征多晶硅103的上方填充在位重掺杂(IxlO18?IxlO21Cm-2)的N型多晶硅104。
[0028]步骤5，参见图7，通过选择性刻蚀去除多余的所述N型多晶硅104，并进行化学机械抛光。
[0029]步骤6，参见图8，在所述N型多晶硅104上形成金属硅化物；再采用现有的接触孔工艺方法形成接触孔105，实现接触孔连接N型多晶硅104 ;通过位于接触孔105上方的金属线106，和位于所述P型衬底101下方(即P型衬底101的背面)的背面电极107分别引出两端电极；最终形成低电容密度的瞬变电压抑制二极管PN结的器件结构。
[0030]本发明弃用两维结构，采用沟槽填充的方法，在P型衬底101上端中刻蚀沟槽102，填充一定厚度的本征多晶硅103，并在本征多晶硅103上方通过N型多晶硅104引出电极。在P型衬底101的背面直接引出背面电极107。由图1、2看出，在衬底浓度相同的情况下，合理选择沟槽间距与沟槽宽度比得到的PN结阵列与常规二极管相比，耗尽区宽度增大，电容减小。同时不影响器件的总面积，最终可得到超低的电容密度。其中图1的沟槽间距与沟槽宽度比为3:1，图2的沟槽间距与沟槽宽度比为1:1。图1、2中标号108标示的区域为零偏压下的耗尽区，图2中沟槽中间部分被全部耗尽，从而可以大大降低PN结的电容值。
[0031]以上通过【具体实施方式】对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【权利要求】
1.一种瞬变电压抑制二极管PN结的实现方法，其特征在于，包括如下步骤: 步骤1，在P型衬底上涂敷光刻胶，通过光刻定义出器件的沟槽，用光刻胶保护沟槽之外的区域，进行干法刻蚀得到沟槽； 步骤2，去除光刻胶，在所述沟槽中填充本征多晶硅； 步骤3，采用选择性刻蚀去除多余的本征多晶硅，经刻蚀后所述本征多晶硅距离沟槽顶端的距离为0.1?3 μ m ; 步骤4，在沟槽中所述本征多晶硅的上方填充N型多晶硅； 步骤5，通过选择性刻蚀去除多余的所述N型多晶硅，并进行化学机械抛光； 步骤6，在所述N型多晶硅上形成金属硅化物，在该金属硅化物中形成接触孔，实现接触孔连接；通过位于所述接触孔上方的金属线和位于所述P型衬底下方的背面电极分别引出两端电极。
2.如权利要求1所述的方法，其特征在于:步骤I中所述P型衬底的杂质浓度为低掺杂浓度，掺杂的杂质浓度范围为Ie12CnT2飞e14cnT2。
3.如权利要求1或2所述的方法，其特征在于:步骤I中所述沟槽的宽度与沟槽的间距范围均为0.5?3 μ m,沟槽的深度为2?10 μ m。
4.如权利要求1所述的方法，其特征在于:步骤4中所述N型多晶硅为在位重掺杂的N型多晶硅。
【文档编号】H01L21/329GK103474346SQ201210188975
【公开日】2013年12月25日 申请日期:2012年6月8日 优先权日:2012年6月8日
【发明者】石晶, 钱文生, 刘冬华, 胡君, 段文婷 申请人:上海华虹Nec电子有限公司