专利名称：提高窄通道设备的性能并减少其变化的制作方法
技术领域：
本发明总体上涉及半导体设备的制造，尤其涉及具有嵌入式源极/漏极的晶体管的形成。
背景技术：
在半导体设备制造领域，诸如例如晶体管的有源半导体设备通常是通过一般称为前道工序(FEOL)技术的过程制造或加工的。例如，晶体管可以是场效应晶体管(FET)，更具体地，可以是互补型金属氧化物半导体(CMOS) FET。FET还可以是P型掺杂剂掺杂的PFET或者η型掺杂剂掺杂的NFET。近来，高k金属栅极(HKMG)半导体晶体管已经推出，因为它们比传统的聚-基(poly-based)CMOS-FET具有更优越的性能。此外，已经开发出了替换金属栅极(RMG)过程来进一步增强HKMG晶体管的性能。晶体管的性能可以通过在晶体管的通道区域中引入应力来大大提高，这是通常已知的。这主要是因为应力增加了载流子的迁移率，由此提高了晶体管的响应速度，其中，依赖于晶体管的类型，载流子或者是空穴或者是电子。存在许多不同的方法来向晶体管的通道施加应力。例如，压缩或拉升应力里衬(liner)可以应用到晶体管的顶部，该里衬可以把应力通过栅极和周围区域传 送到通道。可替换地，适当类型的应力源可以在晶体管的源极区域与漏极区域中形成或嵌入，该应力源朝着源极区域与漏极区域之间的通道施加应力。在形成具有嵌入式应力源的源极和漏极时，通常，首先在源极区域和漏极区域中制造凹口，然后是通过用于PFET的硅-锗(SiGe)和用于nFET晶体管的硅-碳(SiC)的外延生长。随着半导体设备体积的持续缩减，用于源极区域/漏极区域的体积变得非常小和/或窄，而且常常被浅沟槽隔离(STI)区域紧紧包围。
发明内容
本发明的实施方式提供了形成晶体管，尤其是形成小体积的窄宽度、窄通道的晶体管的方法，这导致源极和漏极紧靠周围的浅沟槽隔离(STI)区域形成。此外，晶体管的源极和漏极是外延形成的并且被嵌入在衬底中。在一种实施方式中，该方法包括在衬底中创建晶体管区域；由形成在所述衬底中的一个或多个浅沟槽隔离(STI)区域将所述晶体管区域与所述衬底的剩余部分分隔开，以包括通道区域、源极区域和漏极区域；所述STI区域具有比所述衬底的所述晶体管区域高的高度；并且所述通道区域具有位于其顶部的栅极堆叠(gate stack);在所述晶体管区域之上在所述STI区域的侧壁处形成间隔物；在所述源极区域和所述漏极区域中创建凹口，所述间隔物保存了所述衬底的材料的沿所述STI区域的侧壁在所述间隔物下面的至少一部分；及在所述凹口中外延生长所述晶体管的源极和漏极。在一种实施方式中，衬底是在氧化物层的顶部有硅层的绝缘体上硅(SOI)衬底，其中创建所述晶体管区域还包括在所述SOI衬底的所述硅层的顶部淀积一个或多个层；创建一个或多个开口，所述开口进入到所述一个或多个层中并且进入到所述SOI衬底的在所述一个或多个层下面的所述硅层中；及用氧化物填充所述一个或多个开口以创建所述一个或多个STI区域。此外，在一方面，填充所述一个或多个开口还包括把氧化物淀积到所述一个或多个开口中，直到所述开口中的所述氧化物具有高于所述一个或多个层的高度，其中所述淀积还使得氧化物淀积到所述一个或多个层的顶部；及在除去在所述一个或多个层的顶部的所述氧化物时应用化学机械抛光(CMP)处理，其中所述CMP处理在所述一个或多个层处停止，由此创建与所述一个或多个层共面的所述STI区域的顶表面。在一种实施方式中，创建所述晶体管区域还包括除去所述一个或多个层的位于所述晶体管区域的所述源极区域和漏极区域的顶部的部分，其中所述源极区域和漏极区域与所述STI区域相邻。在另一种实施方式中，创建所述晶体管区域还包括在所述一个或多个层的顶部淀积栅极材料层；在所述栅极材料层的顶部淀积硬掩膜层；把所述硬掩膜层构图(pattern)成栅极图案；及通过把所述栅极图案转印到所述栅极材料层中和在所述栅极材料层下面的所述一个或多个层中来形成栅极堆叠，其中所述栅极堆叠形成在所述通道区域的顶部。在一方面,所述硬掩膜层是集成的硬掩膜层(hard mask layer),所述集成的硬掩膜层包括第一氧化物层、在所述第一氧化物层的顶部的氮化物层和在所述氮化物层的顶部
的第二氧化物层。在一种实施方式中，形成所述间隔物还包括除去所述集成的硬掩膜层的所述第二氧化物层；淀积保形介电层(conformal dielectric layer),所述保形介电层覆盖所述集成的硬掩膜层的所述氮化 物层、所述源极区域和漏极区域、及所述STI区域；及在把所述保形介电层转换成位于所述STI区域的侧壁处的间隔物时应用定向蚀刻处理。此外，在一方面，在所述SOI衬底的顶部的所述一个或多个层中的至少一层是高k介电层。在另一方面，外延生长所述晶体管的所述源极和漏极包括在所述SOI衬底的所述硅层的硅材料的顶部生长硅锗或者硅碳，其中所述STI区域在所述凹口的侧壁处没有被暴露。
从以下对本发明的具体描述并结合附图，本发明将得到更完全的理解与认可，在附图中图1是根据本发明一种实施方式的形成一个或多个晶体管的方法的示范说明；图2是根据本发明一种实施方式的在图1所示的步骤之后形成一个或多个晶体管的方法的示范说明；图3是根据本发明一种实施方式的在图2所示的步骤之后形成一个或多个晶体管的方法的示范说明；图4是根据本发明一种实施方式的在图3所示的步骤之后形成一个或多个晶体管的方法的示范说明；图5是根据本发明一种实施方式的在图4所示的步骤之后形成一个或多个晶体管的方法的示范说明；
图6是根据本发明一种实施方式的在图5所示的步骤之后形成一个或多个晶体管的方法的示范说明；图7是根据本发明一种实施方式的在图6所示的步骤之后形成一个或多个晶体管的方法的示范说明；图8是根据本发明一种实施方式的在图7所示的步骤之后形成一个或多个晶体管的方法的示范说明；及图9是根据本发明一种实施方式的在图8所示的步骤之后形成一个或多个晶体管的方法的示范说明。本领域技术人员将认识到，为了说明的简化和清晰，图中所示的元件不一定是按比例绘制的。例如，为了清晰，有些元件的尺寸可以相对于其它元件被夸大。
具体实施例方式为了提供对本发明实施方式的透彻理解，在以下的具体描述中，阐述了许多具体的细节。但是，本领域普通技术人员将理解，本发明的实施方式没有这些具体细节也可以实践。在其它情况下，众所周知的方法与过程没有具体描述，以便不模糊本发明的实施方式。在以下描述中，各种图、图表、流程图、模型和描述是作为用于有效传递在本说明书中所提议的本发明的实质并说明本发明的不同实施方式的不同方式而给出的。本领域技术人员将理解，它们的提供仅仅是作为示例性的样本，而不应当被认为是对本发明的限制。图1-9是根据本发明各种实施方式的形成半导体设备的方法的示范说明。在以下的具体描述中，该方法的步骤可以通过半导体设备在制造过程中的一系列横截面视图而被说明性地示出。为了不模糊对本发明的本质的描述，有些众所周知的步骤和/或处理可能被忽略了。本发明的实施方式包括在半导体衬底上形成一个或多个晶体管或晶体管器件。特别地，包括形成其体积小的窄通道晶体管，这导致源极和漏极紧邻周围的浅沟槽隔离(Shallow Trench Isolation, STI)区域形成。源极和漏极是通过外延生长过程形成的并且被嵌入到衬底中。在一种实施方式中，例如，晶体管可以在绝缘体上硅(Silicon-On-1nsulator, SOI)衬底上形成。但是，本领域技术人员将认识到，本发明的实施方式在这方面是没有限制的，并且在不背离本发明主旨的情况下，其它类型的衬底也可以使用。更具体而言，图1示范说明了在大块氧化物(BOX)层101的顶部包括硅层102的绝缘体上硅(SOI)衬底121。根据本发明的一种实施方式，该方法可以包括在SOI衬底121的硅层102的顶部形成衬垫氧化物层103的步骤及随后在衬垫氧化物层103的顶部形成衬垫氮化物层104的步骤。在一方面，衬垫氮化物层104可以形成为具有比平常的厚的厚度。换句话说，可以使衬垫氮化物层104的厚度比已知现有技术过程中所需的厚度要厚。根据一种实施方式，较厚的衬垫氮化物104的形成起到了形成一个或多个浅沟槽隔离(STI)区域的作用，这些STI区域具有高于周围的SOI衬底的高度或者从周围的SOI衬底突出出来，如在图4中说明性地绘出的。确切的高 度依赖于在STI区域的侧壁形成间隔物的过程，如以下更具体讨论的。图2是根据本发明一种实施方式的在图1所示的步骤之后形成一个或多个晶体管的方法的示范说明。例如，该方法可以包括在衬垫氮化物层104顶部形成一个或多个RX图案或者代表一个或多个晶体管区域的图案的硬或软掩膜(未示出)的步骤。构图过程可以通过例如光刻构图过程来进行。接下来，对于被所述硬或软掩膜覆盖从而受其保护的一个或多个指定的晶体管区域，该方法可以包括应用定向蚀刻过程以在衬垫氮化物层104、衬垫氧化物层103和下面的SOI衬底121的硅层102内部和/或其中创建开口——诸如开口122——的步骤。所述定向蚀刻可以优选地在大块氧化物层101停止，由此，如在图2中作为一个例子示出的，创建包括层102、103和104的各部分的堆叠的两个RX图案或者晶体管区域123a和123b。更具体而言，例如，晶体管区域123a可以包括层102a、103a和104a，而晶体管区域123b可以包括层102b、103b和104b。这两个RX图案或者晶体管区域是由开口122彼此隔开的并且与衬底121的剩余部分隔开的。图3是根据本发明一种实施方式的在图2所示的步骤之后形成一个或多个晶体管的方法的示范说明。在形成RX图案或者晶体管区域之后，可以在衬底121中围绕RX图案或者晶体管区域12·3a和123b形成一个或多个浅沟槽隔离(STI)区域105，以便把它们彼此隔开和/或隔离。STI区域105可以在开口 122内部直接在氧化物层101顶部形成，例如，以便隔开硅区域102a与硅区域102b。换句话说，如图3中所示，包括硅区域102a的晶体管区域123a是由第一 STI区域105在其左侧和第二 STI区域105在其右侧来定义和/或界定的。类似地，包括硅区域102b的晶体管区域123b是由两个STI区域在其左和右侧来定义和/或界定的。尽管形成氧化物层的其它方法也可以使用，但是STI区域105的形成可以通过例如象高密度等离子(HDP)淀积过程之类的淀积过程来进行。在HDP氧化物的淀积过程中，除了用氧化物填充开口 122之外，额外的氧化物可以淀积到衬垫氮化物层104a和104b的顶部。所述额外的氧化物可以随后通过例如抛光技术除去，所述抛光技术通过采用化学机械抛光过程(CMP)进行。CMP过程可以在衬垫氮化物层104a和104b处停止。图4是根据本发明一种实施方式的在图3所示的步骤之后形成一个或多个晶体管的方法的示范说明。在晶体管区域之间形成STI 105之后，位于晶体管区域123a和123b顶部的、诸如104a和104b的衬垫氮化物层可以通过任何已知或现有的技术剥离或者除去。衬垫氮化物层104a和104b的去除可以使下面的衬垫氧化物层103a和103b脱釉(deglaze)并暴露，而且可能使STI区域105突出并具有高于衬垫氧化物层103a和103b的高度。在除去衬垫氮化物层104a和104b之后，可以在硅层102a和102b的晶体管区域123a和123b中执行阱植入(well implantation)。植入的掺杂剂可以依赖要在其中形成的场效应晶体管(FET)的类型，诸如p-FET或者n-FET。在阱植入之后，作为形成高k金属栅极的过程的一部分，高k介电层106a和106b可以在氧化物层103a和103b的顶部形成。根据一种实施方式，该方法确保以可以将间隔物形成在STI区域105的暴露侧壁处这样一种方式，STI区域105的高度在其淀积之后仍保持高于高k介电层106a和106b的高度，如以下参考图7更具体描述的。图5是根据本发明一种实施方式的在图4所示的步骤之后形成一个或多个晶体管的方法的示范说明。在其各自的晶体管区域123a和123b中的氧化物层103a和103b顶部淀积高k介电层106a和106b之后，可以在高k介电层106a和106b顶部淀积可能适于作为形成晶体管的栅极堆叠或者就像在替换栅极过程中那样形成假栅极堆叠的材料的一层或多层的堆叠。例如，根据一种实施方式，可以毯式淀积一层无定形硅层107来覆盖高k介电层106a和106b及其周围的STI区域105。无定形硅层107的厚度可以依赖于栅极形成过程的细节来确定。在一种实施方式中，可以淀积大约450 550A的厚度。为了为一个或多个晶体管构图栅极堆叠，根据本发明的一种实施方式，集成的硬掩膜层124可以形成在无定形硅层107顶部。在一种实施方式中，例如，集成的硬掩膜层124可以包括厚度为大约40 60A的氧化物层108、在氧化物层108顶部厚度为大约380 400A的氮化物层109及在氮化物层109顶部厚度为大约190 210A的另一氧化物层110。例如，通过应用Novellus PECVD室或者其它合适的CVD或者等离子增强的CVD装备，集成的硬掩膜层124可以通过例如化学汽相淀积过程形成。图6是根据本发明一种实施方式的在图5所示的步骤之后形成一个或多个晶体管的方法的示范说明。在形成集成的硬掩膜层124之后，在一种实施方式中，该方法可以包括执行栅极构图(PC构图)过程，以首先创建一个或多个具有栅极堆叠图案的硬掩膜，然后应用栅极堆叠图案的硬掩膜来从集成的硬掩膜层124下面的材料叠层中创建栅极堆叠。更具体而言，如在图6中所说明的，硬掩膜124a和124b可以首先通过例如光刻构图过程从集成的硬掩膜层124形成或制成。硬掩膜124a和124b可以包括用于第一晶体管210的氧化物层108a、氮化物层109a和氧化物层IlOa及用于第二晶体管220的氧化物层108b、氮化物层109b和氧化物层110b，其中层108a和108b是层108的部分；层109a和109b是层109的部分；而层IlOa和IlOb是层110的部分。然后，硬掩膜124a和124b可以用在定向蚀刻过程，诸如除了许多其它目前可以获得或未来开发的技术之外的反应性离子蚀刻(RIE)过程中，把无定形硅层107、高k介电层106a和氧化物层103a蚀刻成包括层107a、106c和103c的栅极堆叠125a ;并把无定形娃层107、高k介电层106b和氧化物层103b蚀刻成包括层107b、106d和103d的栅极堆叠125b。图7是根据本发明一种实施方式的在图6所示的步骤之后形成一个或多个晶体管的方法的示范说明。在如图6所说明的形成栅极堆叠的步骤之后，接下来可以是硬掩膜开口 RIE过程。在这个过程中，在一种实施方式中，集成的硬掩膜124a和124b的一部分可以被去除。例如，在集成的硬掩膜124a和124b顶部的氧化物层IlOa和IlOb可以被去除或者拔起(lift)。换句话说，在PC集成的硬掩膜开口 RIE步骤过程中，顶部的氧化物薄膜(IlOa和IlOb)可以被消耗，其中所述RIE步骤可以嵌在PC堆叠RIE过程中。根据本发明的一种实施方式，该方法可以包括在栅极堆叠125a和125b(包括集成的硬掩膜124a和124b的剩余部分)的侧壁及突出的STI区域105的侧壁处形成间隔物的步骤。间隔物的形成可以通过以下步骤实现首先淀积保形材料层，优选地是介电材料，该保形材料层覆盖位于栅极堆叠125a和125b顶部的PC氮化物硬掩膜(109a和109b)并且覆盖STI区域105，然后在定向蚀刻过程(诸如RIE过程)中蚀刻所述保形介电层以除去除了紧邻栅极堆叠和STI区域的侧壁的那些之外的大部分所述保形介电层材料。如图7中所示，侧壁间隔物201可以紧邻栅极堆叠125a和125b的侧壁形成，而侧壁间隔物202可以紧邻STI区域105的在硅层102a和102b之上的侧壁的一部分形成。图8是根据本发明一种实施方式的在图7所示的步骤之后形成一个或多个晶体管的方法的示范说明。根据一种实施方式， 对于侧壁间隔物202保护直接位于间隔物202下面及直接紧邻STI区域105的硅层102a和102b的至少一部分，晶体管210和220的源极区域与漏极区域可以被蚀刻以创建凹口 203。凹口 203可以完全在硅层102a和102b中构成，其所有侧壁都被硅材料覆盖。换句话说，对于间隔物202保护硅层102a和102b的直接位于其下面的部分，紧邻硅层102a和102b的STI区域105的介电侧壁都没有通过蚀刻而被暴露。因此，STI区域105的介电侧壁被硅层102a和102b的“一长条”硅材料覆盖，该“一长条”硅材料充当后续的晶体管210和220的源极和漏极的外延生长的“模板”。凹口 203还可以按其不在任何一个氧化物层101下面暴露这样一种方式构成。图9是根据本发明一种实施方式的在图8所示的步骤之后形成一个或多个晶体管的方法的示范说明。在晶体管210和220的源极区域和漏极区域中创建凹口之后，半导体材料可以在凹口 203中外延生长，以形成晶体管的源极和漏极。例如，为了形成P-FET晶体管210，锗-硅的源极和漏极204可以在凹口 203中紧邻晶体管210的通道区域外延生长；而为了形成n-FET晶体管220，硅-碳的源极和漏极205可以在凹口 203中紧邻晶体管220的通道区域外延生长。根据一种实施方式，因为STI区域105的侧壁现在被一长条硅材料覆盖，所以，与在现在技术中被暴露相比，可以获得源极和漏极更一致的外延生长，从而导致对设备通道区域的设备性能变化的减小和对其的应力效果的增强。在通过外延生长形成嵌入式源极/漏极之后，接下来可以是传统的晶体管形成过程。例如，在替换金属栅极过程中，假栅极(du_y gate)可以被打开并利用功函数金属和其它金属栅极材料来代替。尽管已经关于示例性实施方式对本发明进行了描述，但是，本领域技术人员将认识到，本发明可以有修改地 实践并且仍在所附权利要求的主旨与范围内。
权利要求
1.一种形成晶体管的方法，包括在衬底中创建晶体管区域；由形成在所述衬底中的一个或多个浅沟槽隔离(STI)区域将所述晶体管区域与所述衬底的剩余部分分隔开，以包括通道区域、源极区域和漏极区域；所述STI区域具有比所述衬底的所述晶体管区域高的高度；并且所述通道区域具有位于其顶部的栅极堆叠；在所述晶体管区域之上在所述STI区域的侧壁处形成间隔物；在所述源极区域和所述漏极区域中创建凹口，所述间隔物保存了所述衬底的材料的沿所述STI区域的侧壁在所述间隔物下面的至少一部分 '及在所述凹口中外延生长所述晶体管的源极和漏极。
2.如权利要求1所述的方法，其中所述衬底是在氧化物层的顶部有硅层的绝缘体上硅(SOI)衬底，其中创建所述晶体管区域还包括在所述SOI衬底的所述硅层的顶部淀积一个或多个层；创建一个或多个开口，所述开口进入到所述一个或多个层中并且进入到所述SOI衬底的在所述一个或多个层下面的所述硅层中；及用氧化物填充所述一个或多个开口以创建所述一个或多个STI区域。
3.如权利要求2所述的方法，其中填充所述一个或多个开口还包括把氧化物淀积到所述一个或多个开口中，直到所述开口中的所述氧化物具有高于所述一个或多个层的高度，其中所述淀积还使得氧化物淀积到所述一个或多个层的顶部；及在除去在所述一个或多个层的顶部的所述氧化物时应用化学机械抛光(CMP)处理，其中所述CMP处理在所述一个或多个层处停止，由此创建与所述一个或多个层共面的所述STI区域的顶表面。
4.如权利要求3所述的方法，其中创建所述晶体管区域还包括除去所述一个或多个层的位于所述晶体管区域的所述源极区域和漏极区域的顶部的部分，所述源极区域和漏极区域与所述STI区域相邻。
5.如权利要求4所述的方法，其中创建所述晶体管区域还包括在所述一个或多个层的顶部淀积栅极材料层；在所述栅极材料层的顶部淀积硬掩膜层；把所述硬掩膜层构图成栅极图案；及通过把所述栅极图案转印到所述栅极材料层中和在所述栅极材料层下面的所述一个或多个层中来形成栅极堆叠，其中所述栅极堆叠形成在所述通道区域的顶部。
6.如权利要求5所述的方法，其中所述硬掩膜层是集成的硬掩膜层，所述集成的硬掩膜层包括第一氧化物层、在所述第一氧化物层的顶部的氮化物层和在所述氮化物层的顶部的第二氧化物层。
7.如权利要求6所述的方法，其中形成所述间隔物还包括除去所述集成的硬掩膜层的所述第二氧化物层；淀积保形介电层，所述保形介电层覆盖所述集成的硬掩膜层的所述氮化物层、所述源极区域和漏极区域、及所述STI区域；及在把所述保形介电层转换成位于所述STI区域的侧壁处的间隔物时应用定向蚀刻处理。
8.如权利要求2所述的方法，其中在所述SOI衬底的顶部的所述一个或多个层中的至少一层是高k介电层。
9.如权利要求1所述的方法，其中外延生长所述晶体管的所述源极和漏极包括 在所述SOI衬底的所述硅层的硅材料的顶部生长硅锗(SiGe)或者硅碳(SiC)，其中所述STI区域在所述凹口的侧壁处没有被暴露。
10.一种形成晶体管的方法，包括 在衬底的晶体管区域的顶部形成栅极堆叠，所述衬底的所述晶体管区域包括通道区域、源极区域和漏极区域，所述通道区域在所述栅极堆叠下面，所述源极区域在所述通道区域与第一浅沟槽隔离(STI)区域之间，而所述漏极区域在所述通道区域与第二 STI区域之间，并且所述第一 STI区域和第二 STI区域具有高于所述衬底的所述区域的高度； 在所述衬底之上在所述第一 STI区域和第二 STI区域的侧壁处形成间隔物； 在所述源极区域和所述漏极区域中创建凹口，所述间隔物保存了所述衬底的沿所述第一 STI区域和第二 STI区域的侧壁在所述间隔物下面的至少一部分； 在所述凹口中外延生长所述晶体管的源极和漏极。
11.如权利要求10所述的方法，其中所述外延生长源极和漏极包括 在所述衬底的材料的所述凹口的侧壁上生长所述源极和所述漏极，其中所述第一 STI区域和第二 STI区域被所述凹口内的所述衬底的所述材料覆盖。
12.如权利要求11所述的方法，其中所述衬底是在氧化物层的顶部有硅层的绝缘体上硅(SOI)衬底，其中形成所述栅极堆叠还包括 在所述SOI衬底的所述硅层的顶部淀积一个或多个层； 创建一个或多个开口，所述开口进入到所述一个或多个层中并且进入到所述SOI衬底的在所述一个或多个层下面的所述硅层中；及 用氧化物填充所述一个或多个开口以创建所述第一 STI区域和第二 STI区域。
13.如权利要求12所述的方法，其中填充所述一个或多个开口还包括 把氧化物淀积到所述一个或多个开口中，直到所述开口中的所述氧化物具有高于所述一个或多个层的高度，其中所述淀积还使得氧化物淀积到所述一个或多个层的顶部；及在除去在所述一个或多个层的顶部的所述氧化物时应用化学机械抛光(CMP)处理，其中所述CMP处理在所述一个或多个层处停止，由此创建与所述一个或多个层共面的所述第一 STI区域和第二 STI区域的顶表面。
14.如权利要求13所述的方法，其中形成所述栅极堆叠还包括 除去所述一个或多个层的位于所述晶体管区域的所述源极区域和漏极区域的顶部并且与所述第一 STI区域和第二 STI区域相邻的部分。
15.如权利要求14所述的方法，其中形成所述栅极堆叠还包括 在所述一个或多个层的顶部淀积栅极材料层； 在所述栅极材料层的顶部淀积集成的硬掩膜层； 把所述集成的硬掩膜层构图成栅极图案；及 通过把所述栅极图案转印到所述栅极材料层中和在所述栅极材料层下面的所述一个或多个层中来形成栅极堆叠，其中所述栅极堆叠形成在所述通道区域的顶部，并且其中所述集成的硬掩膜层包括第一氧化物层、在所述第一氧化物层的顶部的氮化物层、和在所述氮化物层的顶部的第二氧化物层。
16.如权利要求15所述的方法，其中形成所述间隔物还包括除去所述集成的硬掩膜层的所述第二氧化物层；淀积保形介电层，所述保形介电层覆盖所述集成的硬掩膜层的所述氮化物层、所述源极和漏极区域、及所述第一 STI区域和第二 STI区域；及在把所述保形介电层转换成位于所述第一 STI区域和第二 STI区域的侧壁处的间隔物时应用定向蚀刻处理。
17.—种方法,包括创建衬底的多个晶体管区域，所述晶体管区域由形成在所述衬底中的一个或多个浅沟槽隔离(STI)区域分隔开，并且所述晶体管区域包括通道区域、源极区域和漏极区域，其中所述一个或多个STI区域具有比所述衬底的顶表面高的高度；在所述通道区域的顶部形成栅极堆叠；在所述栅极堆叠、所述衬底的所述源极区域和漏极区域、及所述一个或多个STI区域的顶部淀积保形介电层；在所述衬底的所述表面之上，把所述保形介电层定向蚀刻成位于所述一个或多个STI区域的侧壁处的间隔物；在所述源极区域和所述漏极区域中创建凹口，所述间隔物保存了所述衬底的材料的沿所述一个或多个STI区域的侧壁位于所述衬底的所述表面之下的至少一部分 '及在所述凹口中外延生长所述晶体管的源极和漏极。
18.如权利要求17所述的方法，其中所述衬底是在氧化物层的顶部有硅层的绝缘体上硅(SOI)衬底，其中创建所述衬底的所述多个晶体管区域还包括在所述SOI衬底的所述硅层的顶部淀积一个或多个层；创建一个或多个开口，所述开口进入到所述一个或多个层中并且进入到所述SOI衬底的在所述一个或多个层下面的所述硅层中；及用氧化物填充所述一个或多个开口以创建所述一个或多个STI区域。
19.如权利要求18所述的方法，其中形成所述栅极堆叠还包括除去所述一个或多个层的位于所述衬底的所述源极区域和漏极区域的顶部的部分，所述源极区域和漏极区域与所述一个或多个STI区域相邻。
20.如权利要求19所述的方法，其中形成所述栅极堆叠还包括在所述一个或多个层的顶部淀积栅极材料层；在所述栅极材料层的顶部淀积集成的硬掩膜层；把所述集成的硬掩膜层构图成栅极图案；及通过把所述栅极图案转印到所述栅极材料层中和在所述栅极材料层下面的所述一个或多个层中来形成栅极堆叠，其中所述栅极堆叠被形成在所述通道区域的顶部；所述集成的硬掩膜包括第一氧化物层、在所述第一氧化物层的顶部的氮化物层、和在所述氮化物层的顶部的第二氧化物层；并且所述一个或多个层的在所述SOI衬底的顶部的至少一层是高k介电层。
全文摘要
本发明为提高窄通道设备的性能并减少其变化。本发明的实施方式提供了形成诸如窄通道晶体管的晶体管的方法。该方法包括在衬底中创建晶体管区域；由在衬底中形成的一个或多个浅沟槽隔离(STI)区域将该晶体管区域与所述衬底的剩余部分隔开，以便包括通道区域、源极区域和漏极区域；STI区域具有比衬底的晶体管区域高的高度；而且通道区域具有位于其顶部的栅极堆叠；在晶体管区域之上的STI区域的侧壁处形成间隔物；在源极区域和漏极区域中创建凹口，所述间隔物保护在该间隔物下面沿STI区域的侧壁的衬底材料的至少一部分；及在所述凹口中外延生长晶体管的源极和漏极。
文档编号H01L21/762GK103050443SQ20121038505
公开日2013年4月17日 申请日期2012年10月12日 优先权日2011年10月13日
发明者D·维希拉-加马奇, V·昂塔鲁斯 申请人:国际商业机器公司