专利名称：电容阵列及其制造方法
技术领域：
本发明涉及一种半导体电子元件，尤其涉及一种含有电容器的半导体电子元件。
背景技术：
动态随机存取存储器(DRAM)包含由DRAM存储单元配置成行、列的矩阵阵列。在一个标准的DRAM阵列中，沿着一行的DRAM存储单元耦合相同的位元线，此外沿着一列的DRAM存储单元耦合相同的字元线。各个DRAM存储单元包含一个开关转换的晶体管和一个和晶体管互相耦合的电容器。该开关转换的晶体管可为N通道金属氧化物半导体场效晶体管(NM0SFET)。在一个具有多个NM0SFET的DRAM中，NM0SFET的栅极与字元线互相耦合，而NM0SFET的漏极与位元线互相耦合且该位元线能和感应放大器互相耦合，NM0SFET的源极和储存电容的节点耦合，另一个储存电容的节点则和接地节点互相耦合。电容储存的电压决定DRAM存储单元的逻辑位准。由于寄生电容的电容效应，储存电容必须要有较高的电容值才能提供有充足的电压信号。为此目的，储存电容的电极区必须要有足够大的重叠区域，而大的重叠区域会增加储存电容的高度。然而高储存电容较容易倾斜，并且部分会互相倚靠在一起，导致DRAM存储单元失去功能。为了克服倾斜的问题，在DRAM存储单元的储存电容的电极17的顶部形成一个碳晶格结构或铝晶格结构19来避免电极17倾斜，如图1所示。在基板11上的覆层12的开口内形成的电极17的顶部是由蚀刻而暴露。碳或铝沉积在电极17的顶部，且碳或铝晶格形成在各个顶部。邻近的晶格互相连接而形成晶格结构19，又该结构可以将电极17的顶部保持在想要的位置。然而利用结构19保持电极17的顶部在固定位置没办法避免电极17的中间部分摆动，且若电极17有太高的纵宽比例将使邻近的电极会互相接触。
发明内容
针对现有技术中存在的问题，本发明的目的在于提供一种电容阵列，本发明具体实施一电容阵列包含多个电容器和一支撑框架。各个电容器会包含一个电极。该支撑框架能支持多个电极并且包含多个对应于多个电极的支撑结构。每个支撑结构会环绕对应的电极。支撑框架会包含掺杂且可氧化材料的氧化物。本发明另一个具体实施一电容阵列包含多个电容器和一支撑框架。每个电容器包含一电极。该支撑框架的配置用来支撑多个电极。支撑框架包含多个对应多个电极的支撑结构。每个支撑结构会环绕对应的电极。支撑框架会包含第一材料和第二材料。第一材料的密度比第二材料的密度更高。根据本发明其中之一的具体实施例，一制造电容阵列的方法包含提供一基板，其中基板包含第一材料组成的第一层和第二材料层，第二材料层位置在第一层的下方，第一材料的密度比第二材料高；形成多个开孔于由该第一材料所组成的第一层；在所述多个开孔里形成内衬；加深开孔并使第二材料层的至少一部分露出；氧化暴露的第二材料部分，以形成支撑框架；进一步加深开孔；且在开孔中形成多个电极。本发明的有益效果在于，所形成的支撑框架可避免电极倾斜和中间部分摆动等问题。前述概要且而非明白地详述本发明的特色是为了使本发明的说明书细节能更清楚了解。本发明的额外的特色将在以下论述，且形成本发明权利要求的标的。必须感激本技术领域的技术人员，因为以那些观念和特定的实施例为实施基础用来修改或设计其他种结构或工艺以致于同用途的本发明完成。本技术领域的技术人员也必须了解到等同的结构不会背离本发明所叙述的所附权利要求的精神和范围。
图1例示一晶格结 构用来支撑传统堆叠式电容器；图2到图8为根据本发明的具体实施例所呈现的制造电容阵列的方法步骤的截面图；图9为本发明一实施例的一支撑框架及多个电极的俯视示意图；以及图10到图16为根据本发明的具体实施例所呈现的制造电容阵列的方法步骤的截面图。其中，附图标记说明如下:2基板2’ 基板11低部分基板12电容介电质17电容器19电极21较低部分基板22蚀刻终止层23第一材料所组成的第二层24第二材料组成的层次24’ 第二材料组成的层次25第一材料组成的第一层26具有图案的掩模27多个开孔28衬垫层29第一材料的氧化物30电极材料层31电容器的介电质32电容的第二电极34支撑框架34’ 支撑框架40多个电极
100电容阵列100’电容阵列101电容器101’电容器211导电栓212有源区域341支撑结构341’支撑结构342接合部分
具体实施例方式图2到图8为截面图，其显示本发明一实施例的一种制造电容阵列100的方法的步骤。参照图2所示，提供一基板2。基板2包含由第一材料组成的第一层25和由第二材料组成的覆层24，其中覆层24在第一材料组成的第一层25之下方。在一些实施例中，第一材料密度会比第二材料密度高。在一些实施例中，第一材料包含可氧化的材料。在一些实施例中，第二材料包含可氧化的材料。在一些实施例中，第一材料会包含未掺杂的材料或未掺杂的可氧化材料。第二材料会包含掺杂的材料或掺杂的可氧化材料。在一些实施例中，第一材料会包含多晶硅。第二材料包含掺杂的多晶硅。在一些具体实施例中，基板2会进一步包含由第一材料组 成的第二层23，其中第二材料组成的覆层24介于由第一材料组成的第二层23及第一层25之间。在一些实施例中，基板2会包含位置较低基板部分21又该部分包含多个有源层212 (可存取的晶体管的源极/漏极区域)和多个导电栓211连接到下面的相对的有源层区域212 (可存取的晶体管的源极/漏极区域)。导电栓(conductive plug) 211为可导电的掺杂多晶硅栓并且可由隔绝材料如BPSG硼磷硅玻璃分开。有源层212区域可以成为场效晶体管的一部分，又有源层212区域可由本领域的技术人员已习知制造技术步骤来制作。第一材料组成的第一层25和第二材料所组成的第二层24形成在较低基板部分之上。基板2会进一步包含一终止层，其位置在较低基板部分之上。如图3所不,在第一材料组成之第一层25之上形成图案化的掩模26,掩模26包含多个孔洞，所述多个孔洞对准导电栓211形成。掩模26包含碳，氧化物，氮，或其他可用来当掩模的材料。通过这些孔洞，可利用例如干式蚀刻工艺等在第一材料组成的第一层25上形成多个开孔27。下一步，在开孔27和孔洞中形成衬垫层28，衬垫层28可包含如氮化硅(SiN)。如图4所示，一穿透蚀刻将开孔27底部的衬垫层28去除。下一步，以湿式蚀刻工艺加深开孔27，且蚀刻去除的区域包含至少一部分由第二材料组成的覆层24。该湿式蚀刻可使用具选择性的湿式蚀刻工艺，其中第二材料较第一材料去除得更快。在一些实施例中，开孔27可穿入第一层25，且开孔27更深入穿透第二材料组成的
覆层24。在图5所示，以氧化工艺将蚀刻去除区域氧化。在一些实施例中，通过蚀刻去除区域，第二材料可部分被氧化。在一些实施例中，通过蚀刻去除区域，第二材料可完全被氧化。氧化的第二材料形成支撑框架34。在一些实施例中，部分的第一材料层23和25暴露在蚀刻去除的区域，并且在氧化工艺中被氧化成第一材料氧化物29。在一些实施例中，氧化工艺可用具有选择性的氧化工艺，其中第二材料氧化物比第一材料氧化物形成速度更快。如图6所示，一蚀刻工艺进一步加深开孔27直到终止层22为止。然后将暴露出的终止层22去除。下一步，将图案化的掩模26去除。之后，沉积一层电极材料30。电极材料30可包含金属或是多晶硅。下一步，沉积牺牲介电材料31，覆盖电极材料30。在一些实施例中，牺牲介电材料31包含未掺杂的硅玻璃。图9为本发明一实施例的一支撑框架34及多个电极40的俯视示意图，且图7为沿着图9割面线1-1’的截面示意图。参照图6、图7和图9，以一化学机械平坦化工艺(CMP)来去除牺牲介电材料31的上半部和电极材料层30的上半部。剩余的牺牲性介电材料31被蚀刻去除,并且获得由支撑框架34所支持的多个电极40。如图9所示，支撑框架34用来支撑多个电极40。支撑框架34可包含多个支撑结构341，多个支撑结构341对应多个电极40。每个支撑结构341环绕着对应的电极40。如图9所示，支撑结构341互相连接。支撑框架34可包含多个接合部分342，且该接合部分342可包含第二材料氧化物。根据图8，一电容介电质31沉积在裸露的电极40和支撑结构34之上。电容介电质31的介电常数会比二氧化硅的介电常数更高。举例而言，电容介电质31可为金属氧化物。下一步，作为电容阵列100的另一电极32的材料沉积在电容介电质31的上方，以获得多个电容器101。举例而言，第二电极32可包含多晶娃。图10到图16为本发明一实施例的截面图，其例示制造电容阵列100’的方法步骤。根据图10所示，首先提供基板2’。基板可能包含由第一材料组成的第一层25和第二材料层24’，第二材料层24’配置在第一层25的下方。在一些实施例中，第一材料的密度会比第二材料高。在一些实施例中，第一材料包含可氧化的材料。在一些实施例中，第二材料包含可氧化的材料。在一些实施例中，第一材料可包含未掺杂的材料或未掺杂的可氧化材料。第二材料可包含掺杂材料或掺杂的可氧化材料。在一些实施例中，第一材料可为多晶硅。第二材料可为掺杂的多晶硅。在一些实施例中，基板2’可进一步包含第一材料组成的第二层23，其中第二材料层24’位置在第一材料组成的第二层23和第一层25之间。基板2’会包含位置较低基板部分21，又该部分包含多个有源层212 (可存取的晶体管的源极/漏极区域)和多个导电栓211，多个导电栓211连接到下面对应的有源层区域212 (可存取的晶体管的源极/漏极区域)。导电栓211为可导电的掺杂多晶硅栓并且可由隔绝材料如BPSG硼磷硅玻璃分开。有源层212区域可以成为场效晶体管的一部分，有源层212区域可由本技术领域的技术人员已习知制造技术步骤来制作。第一材料组成的第一层25和第二材料所组成的第二层24’形成在较低基板部分之上。此外，基板2 ’会进一步包含一终止层，其位置在较低基板部分之上。根据图10所示，在第一材料组成的第一层25之上形成图案化的掩模26，图案化的掩模26包含多个孔洞，多个孔洞对准导电栓211。掩模26包含碳，氧化物，氮，或其他可用来当掩模的材料。通过这些孔洞，以如干式蚀刻工艺等在第一材料组成的第一层25上形成多个开孔27。下一步，在开孔27和掩模孔洞中形成衬垫层28，衬垫层28的材料可包含如氮化硅(SiN)。在一些实施例中，衬垫层28的形成方式是由氨气(NH3)辅助等离子体沉积(plasmaassisted nitridation process using NH3)而成。在一些实施例中，衬垫层 28 由LPCVD氮化工艺形成。在某些具体实施例中，开孔27会进入第二材料组成的覆层24中形成。如图11，以一穿透蚀刻工艺将开孔27底部的衬垫层28去除。下一步，以一湿式蚀刻工艺加深开孔27，且形成蚀刻去除的区域，蚀刻去除的区域包含至少一部分由第二材料组成的覆层24。在一些实施例中，加深开孔工艺是选择性干式蚀刻工艺。在一些实施例中，加深开孔工艺是选择性湿式蚀刻工艺。如图12所示，以氧化工艺将蚀刻去除区域氧化。在一些实施例中，蚀刻去除区域附近的第二材料会被部分氧化。在一些实施例中，蚀刻去除区域附近的第二材料会被完全氧化。第二材料被氧化而形成支撑框架34’。在一些实施例中，主要包含被氧化的第二材料的部分也包含尚未被氧化的第二材料。根据图13，利用一蚀刻工艺进一步加深开孔27直到终止层22为止。然后将暴露出的终止层22去除。下一步，将图案化的掩模26去除。之后，沉积一层电极材料30。电极材料30的组成可为金属或是多晶硅。下一步，沉积牺牲介电材料31，覆盖电极材料30。在一些实施例中，牺牲介电材料31由未掺杂的娃玻璃组成。图16为本发明另一实施例的一支撑框架34’及多个电极40的俯视不意图，且图14为沿着图16割面线2-2’的截示意面。参照图13、图14和图16，以一化学机械平坦化工艺(CMP)去除牺牲介电材料31的上半部和电极材料层30的上半部。剩余的牺牲介电材料31被蚀刻去除，并且获得由支撑框架34’所支持的多个电极40。如图16所示，支撑框架34’用来支撑多个电极40。支撑框架34’可包含多个支撑结构341’，多个支撑结构341’对应多个电极40。每个支撑结构341’环绕着对应的电极40。如图16所示，支撑结构341’互相连接。支撑框架34可能包含多个接合部分342，且该接合部分可能包含第二材料的氧化物。如图15所示，一电容介电质31沉积在裸露的电极40和支撑结构34之上。电容介电质31的介电常数会比二氧化硅的介电常数高。举例而言，电容介电质31可能为金属氧化物。下一步，作为电容阵列100’的电极32的一材料沉积在电容介电质31的上方，以获得多个电容器101’。举例而言，第二电极32可能包含多晶硅。在某些具体实施例中，可用多个支撑框架来支撑电容阵列的电极。为此目的，对应支撑框架的多个第二材料层被制备而成。多个第一材料层将多个第二材料层分开，而且第一材料层和第二材料层所构成的堆叠层之上方是第一材料层。举例而言上述提到的工艺可由接二连三氧化第二材料层直到所有第二材料层都氧化而变成相对应的支撑框架。支撑框架的厚度没有特别的限制。在一些实施例中，电极的高度和支撑框架的厚度比例介于20:1至8:1的范围。在一些实施例中，其中第一材料所组成之第一层的厚度和第二材料层的厚度比例介于10:1至4:1的范围。纵使当前的发明和目的被详细的叙述，应被认知为尽管各种改变，替换和调变修改都无法远离权利要求中所定义的精神和发明范围。例如，许多上述讨论到的工艺到可用不同方法施行或替换为其他工艺或不同的化合物。除此之外，本申请的范围并非意图限制于特定具体工艺，机器，制造方法，化合物，手段，方法，步骤。该领域的技术人员能体会本件已揭示的发明，工艺，机器，制造方法，化合物，手段，方法，步骤，目前已存在或之后被发展出来的技术，具体呈现出相同功能或完成在此描述的具体实施例相同结果皆可能根据本发明来实际利用。因此，权利要求打算包含他们的工艺，机器，制造方法，化合物，手段，方法，或步骤范围。
权利要求
1.一种电容阵列包含: 多个电容，各电容包含一个电极；以及 一个支撑框架，用于支撑该多个电极，该支撑框架包含对应该多个电极的多个支撑结构，各支撑结构围绕着对应的电极，又该支撑框架包含掺杂且可氧化材料的氧化物。
2.如权利要求1所述的电容阵列，其中该支撑框架进一步包含掺杂的可氧化材料。
3.如权利要求1所述的电容阵列，其中该支撑框架进一步包含未掺杂的可氧化材料的氧化物。
4.如权利要求1所述的电容阵列，其中该可氧化材料包含多晶硅。
5.如权利要求1所述的电容阵列，其中该电极的高度和该支撑框架的厚度比例介于20:1至8:1的范围。
6.一种电容阵列包含: 多个电容，各电容包含一个电极；以及 一个支撑框架，用于支撑该多个电极，该支撑框架包含对应该多个电极的多个支撑结构，各个支撑结构围绕着对应的电极，又该支撑框架包含第一材料和第二材料，其中该第一材料的密度比该第二材料的密度高。
7.如权利要求6所述的电容阵列，其中该支撑框架包含将该支撑结构连结在一起的多个接合部分，其中该接合部分包含第二材料。
8.如权利要求6所述的电容阵列,其中该第一材料包含未掺杂的多晶娃氧化物。
9.如权利要求6所述的电容`阵列，其中该第二材料包含掺杂的多晶硅氧化物。
10.如权利要求6所述的电容阵列，其中该电极的高度和该支撑框架的厚度比例介于20:1至8:1的范围。
11.一种制造电容阵列的方法，包含以下的步骤: 提供一基板，该基板包含由第一材料组成的第一层和一第二材料层，其中该层的第二材料在该第一材料层之下，且该第一材料的密度比该第二材料的密度高； 形成多个开孔于由该第一材料所组成的第一层； 在所述多个开孔里形成内衬； 加深所述多个开孔到至少使一部分的该第二材料层暴露出来； 进行对暴露的第二材料层氧化工艺并且形成一支撑框架； 进一步加深开孔；以及 在开孔中形成多个电极。
12.如权利要求11所述的制造电容阵列的方法，其中加深所述多个开孔到至少使一部分的该第二材料层暴露出来的步骤包含加深所述多个开孔并穿透该第二材料层的步骤。
13.如权利要求11所述的制造电容阵列的方法，其中形成多个开孔于由该第一材料所组成的第一层步骤包含将所述多个开孔深入第二材料层的步骤。
14.如权利要求11所述的制造电容阵列的方法，其中由该第一材料所组成之该第一层的厚度和第二材料层的厚度比例介于10:1至4:1之范围。
15.如权利要求11所述之制造电容阵列的方法，其中该基板还包含由该第一材料所组成的一第二层，其中该第二材料层介于由该第一材料所形成的该第一层和该第二层之间。
16.如权利要求11所述的制造电容阵列的方法，其中该第一材料包含多晶硅。
17.如权利要求 11所述的制造电容阵列的方法，其中该第二材料包含掺杂的多晶硅。
全文摘要
本发明公开了一种电容阵列及其制造方法，该电容阵列包含多个电容和支撑框架。每个电容包含一个电极。此支撑框架支持多个电极并且包含多个对应于多个电极的支撑结构。每个支撑结构会环绕各自的电极。该支撑框架会包含已掺杂可氧化材料的氧化物。该支撑框架可避免电极倾斜和中间部分摆动等问题。
文档编号H01L21/8242GK103178061SQ20121052387
公开日2013年6月26日 申请日期2012年12月7日 优先权日2011年12月21日
发明者黄仁瑞, 李哲奇, 蔡士竖, 陈政顺, 许绍达, 赖朝文, 谢君毅, 林靖凯 申请人:南亚科技股份有限公司