一种半导体离子注入均匀性的改善方法
【专利摘要】本发明提供公开了一种半导体离子注入均匀性的改善方法，包含：对硅基片进行预非晶化；对所述硅基片进行离子注入，其中，所述硅基片的部分表面与离子注入的方向成锐角或钝角；修复所述硅基片在预非晶化时形成的晶格损伤。本发明提供半导体离子注入均匀性的改善方法，与直接用掺杂离子进行注入相比，通过预先用氦离子对硅基片进行离子注入，破坏硅基片表面晶格结构，以达到预非晶化的目的，然后再进行所需要的离子注入，最后进行退火处理。由于预非晶化的过程破坏了晶格结构，避免了硅基片表面的形貌对离子注入结深的影响。
【专利说明】一种半导体离子注入均匀性的改善方法
【技术领域】
[0001]本发明涉及半导体制造领域，特别涉及一种表面不平整的半导体在离子注入时均匀性的改善方法。
【背景技术】
[0002]等离子体浸没离子注入(Plasma Immersionlonlmplantation, PIII)技术被认为是替代传统的束线离子注入IBII制作超浅结的一项新的掺杂技术。PIII是将基片直接浸没在等离子体中，当基片台加负脉冲偏压时，在电子等离子体频率倒数的时间尺度内，基片表面附件等离子体中的电子被排斥，剩下惯性较大的离子形成离子母体鞘层。随后，在离子等离子体频率的时间内离子被加速注入到基片中，这导致等离子体与鞘层之间的边界向等离子体区域推进，暴露出的新离子又被提取出来，即鞘层随着离子的运动而扩张。在更长时间尺度内，鞘层稳定于稳态的蔡尔德定律鞘层(等离子体中离子运动满足蔡尔德定律)。Pm与IBII相比有很多优:首先PIII没有IBII的离子提取、聚焦、扫描等装置，设备简单，成本低；其次PIII为非扫描式掺杂，可实现大面积同时注入，注入效率高；再次IBII为line-of-sight过程,而PIII为outline_of-sight过程,能实现三维复杂结构工件的掺杂；还有PIII掺杂离子能量分布很宽，注入能量无理论限制，能实现高剂量、低能量离子掺杂。
[0003]传统的直接利用PIII技术对三维FinFET进行离子注入的方法，将FinFET基片放入真空腔室中直接进行离子注入。待注入FinFET基片的表面形貌对注入的结果有一定影响，因为待注入的基片表面非平面，则会在基片表面形成厚度不一致的等离子体鞘层，同时等离子鞘层中的待注入正离子在注入基片的时候不都是以垂直表面注入的方式进行注入，FinFET侧壁周围的正离子将会以一定倾斜角注入进侧壁中，从而影响到注入的一致性。减弱甚至避免因表面的形貌非平面而产生的注入非一致这一问题，在三维FinFet的制备工艺中亟待解决。
【发明内容】
[0004]本发明所要解决的技术问题是提供一种半导体离子注入均匀性的改善方法，解决了等离子体浸没离子注入法存在的因硅基片表面的形貌非平面而产生的注入不均匀的问题
[0005]为解决上述技术问题，本发明提供了一种半导体离子注入均匀性的改善方法，包含:
[0006]对硅基片进行预非晶化；
[0007]对所述硅基片进行离子注入，其中，所述硅基片的部分表面与离子注入的方向成锐角或钝角；
[0008]修复所述硅基片在预非晶化时形成的晶格损伤。
[0009]进一步地,所述娃基片包含FinFet。
[0010]进一步地，所述预非晶化的方法包含利用氦离子或氢离子对所述硅基片进行离子注入。
[0011]进一步地，所述对硅基片进行离子注入的方法包含等离子体浸没离子注入。
[0012]进一步地，所述对硅基片进行离子注入的离子包含磷离子或硼离子。
[0013]进一步地，在用所述磷离子或硼离子对硅基片进行离子注入的同时，等离子中包含载气离子。
[0014]进一步地，所述修复的方法包含快速退火处理。
[0015]进一步地，所述快速退火处理包含快速热退火或快速激光退火。
[0016]进一步地，所述对娃基片进行离子注入的能量为100ev_2Kev。
[0017]进一步地，所述离子注入的腔室为低气压腔室，其气压范围在IOPa以下。
[0018]本发明提供半导体离子注入均匀性的改善方法，与直接用掺杂离子进行注入相t匕，通过预先用氦离子对硅基片进行离子注入，破坏硅基片表面晶格结构，以达到预非晶化的目的，然后再进行所需要的离子注入，最后进行退火处理。由于预非晶化的过程破坏了晶格结构，避免了硅基片表面的形貌对离子注入结深的影响。
【专利附图】
【附图说明】
[0019]图1为直接进行三维FinFet的掺杂离子注入的剖面示意图；
[0020]图2为本发明实施例提供的半导体三维FinFet离子注入均匀性的改善方法中进行预非晶化时的剖面示意图；
[0021]图3为本发明实施例提供的半导体三维FinFet离子注入均匀性的改善方法中在预非晶化的基片上进行掺杂离子注入的剖面示意图。
【具体实施方式】
[0022]图1为直接进行三维FinFet的掺杂离子注入的剖面示意图。待注入的三维FinFet硅基片I放置在PIII系统(未画出)中，掺杂源气体在ICP放电的条件下产生掺杂离子的等离子体，电极上的脉冲负偏压加载到三维FinFet硅基片I之上，使三维FinFet周围产生掺杂正离子的鞘层，鞘层中的正离子2由于受到FinFet上所加负脉冲电压的吸引，加速冲向FinFet,从而注入到FinFet之中。由于FinFet形貌非平面,从侧壁注入进去的掺杂离子不是以垂直方向注入进去的，从顶部注入进去的掺杂离子以垂直的方向注入进去的，垂直注入的掺杂离子受晶向影响更大，注入的结深更深，从而使侧壁和顶部的掺杂离子注入不一致。
[0023]图2为本发明实施例提供的半导体三维FinFet离子注入均匀性的改善方法进行预非晶化时的示意图，先用氦离子或氢离子注入FinFetl JfFinFetl进行预非晶化。三维FinFet硅基片I放置在PIII系统(未画出)中，氦气或氢气在ICP放电的条件下产生等离子体，电极上的脉冲负偏压加载到三维FinFet硅基片I之上，使三维FinFet周围产生掺杂正离子的鞘层，鞘层中的正离子3由于受到FinFet上所加负脉冲电压的吸引，加速冲向FinFet,从而注入到FinFet之中，破坏FinFet的表面晶格，达到预非晶化的目的，最终在FinFet的表面形成非晶化区域4。
[0024]图3为对完成预非晶化的FinFet进行掺杂离子6注入，由于已经用氦离子或氢离子对FinFet进行注入，破坏了 FinFet的表面晶格，消除了晶向对掺杂离子注入方向与注入表面夹角不一致，从而导致注入结深不一致的影响，形成共形性较好的注入区域5，因此会有效的改善FinFet侧壁与顶部的共形掺杂情况,从而提高FinFet器件的电学性能。
[0025]最后所应说明的是，以上【具体实施方式】仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
【权利要求】
1.一种半导体离子注入均匀性的改善方法，其特征在于，包含: 对硅基片进行预非晶化； 对所述硅基片进行离子注入，其中，所述硅基片的部分表面与离子注入的方向成锐角或钝角； 修复所述硅基片在预非晶化时形成的晶格损伤。
2.如权利要求1所述的改善方法，其特征在于，所述娃基片包含FinFet。
3.如权利要求1所述的改善方法，其特征在于，所述预非晶化的方法包含利用氦离子或氢离子对所述硅基片进行离子注入。
4.如权利要求1所述的改善方法，其特征在于，所述对硅基片进行离子注入的方法包含等离子体浸没离子注入。
5.如权利要求1所述的改善方法，其特征在于， 所述对硅基片进行离子注入的离子包含磷离子或硼离子。
6.如权利要求5所述的改善方法，其特征在于，在用所述磷离子或硼离子对硅基片进行离子注入的同时，等离子中包含载气离子。
7.如权利要求1所述的改善方法，其特征在于，所述修复的方法包含快速退火处理。
8.如权利要求7所述的改善方法，其特征在于，所述快速退火处理包含快速热退火或快速激光退火。
9.如权利要求1所述的改善方法，其特征在于，所述对硅基片进行离子注入的能量为100ev-2KeVo
10.如权利要求1所述的改善方法，其特征在于，所述离子注入的腔室为低气压腔室，其气压范围在IOPa以下。
【文档编号】H01L21/265GK103871813SQ201210544205
【公开日】2014年6月18日 申请日期:2012年12月14日 优先权日:2012年12月14日
【发明者】窦伟, 邹志超, 李超波 申请人:中国科学院微电子研究所