钨金属互连线的制作方法
【专利摘要】本发明提供了一种钨金属互连线的制作方法，包括：提供具有栅极的半导体结构，所述栅极两侧包括有栅绝缘层，所述栅绝缘层被第一层间介质层包围；对所述栅极进行回蚀刻，以去除部分所述栅极，形成凹槽；沉积氮化硅层填充所述凹槽；采用化学机械平坦化方法研磨所述氮化硅层；沉积第二层间介质层于以上步骤所形成的结构表面；形成自对准接触孔；沉积钨金属填满所述自对准接触孔，形成钨金属互连线。本发明所提供的钨金属互连线的制作方法可以制作出不与栅极发生短路的钨金属互连线，解决了钨金属互连线与栅极易发生短路的问题。
【专利说明】钨金属互连线的制作方法
【技术领域】
[0001]本发明涉及半导体制造领域，特别涉及一种钨金属互连线的制作方法。
【背景技术】
[0002]半导体制作工艺正在快步进入22nm节点时代。由于关键尺寸减小，在半导体器件中所形成的接触孔也越来越小，传统的金属铝已不能很好地沉积在接触孔中，因而人们利用钨替代铝以制作金属互连线，因为钨的gap filling (沟槽填充)能力较佳。
[0003]现有钨金属互连线的制作方法可参考如图1至3所示，首先提供具有钨栅极10的半导体结构，如图1所示。该钨栅极10两侧包括有绝缘侧墙11，并且还可以包括有蚀刻停止层12。在蚀刻停止层12上包括有第一层间介质层13，而在钨栅极10的上面包括有第二层间介质层14。在接下去的工艺中，需要在钨栅极10两侧制作接触孔15，如图2所示。此时，接触孔15穿过原来的第一层间介质层13和第二层间介质层14，并且同时穿过了蚀刻停止层12，从而形成新的第一层间介质层13’、第二层间介质层14’和蚀刻停止层12’。此接触孔15具有上部分开口大，下部分开口小的特点(该特点是由于该接触孔15的形成工艺决定的)。因而，该接触孔15上部分很容易暴露出钨栅极10的边角部分(如图3中所标出的圆形区域17)。这样，当在接触孔15中形成钨金属互连线16时，该钨金属互连线16容易与钨栅极10发生接触(如图3中所标出的圆形区域17)，从而使得钨金属互连线16与钨栅极10发生短路。
[0004]为此，需要提供一种钨金属互连线的制作方法以防止钨金属互连线与栅极发生短路。
【发明内容】
[0005]本发明要解决的问题是:在半导体器件制作过程中，所制作的钨金属互连线与栅极易发生短路。
[0006]为此，本发明提供了一种钨金属互连线的制作方法，利用该制作方法制作的钨金属互连线不与栅极发生短路。该钨金属互连线的制作方法包括:
[0007]提供具有栅极的半导体结构，所述栅极两侧包括有栅绝缘层，所述栅绝缘层被第一层间介质层包围；
[0008]对所述栅极进行回蚀刻，以去除部分所述栅极，形成凹槽；
[0009]沉积氮化硅层填充所述凹槽，所述氮化硅层同时覆盖所述第一层间介质层；
[0010]采用化学机械平坦化方法研磨所述氮化硅层，研磨至接触到所述第一层间介质层
后停止；
[0011]沉积第二层间介质层于以上步骤所形成的结构表面；
[0012]形成自对准接触孔，所述自对准接触孔穿过所述第一层间介质层和所述第二层间介质层，并且所述自对准接触孔在所述第二层间介质层的孔径大于在第一层间介质层的孔径；[0013]沉积钨金属填满所述自对准接触孔；
[0014]对所述钨金属进行平坦化，形成钨金属互连线。
[0015]可选的，所述栅绝缘层和所述第一层间介质层之间还包括有蚀刻阻挡层。
[0016]可选的，所述凹槽的深度为1 00埃至300埃。
[0017]可选的，所述氮化硅层的沉积厚度为500埃至1000埃。
[0018]可选的，所述第二层间介质层的厚度为500埃至2000埃。
[0019]可选的，所述化学机械平坦化方法采用固结磨料抛光垫。
[0020]可选的，所述化学机械平坦化方法采用脯氨酸同系物作为表面活性剂参与研磨。
[0021]可选的，所述化学机械平坦化方法在PH值为2.5^4.8的范围内进行。
[0022]可选的，所述化学机械平坦化方法的下压压力为0.5pSi^3.0pSi。
[0023]可选的，所述化学机械平坦化方法采用的所述固结磨料抛光垫的研磨转速为10rpm~40rpmo
[0024]可选的，所述化学机械平坦化采用光学终点侦测器或者电动电势终点侦测器来侦测研磨终点。
[0025]可选的，所述栅极为钨栅极。
[0026]可选的，所述栅极的宽度小于20nm。
[0027]与现有技术相比，本发明具有以下优点:
[0028]在本发明所提供的钨金属互连线的制作方法中，可能与钨金属互连线短路的栅极部分已被氮化硅绝缘材料所取代，因而即便钨金属互连线上部较宽而进入栅极上方区域，也不会发生钨金属互连线与栅极的短路问题。
[0029]本发明所提供的钨金属互连线的制作方法利用化学机械平坦化来平坦化其中的氮化硅层，并使得化学平坦化停止在第一层间介质层，形成各层平坦的半导体器件。
【专利附图】
【附图说明】
[0030]图1至图3为现有钨金属互连线的制作方法各步骤结构示意图；
[0031]图4至图11为本发明实施例钨金属互连线的制作方法各步骤结构示意图及原理示意图。
【具体实施方式】
[0032]本发明实施例提供一种钨金属互连线的制作方法，利用该方法可以制作出钨金属互连线与栅极不发生短路的半导体器件。本实施例所述的制作方法包括步骤SI至步骤S7，下面将结合图4至图11对各步骤的内容作阐述。
[0033]步骤SI，提供具有栅极的半导体结构，所述栅极两侧包括有栅绝缘层，所述栅绝缘层被第一层间介质层包围。
[0034]请参考图4，本实施例所提供的具有栅极20的半导体结构，从图4中看出，该半导体结构包括有栅极20和栅绝缘层21。栅极20可以是由钨、钛或者钽以及它们的氮化物制作而成，本实施例优选鹤作为该栅极20的材料，因为鹤的gap filling (沟槽填充)能力较佳。并且本实施例中，栅极20的宽度在20nm以下(亦即用于沉积栅极材料的沟槽或通孔的宽度在20nm以下)。当沟槽或通孔的宽度20nm以下时，常用的金属互连线材料铝金属已不能很好地填充相应的沟槽，而钨金属却可以较好地填充相应的沟槽或通孔，形成导电性能良好的钨金属互连结构。
[0035]该栅极20可以通过蒸发的方法来淀积，也可以通过溅射或者化学气相淀积(CVD)方法来形成。CVD薄膜相比溅射薄膜有很多优势:低电阻率、对电迁移的高抵抗力以及填充小通孔时的优异的平整性，并且CVD钨还可以提供在金属和硅上进行选择性淀积，所以本实施例优选采用CVD方法来形成栅极20。具体的，该CVD方法的栅极20可以由氯化钨、氟化钨和羟基钨制备而成，主要反应气体可采用六氟化钨以及氢气或甲硅烷。该栅绝缘层21可以通过热氧化方法生长，其材质可以为各类氧化物(例如氧化硅)。
[0036]请继续参考图4，本实施例中，所述栅绝缘层21被第一层间介质层23包围，并且所述栅绝缘层21和所述第一层间介质层23之间还包括有蚀刻阻挡层22(图4所示结构中蚀刻阻挡层22呈L型位于栅极20两侧)。
[0037]步骤S2，对所述栅极进行回蚀刻，以去除部分所述栅极，形成凹槽。
[0038]请参考图5，本实施例对栅极20进行回蚀刻以形成凹槽24。该凹槽24的深度为100埃至300埃，该凹槽24的深度选择在上述范围是因为，本实施例中栅极20的厚度约为300埃至600埃，因而该凹槽24的深度通常要在栅极20高度的一半以下，因而该凹槽24的深度小于300埃，以保证原来的栅极20保留一半以上的高度。同时，该凹槽24又不能太浅，否则后续无法用来很好地填充相应的材料层，因而该凹槽24的深度最好在100埃以上。形成凹槽24后，原栅极20变成栅极20’。
[0039]步骤S3，沉积 氮化硅层填充所述凹槽，所述氮化硅层同时覆盖所述第一层间介质层。
[0040]请参考图6，本实施例在蚀刻形成上述凹槽24之后，随即沉积氮化硅层25填充该凹槽24。从图6中可以看到，所述氮化硅层25同时覆盖所述第一层间介质层23，并且该氮化硅层25在凹槽24上方呈现低洼状。
[0041]本实施例优选的，该氮化硅层25的沉积厚度为500埃至1000埃。如果该氮化硅层25太薄，则无法完全填满该凹槽24。而如果该氮化硅层25太厚，则会加重后续平坦化的负担。因此，该氮化硅层25的厚度优选为500埃至1000埃。
[0042]步骤S4，采用化学机械平坦化方法研磨所述氮化硅层，研磨至接触到所述第一层间介质层后停止。
[0043]请结合参考图6、图7和图8，本实施例通过化学机械平坦化(ChemicalMechanical Polishing/Planarization, CMP)方法,去除图6中所不的不平坦部分的氮化硅层25，并且该平坦化步骤停止于第一层间介质层23，得到的结构如图7所示的结构，其中不平坦的氮化硅层25被平坦化后形成平整的氮化硅层25’。
[0044]现有技术中，通常是在碱性(指抛光液呈碱性，其PH值大于7)条件下进行CMP，并且现有CMP所去除的通常是氧化物层(例如氧化硅层)。而本实施例采用在2.5^4.8的PH值(指抛光液的PH值，可用例如PH调节剂调节)范围内进行CMP，并且本实施例CMP去除的是部分氮化硅层25，平坦化的停止层是第一层间介质层23。
[0045]本实施例采用固结磨料抛光垫(Fixed abrasive pad, FAP)来进行CMP。抛光垫是CMP中的重要组成部分，其磨损均匀性能是影响加工后工件平面度的重要因素。本实施例采用固结磨料抛光垫进行平坦化得到的表面质量优异且平稳，并且去除效率高。[0046]本实施例采用两性离子表面活性剂作为表面活性剂参与CMP研磨。CMP包括了化学和机械两重作用，表面活性剂在平坦化过程中起着非常重要的作用。它不仅影响着药液的分散性、颗粒吸附后清洗难易程度以及金属离子沾污等问题，更重要的是表面活性剂可以提高质量传递速率以提高平坦化平整度并降低表面张力，降低损伤层厚度，减少损伤。
[0047]本实施例所选用的两性离子表面活性剂可以包括有羧酸盐型(包括氨基酸型和甜菜碱型)两性表面活性剂，硫酸酯型两性表面活性剂，磺酸盐型两性表面活性剂以及磷酸酯盐型两性表面活性剂等。本实施例进一步优选的，用脯氨酸同系物作为表面活性剂参与研磨。
[0048]本实施例采用CeO2参与CMP研磨。CeO2具有化学活性高和硬度较小的特点，并且在研磨过程不容易刮伤研磨面，因而能够保证有好的表面平整度。同时，CeO2粒子研磨速度快，因而选用CeO2可以提高研磨速度。
[0049]本实施例具体以L-脯氨酸为表面活性剂，并在PH值为2.5^4.8的范围内进行CMP。所述氮化硅层25 (SiN)、第一层间介质层23 (ILD1)和L-脯氨酸(L-proline)达到等电点(IEP)时对应的PH值和在PH值为2.5~4.8的范围内所显的电性如下表所示:
【权利要求】
1.一种钨金属互连线的制作方法，其特征在于，包括: 提供具有栅极的半导体结构，所述栅极两侧包括有栅绝缘层，所述栅绝缘层被第一层间介质层包围； 对所述栅极进行回蚀刻，以去除部分所述栅极，形成凹槽； 沉积氮化硅层填充所述凹槽，所述氮化硅层同时覆盖所述第一层间介质层； 采用化学机械平坦化方法研磨所述氮化硅层，研磨至接触到所述第一层间介质层后停止; 沉积第二层间介质层于以上步骤所形成的结构表面； 形成自对准接触孔，所述自对准接触孔穿过所述第一层间介质层和所述第二层间介质层，并且所述自对准接触孔在所述第二层间介质层的孔径大于在第一层间介质层的孔径； 沉积钨金属填满所述自对准接触孔，形成钨金属互连线。
2.如权利要求1所述的制作方法，其特征在于，所述栅绝缘层和所述第一层间介质层之间还包括有蚀刻阻挡层。
3.如权利要求1所述的制作方法，其特征在于，所述凹槽的深度为100埃至300埃。
4.如权利要求1所述的制作方法，其特征在于，所述氮化硅层的沉积厚度为500埃至1000 埃。
5.如权利要求1所述的制作方法，其特征在于，所述第二层间介质层的厚度为500埃至2000 埃。
6.如权利要求1所述的制作方法，其特征在于，所述化学机械平坦化方法采用固结磨料抛光垫。
7.如权利要求6所述的制作方法，其特征在于，所述化学机械平坦化方法采用脯氨酸同系物作为表面活性剂参与研磨。
8.如权利要求7所述的制作方法，其特征在于，所述化学机械平坦化方法在PH值为2.5?4.8的范围内进行。
9.如权利要求8所述的制作方法，其特征在于，所述化学机械平坦化方法的下压压力为 0.5pSi?3.0pSi。
10.如权利要求6所述的制作方法，其特征在于，所述化学机械平坦化方法采用的所述固结磨料抛光垫的研磨转速为10rpnT40rpm。
11.如权利要求10所述的制作方法，其特征在于，所述化学机械平坦化采用光学终点侦测器或者电动电势终点侦测器来侦测研磨终点。
12.如权利要求1所述的制作方法，其特征在于，所述栅极为钨栅极，所述栅极的宽度小于20nm。
【文档编号】H01L21/768GK103972152SQ201310037708
【公开日】2014年8月6日 申请日期:2013年1月30日 优先权日:2013年1月30日
【发明者】蒋莉 申请人:中芯国际集成电路制造(上海)有限公司