专利名称：一种硅基半绝缘iii-v族材料的制备方法
技术领域：
本发明设计半导体技术领域，尤其涉及一种硅基半绝缘πι-v族材料的制备方法。
背景技术：
在过去的几十多年中，以硅CMOS技术为基础的集成电路技术遵循摩尔定律通过缩小器件的特征尺寸来提高芯片的工作速度、增加集成度以及降低成本，集成电路的特征尺寸由微米尺度进化到纳米尺度，取得了巨大的经济效益与科学技术的重大进步。根据国际半导体产业技术发展蓝图(ITRS2009)的预测，2012年MPU的物理栅长将缩小到22纳米。然而，随着集成电路技术发展到22纳米技术节点及以下时，硅集成电路技术在速度、功耗、集成度、可靠性等方面将受到一系列基本物理问题和工艺技术问题的限制，并且昂贵的生产线建设和制造成本使集成电路产业面临巨大的投资风险，传统的硅CMOS技术采用“缩小尺寸”来实现更小、更快、更廉价的逻辑与存储器件的发展模式已经难以持续。因此，ITRS清楚地指出，“后22纳米” CMOS技术将采用全新的材料、器件结构和集成技术，集成电路技术将在“后22纳米”时代面临重大技术跨越及转型。II1-V族半导体的电子迁移率远大于硅(GaAs、InAs的电子迁移率分别可达到9000cm2/(V.s)、40000cm2/(V.s)，而硅的只有1300cm2/(V.s))，它们在低场和高场下都具有优异的电子输运性能，是超高速、低功耗nMOS的理想沟道材料。为了应对集成电路技术所面临的严峻挑战 ，采用与硅工艺兼容的高迁移率II1-V族半导体材料代替硅沟道，以大幅提高逻辑电路的开关速度并实现低功耗工作研究已成为近期全球微电子领域的前言和热点。在Si衬底上外延高质量的II1-V族半导体材料是制备Si基高迁移率nMOS的前提。GaAs是研究较为成熟的II1-V族半导体材料。Si和GaAs的晶格适配较大(4.1 % )，热失配较大(Si和GaAs的热膨胀系数分别为2.59X10-6K-1,5.75X 10-6K-1)，因此在异质外延时会产生大量的位错。同时，由于极性材料在非极性衬底上外延以及衬底台阶的存在，夕卜延层中会产生大量的反相畴(Ant1-phase domain, APD),反相畴边界(Ant1-phaseboundary, APB)是载流子的散射和复合中心，同时在禁带引入缺陷能级。这些位错和反相畴边界会一直延伸到外延层的表面，严重影响了外延层的质量。Si基II1-V族半导体材料的生长必须解决这两个问题。同时，对于半绝缘的II1-V衬底，其极高的电阻率使得其成为高速微电子器件的不可或缺的性能。但是对于Si基II1-V高速器件来说另一个难题是，缺乏半绝缘衬底。硅衬底比较高的电阻率一般达到103欧姆 厘米，距半绝缘的指标107欧姆 厘米，相差了四个数量级，极大的影响了高速器件的性能。
发明内容
本发明的目的在于，提供一种硅基半绝缘或高阻II1-V族层，来解决元素半导体衬底无法为II1-V器件提供半绝缘或者高阻层的问题。本发明提供一种硅基半绝缘II1-V族材料的制备方法，包括以下步骤:步骤1:在硅衬底上，生长锗层；步骤2:将生长了锗层的硅衬底放入MOCVD反应室中，分别生长低温成核砷化镓层和高温砷化镓层；步骤3:停止生长，高温退火一定时间后，在高温砷化镓层上生长半绝缘InGaP层；步骤4:在半绝缘InGaP层上生长薄砷化镓层，完成硅基半绝缘II1-V族材料的制备。其中硅衬底为偏
方向4°的(100)衬底。其中高温退火的温度和生长高温砷化镓层、半绝缘InGaP层是相同的，都是620 660°C之间，退火在砷烷的保护气氛下进行。其中生长半绝缘InGaP层与锗层是晶格匹配的，其生长速率是0.lnm/s 0.25nm/s，V/III 之比为 75 125。其中生长半绝缘InGaP层时掺杂剂为二茂铁，其流量与半绝缘InGaP层所用的III族源TMIn和TMGa的流量之和的比大约为1: 1000，数量级在I X 10_8mol/min。其中薄砷化镓层厚度为5-10nm。本发明的特点是:1、采用锗层从硅过渡到II1-V层，然后通过低温的砷化镓层获得高的晶格质量；2、采用掺铁的InGaP层，获得高阻的II1-V族层。
图1是本发明中娃衬底外延错层后的不意图；图2是本发明中MOCVD外延低温成核砷化镓层和高温砷化镓层后的示意图；图3是本发明中外延半绝缘InGaP层和薄砷化镓层作为盖层的示意图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。本发明提出了一种硅基半绝缘II1-V族材料的制备方法。该方法通过掺铁的InGaP层来提供高阻或者半绝缘层，其解决了寄生电容效应的问题。本发明提出的硅基半绝缘II1-V族材料的制备方法，包括以下步骤:步骤1:在清洗好的硅衬底I上，采用超高真空化学气相沉积生长高质量的锗层2，如图1所示；步骤2:将硅衬底I立即放入MOCVD反应室中，分别生长低温成核砷化镓层3和高温砷化镓层4，如图2所示；步骤3:高温砷化镓层4生长结束后，降温更换衬底舟和反应室内管，以减少反应室的锗气氛；保持高温，退火一定时间后，优选30分钟，在高温砷化镓层4生长半绝缘InGaP层5，该层是通过掺入Fe源来提高电阻率，如图3所示；
步骤4:生长薄砷化镓层6作为盖层，如图3所示，完成硅基半绝缘II1-V族材料的制备。本发明的一个优选实施例中，使用上述方法制备硅基半绝缘II1-V族材料时，选用偏
方向4°的硅(100)衬底，高温退火的温度和生长高温砷化镓层、半绝缘InGaP层均相同，为620°C，并且在砷烷的保护气氛下进行退火；生长半绝缘InGaP层与锗层是晶格匹配的，其生长速率是0.lnm/s, V/III之比为75 ;在生长半绝缘InGaP层时的掺杂剂为二茂铁，其流量与半绝缘InGaP层所用的III族源TMIn和TMGa的流量之和的比大约为
I: 1000，数量级在lXl(T8mol/min ;薄砷化镓层厚度为5nm。本发明的另一优选实施例中，使用上述方法制备硅基半绝缘II1-V族材料时，选用偏
方向4°的硅(100)衬底，高温退火的温度和生长高温砷化镓层、半绝缘InGaP层均相同，为660°C，并且在砷烷的保护气氛下进行退火；生长半绝缘InGaP层与锗层是晶格匹配的，其生长速率是0.25nm/s, V/III之比为125 ;在生长半绝缘InGaP层时的掺杂剂为二茂铁，其流量与半绝缘InGaP层所用的III族源TMIn和TMGa的流量之和的比大约为
1:1000，数量级在lXl(r8mol/min ;薄砷化镓层厚度为10nm。本发明的另一优选实施例中，使用上述方法制备硅基半绝缘II1-V族材料时，选用偏
方向4°的硅(100)衬底，高温退火的温度和生长高温砷化镓层、半绝缘InGaP层均相同，为650°C，并且在砷烷的保护气氛下进行退火；生长半绝缘InGaP层与锗层是晶格匹配的，其生长速率是0.lnm/s, V/III之比为100 ;在生长半绝缘InGaP层时的掺杂剂为二茂铁，其流量与半绝缘InGaP层所用的III族源TMIn和TMGa的流量之和的比大约为
I: 1000，数量级在lX10_8mol/min ;薄砷化镓层厚度为5nm。上述方法中采用超高真空化学气相沉积从硅衬底过渡到锗层，通过底层锗的弛豫来消除4%的应变，由于砷化镓与锗的晶格失配只有800ppm，从锗层到砷化镓，避免了失配位错的产生，采用高低温砷化镓层的配合来解决反向畴的问题。同时为了达到隔断电荷的目的，加入了半绝缘层InGaP，来解决高速微电子器件的寄生电容效应。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种硅基半绝缘II1-V族材料的制备方法，包括以下步骤: 步骤1:在硅衬底上，生长锗层； 步骤2:将生长了锗层的硅衬底放入MOCVD反应室中，分别生长低温成核砷化镓层和高温砷化镓层； 步骤3:停止生长，高温退火一定时间后，在高温砷化镓层上生长半绝缘InGaP层； 步骤4:在半绝缘InGaP层上生长薄砷化镓层，完成硅基半绝缘II1-V族材料的制备。
2.根据权利要求1所述的硅基半绝缘II1-V族材料的制备方法，其特征在于，硅衬底I为偏
方向4。的(100)衬底。
3.根据权利要求1所述的锗基半绝缘II1-V族材料的制备方法，其特征在于，高温退火的温度和生长高温砷化镓层、半绝缘InGaP层的温度相同，均为620 660 V，所述高温退火在砷烷的保护气氛下进行。
4.根据权利要求1所述的硅基半绝缘II1-V族材料的制备方法，其特征在于，所生长的半绝缘InGaP层与锗层是晶格匹配的，其生长速率是0.lnm/s 0.25nm/s, V/III为75 125。
5.根据权利要求1所述的硅基半绝缘II1-V族材料的制备方法，其特征在于，生长半绝缘InGaP层时的掺杂剂为二茂铁，其流量与半绝缘InGaP层所用的III族源TMIn和TMGa的流量之和的比为1: 1000，数量级为lX10_8mol/min。
6.根据权利要求1所述的硅基半绝缘II1-V族材料的制备方法，其特征在于，所述薄砷化镓层的厚度为5-10nm。
全文摘要
本发明公开了一种硅基半绝缘III-V族材料的制备方法，包括以下步骤步骤1在硅衬底上，生长锗层；步骤2将生长了锗层的硅衬底放入MOCVD反应室中，分别生长低温成核砷化镓层和高温砷化镓层；步骤3停止生长，高温退火30分钟后，在高温砷化镓层上生长半绝缘InGaP层；步骤4在半绝缘InGaP层上生长薄砷化镓层，完成硅基半绝缘III-V族材料的制备。本发明采用锗层从硅过渡到III-V层，然后通过低温的砷化镓层获得高的晶格质量；本发明还采用掺铁InGaP层，获得高阻的III-V族层。
文档编号H01L21/205GK103177939SQ201310068749
公开日2013年6月26日 申请日期2013年3月5日 优先权日2013年3月5日
发明者周旭亮, 于红艳, 李士颜, 潘教青, 王圩 申请人:中国科学院半导体研究所