半导体器件及其制造方法

半导体器件及其制造方法
【专利摘要】本发明涉及半导体器件及其制造方法。本发明公开了一种用于制造半导体器件的方法，所述方法包括以下步骤：形成具有导电接触的第一层间电介质层；在第一层间电介质层之上形成具有导电互连的牺牲层，使得导电互连与导电接触接触；去除牺牲层；以及通过去除由导电互连暴露出的导电接触的部分来形成凹陷。
【专利说明】半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求2012年8月2日提交的申请号为10-2012-0084761的韩国专利申请的优先权，其全部内容通过引用合并于此。
【技术领域】
[0003]本发明的示例性实施例涉及一种半导体器件及其制造方法，更具体而言，涉及一种包括经由镶嵌工艺形成的导电互连的半导体器件及其制造方法。
【背景技术】
[0004]半导体器件包括:各种互连，所述各种互连形成在多个层中；以及接触部，所述接触部用于在不同层中的互连连接。例如，位线经由设置在其之下的位线接触与在位线接触之下的特定部分连接。图1简要地说明了半导体器件。
[0005]图1是现有的(传统的)半导体器件的截面图。
[0006]参见图1，第一层间电介质层11包括被提供在其中的多个位线接触12。多个位线接触12可以采用均匀的间隔来布置。
[0007]在提供有多个位线接触12的第一层间电介质层11之上，设置第二层间电介质层
13。第二层间电介质层13包括被提供在其中的多个位线14。每个位线14被布置成分别与相对应的位线接触12接触。
[0008]位线14可以由铜(Cu)形成以减小电阻。在这种情况下，因为Cu不被干法刻蚀，所以位线14必然地经由将导电材料掩埋在刻蚀绝缘层的空间中的镶嵌工艺来形成。
[0009]近来，随着半导体器件的集成度的增加，已经减小了互连的节距。然而，当减小形成在多个层中的互连的节距时，在位线14和相对应的位线接触12之间的对准余量减小。因此,在位线接触12和与相对应的位线14相邻的另一个位线14之间的距离(如参见符号A)减小。在这种情况下，会在位线接触12和相邻的位线14之间发生桥接。

【发明内容】

[0010]本发明的示例性实施例涉及一种半导体器件及其制造方法，所述半导体器件可以防止在利用镶嵌工艺的导电互连形成工艺期间发生的缺陷，并且改善半导体器件的特性。
[0011]根据本发明的一个示例性实施例，一种用于制造半导体器件的方法包括以下步骤:形成具有导电接触的第一层间电介质层；在第一层间电介质层之上形成具有导电互连的牺牲层，使得导电互连与导电接触接触；去除牺牲层；以及通过去除导电互连暴露出的导电接触的部分来形成凹陷。
[0012]根据本发明的另一个示例性实施例，一种用于制造半导体器件的方法包括以下步骤:形成具有可以被干法刻蚀的导电接触的第一层间电介质层；在第一层间电介质层之上形成牺牲层；选择性地刻蚀牺牲层以形成暴露出导电接触的沟槽；通过将不可以被干法刻蚀的导电材料掩埋在沟槽中来形成导电互连；去除牺牲层；以及通过将在去除牺牲层之后暴露出的导电接触的部分干法刻蚀来形成凹陷。
[0013]根据本发明的另一个示例性实施例，一种半导体器件包括:第一层间电介质层，所述第一层间电介质层具有导电接触；以及导电互连，所述导电互连形成在第一层间电介质层之上，并且与导电接触接触，其中，导电互连包括不会被干法刻蚀的材料，以及其中，导电接触由可以被干法刻蚀的材料形成，并且导电接触具有在由导电互连暴露出的导电接触的部分上形成的凹陷。
【专利附图】

【附图说明】
[0014]图1是现有的半导体器件的截面图。
[0015]图2至图5是说明根据本发明的一个实施例的半导体器件及其制造方法的截面图。
【具体实施方式】
[0016]下面将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式实施，而不应解释为限制于本文所列的实施例。确切地说，提供这些实施例使得本说明书充分与完整，并向本领域技术人员充分传达本发明的范围。在说明书中，相同的附图标记在本发明的不同附图与实施例中表示相似的部分。
[0017]附图并非必然按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例做夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅涉及第一层直接形成在第二层上或在衬底上的情况，还涉及在第一层与第二层之间或在第一层与衬底之间存在第三层的情况。
[0018]图2至图5是说明根据本发明的一个实施例的半导体器件及其制造方法的截面图。图5说明半导体器件，并且图2至图4说明用于制造图5的半导体器件的中间步骤。
[0019]首先，将描述制造方法。
[0020]参见图2，在具有所需的下结构的衬底(未示出)之上形成提供有导电接触30的第一层间电介质层20。
[0021]第一层间电介质层20可以具有顺序层叠有第一绝缘层21和第二绝缘层22的双层结构。第一绝缘层21可以由氧化物形成，而第二绝缘层22可以由具有与以下要描述的牺牲层25不同的刻蚀率(或刻蚀速率，etch rate)的材料(例如,氮化物)形成。
[0022]导电接触30可以包括第一阻挡层23和第一金属层24。第一阻挡层23沿着形成在第一层间电介质层20中形成的第一沟槽Tl的侧壁和底表面形成。第一金属层24被掩埋在具有在其中形成的第一阻挡层23的第一沟槽Tl中。第一金属层24可以由可以被干法刻蚀的金属(例如，钨)形成。第一阻挡层23用于防止第一金属层24的扩散，并且可以由例如钽和/或氮化钽形成。
[0023]包括第一阻挡层23和第一金属层24的导电接触30、以及包括第一绝缘层21和第二绝缘层22的第一层间电介质层20可以通过以下工艺来形成。首先，将第一层间电介质层20沉积在衬底上，然后选择性地刻蚀第一层间电介质层20以形成用于导电接触的第一沟槽Tl。随后，沿着包括第一沟槽Tl的所得结构的整个表面沉积第一阻挡层23。然后，在第一阻挡层23之上形成第一金属层24至填充第一沟槽Tl的厚度。然后执行诸如化学机械抛光(CMP)工艺的平坦化工艺，直到暴露出第二绝缘层22。
[0024]在其中提供有导电接触30的第一层间电介质层20之上形成其中提供有导电互连40的牺牲层25。
[0025]导电互连40被形成为与相对应的导电接触30接触。然而，当在导电互连40与导电接触30之间发生未对准，或者即使没有发生未对准但在导电互连40与导电接触30之间的平面区和/或形状中存在差异时，导电接触30没有被导电互连40完全地覆盖，而被部分
地暴露出。
[0026]牺牲层25可以由例如氧化物形成。此外，导电互连40可以包括第二阻挡层26和第二金属层27。第二阻挡层26沿着形成在牺牲层25中的第二沟槽T2的侧壁和底表面形成，并且第二金属层27被掩埋在形成有第二阻挡层26的第二沟槽T2中。第二金属层27可以由具有低电阻的金属(例如，Cu)形成。第二阻挡层26用于防止第二金属层27的扩散，并且可以由例如钽和/或氮化钽形成。第二金属层27不可以通过干法刻蚀来刻蚀。
[0027]包括第二阻挡层26和第二金属层27的导电互连40、以及牺牲层25可以通过以下工艺来形成。即，将牺牲层25沉积在提供有导电接触30的第一层间电介质层20上，然后选择性地刻蚀牺牲层25以形成暴露出相对应的导电接触30的第二沟槽T2。然后，沿着包括第二沟槽T2的所得结构的整个表面沉积第二阻挡层26，并且在第二阻挡层26之上将第二金属层27形成至将第二沟槽T2填充的厚度。然后，执行平坦化工艺(例如CMP)直到暴露出牺牲层25。
[0028]导电接触30和导电互连40可以分别用作位线和位线接触，但是本发明不限于此。
[0029]参见图3，去除牺牲层25。
[0030]可以经由湿法浸润(dip-out)工艺来执行牺牲层25的去除。在这个工艺中，由于第二绝缘层22由具有与牺牲层25不同的刻蚀率的材料形成，所以可以在不破坏第二绝缘层22和在其之下的第一绝缘层21的情况下，容易地仅去除牺牲层25。
[0031]参见图4，去除在牺牲层25的去除之后暴露出的导电接触30的部分，以形成凹陷R0如上所述，导电接触30不完全地被导电互连40覆盖。因此，当去除牺牲层25时，导电接触30的表面被部分地暴露出。可以刻蚀导电接触30部分地暴露出的部分以形成凹陷R。
[0032]可以通过干法刻蚀工艺来执行导电接触30的去除。当第一阻挡层23和第二阻挡层26由相同的材料形成时，在去除导电接触30的第一阻挡层23的同时可以一起去除导电互连40的第二阻挡层26。结果，可以去除位于第二金属层27的侧壁上的第二阻挡层26的部分。此时，位于第二金属层27之下的第二阻挡层26的部分由于干法刻蚀工艺的特性而保留下来。此外，当第二金属层27由不会被干法刻蚀的金属(例如，Cu)形成时，即使刻蚀第一阻挡层23和第一金属层24,也不破坏第二金属层27。
[0033]在用于导电接触30的去除工艺期间，可以单独或一起去除第二绝缘层22和第一绝缘层21。在本发明的这个示例性实施例中，去除第二绝缘层22的一部分，而将第二绝缘层22的其他部分保留下来。然而，本发明不限于此。在另一个示例性实施例中，可以在这个工艺期间去除第二绝缘层22的整个部分。
[0034]如此，当去除导电接触30的一部分以形成凹陷R时，可以获得以下效果。
[0035]首先，由于在导电接触30和与相对应的导电互连40相邻的另一个导电互连40之间的距离增加，所以可以防止在导电接触30与相邻的导电互连40之间发生桥接。[0036]此外，由于去除位于第二金属层27的侧壁上的第二阻挡层26的部分，所以凹陷R的平面区可以通过第二阻挡层26的厚度进一步地增加。因此，可以进一步防止桥接发生。此外，由于去除具有高电阻的第二阻挡层26，所以还可以减小金属互连40的电阻。另一方面，由于位于第二金属层27之下的第二阻挡层26的部分保留下来，所以第二阻挡层26仍位于第二金属层27和第一金属层24之间，由此防止在第二金属层27和第一金属层24之间的金属扩散。
[0037]此外，由于第二金属层27不被干法刻蚀，所以即使刻蚀第一阻挡层23和第一金属层24，第二金属层27也不被破坏。因此，第二金属层27可以充分地用作互连。
[0038]此外，当去除由具有高介电常数的氮化物形成的第二绝缘层22的整个部分时，可以在导电互连40之间去除氮化物。因此，可以减小导电互连40之间的干扰。
[0039]参见图5，在图4的所得结构之上形成第二层间电介质层28。第二层间电介质层28可以由例如氮化物来形成。
[0040]这里，由于第二层间电介质层28通过等离子体增强的化学气相沉积(PECVD)来形成，使得第二层间电介质层28的台阶覆盖(或阶梯覆盖,step coverage)特性降低,所以可以在导电互连40之间形成空气间隙AG。当在导电互连40之间形成空气间隙AG时，在导电互连40之间的介电常数减小以减少耦合电容。空气间隙AG的底表面可以沿着凹陷R位于导电互连40之下。
[0041]根据上述制造方法，可以防止在导电接触30与相邻的导电互连40之间发生桥接。此外，可以减小导电互连40之间的干扰或耦合电容。因此，改善半导体器件的特性。具体地，用于减小耦合电容的空气间隙AG仅通过沉积第二层间电介质层28而不用单独的工艺来形成，因为在之前的工艺期间(参见图4)已经去除牺牲层25来形成凹陷R。换言之，图2至图4的工艺可以容易地与形成空气间隙AG的工艺结合。
[0042]图5的半导体器件可以通过上述制造方法来制造。
[0043]参见图5，根据本发明的实施例的半导体器件包括:第一层间电介质层20，所述第一层间电介质层20具有导电接触30 ;和导电互连40,所述导电互连40形成在第一层间电介质层20之上，并且与导电接触30接触。
[0044]这里，由导电互连40暴露出的导电接触30具有形成在其中的凹陷区。因此，由导电互连40暴露出的导电接触30的部分具有位于比其他的部分更低水平的表面。
[0045]将第二层间电介质层28设置在导电互连40之上，并且可以在导电互连40之间提供空气间隙。由于空气间隙AG位于形成有凹陷R的区域之上，所以空气间隙AG的底表面可以位于导电互连40之下。
[0046]根据本发明的实施例，可以防止在形成与导电接触接触的导电图案的工艺期间发生缺陷，并且改善半导体器件的特性。
[0047]尽管已经参照特定的实施例描述了本发明，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
【权利要求】
1.一种用于制造半导体器件的方法，包括以下步骤:形成具有导电接触的第一层间电介质层；在所述第一层间电介质层之上形成具有导电互连的牺牲层，使得所述导电互连与所述导电接触接触；去除所述牺牲层；以及通过去除由所述导电互连暴露出的所述导电接触的部分来形成凹陷。
2.如权利要求1所述的方法，还包括在形成所述凹陷的步骤之后，在所得结构之上形成第二层间电介质层的步骤，所述第二层间电介质层在所述导电互连之间提供空气间隙。
3.如权利要求1所述的方法，其中，所述第一层间电介质层包括顺序层叠的第一绝缘层和第二绝缘层，并且所述第二绝缘层具有与所述牺牲层不同的刻蚀率。
4.如权利要求1所述的方法，其中，形成具有所述导电互连的所述牺牲层的步骤包括以下步骤:在具有所述导电接触的所述第一层间电介质层之上形成所述牺牲层；选择性地刻蚀所述牺牲层，以形成暴露出所述导电接触的沟槽；以及形成所述导电互连以填充所述沟槽。
5.如权利要求4所述的方法，其中，形成所述导电互连的步骤包括以下步骤:沿着所述沟槽的侧壁和底表面形成第二阻挡层；以及形成第二金属层以填充形成有所述第二阻挡层的所述沟槽。`
6.如权利要求5所述的方法，其中，所述导电接触包括第一金属层和包围所述第一金属层的侧壁和底表面的第一阻挡层，以及在形成所述凹陷的步骤中，去除设置在所述第二金属层的侧壁上的所述第二阻挡层。
7.如权利要求3所述的方法，其中，在形成所述凹陷的步骤中，去除所述第二绝缘层。
8.如权利要求2所述的方法，其中，所述空气间隙的底表面位于所述导电互连之下。
9.一种用于制造半导体器件的方法，包括以下步骤:形成具有要被干法刻蚀的导电接触的第一层间电介质层；在所述第一层间电介质层之上形成牺牲层；选择性地刻蚀所述牺牲层，以形成暴露出所述导电接触的沟槽；通过在所述沟槽中掩埋不被干法刻蚀的导电材料来形成导电互连；去除所述牺牲层；以及通过干法刻蚀在去除所述牺牲层之后暴露出的所述导电接触的部分来形成凹陷。
10.如权利要求9所述的方法，还包括在形成所述凹陷的步骤之后，在所得结构之上形成第二层间电介质层的步骤，所述第二层间电介质层在所述导电互连之间提供有空气间隙。
11.如权利要求9所述的方法，其中，所述第一层间电介质层包括顺序层叠的第一绝缘层和第二绝缘层，以及所述第二绝缘层具有与所述牺牲层不同的刻蚀率。
12.如权利要求9所述的方法，其中，所述导电材料包括铜。
13.如权利要求9所述的方法，其中，形成所述导电互连的步骤包括:在将所述导电材料掩埋之前，沿着所述沟槽的侧壁和底表面形成第二阻挡层的步骤。
14.如权利要求13所述的方法，其中，所述导电接触包括第一金属层和包围所述第一金属层的侧壁和底表面的第一阻挡层，以及在形成所述凹陷的步骤中，去除在所述沟槽的侧壁上的所述第二阻挡层。
15.如权利要求11所述的方法，其中，在形成所述凹陷的步骤中，去除所述第二绝缘层。
16.如权利要求10所述的方法，其中，所述空气间隙的底表面位于所述导电互连之下。
17.一种半导体器件，包括:第一层间电介质层，所述第一层间电介质层具有导电接触，以及导电互连，所述导电互连形成在所述第一层间电介质层之上，并且与所述导电接触接触，其中，所述导电互连包括不被干法刻蚀的材料，以及其中，所述导电接触由要被干法刻蚀的材料形成，并且所述导电接触具有在由所述导电互连暴露出的所述导电接触的部分上形成的凹陷。
18.如权利要求17`所述的方法，还包括第二层间电介质层，所述第二层间电介质层覆盖所述导电互连并且在所述导电互连之间提供空气间隙。
19.如权利要求18所述的方法，其中，所述空气间隙的底表面位于所述导电互连之下。
20.如权利要求17所述的方法，其中，所述导电互连包括铜。
【文档编号】H01L21/768GK103579092SQ201310091377
【公开日】2014年2月12日 申请日期:2013年3月21日 优先权日:2012年8月2日
【发明者】李南宰 申请人:爱思开海力士有限公司