测试结构序列号的设计方法及测试结构序列号的制作方法
【专利摘要】本发明公开了一种测试结构序列号的设计方法及测试结构序列号，所述测试结构序列号是由多个已知符合设计规则的辅助图形（dummy pattern）或者辅助图形排列的间隙形成，因此能够避免使用多个多边形进行叠加组合时形成的图案不合规则的问题，从而降低甚至避免了对待测器件的影响。
【专利说明】测试结构序列号的设计方法及测试结构序列号
【技术领域】
[0001]本发明涉及半导体制造领域，特别涉及在测试过程中的一种测试结构序列号的设计方法及测试结构序列号。
【背景技术】
[0002]近年来，随着半导体工艺的不断进步，器件尺寸越来越小，因此，设计规则就变得愈发复杂。
[0003]对于测试结构而言，其通常包括用于标记该测试结构的序列号及测试结构本身，目前，在集成电路测试芯片或测试结构中，对于测试结构序列号，较为常见的是利用不同的多边形布置出所需要的测试结构序列号，例如可以采用多个多边形组合成阿拉伯数字，字母的本体形状等，具体的，其为采用多边形叠加成序列号本身的笔画，例如对于字母“L”，是构成一个“丨”和一个“一”，通常可以形成在各个层(例如有源区层、多晶硅层、金属层等)中。
[0004]然而，随着器件尺寸的缩小，这种方法形成的图案(即序列号的形状)往往不能够符合设计的需要，也就是违背设计规则，例如由于尺寸的缩小，导致测试区域面积减少，那么有可能会导致构成序列号的多边形形成在图像区，甚至会导致放弃报警信号，这对于待测器件(device under test, DUT)的性能将会产生很大的影响。
[0005]因此，如何在更小的尺寸下，避免现有方法可能对待测器件产生的影响，是一个待解决的问题。
【发明内容】
[0006]本发明的目的在于提供一种测试结构序列号的设计方法及测试结构序列号，以解决现有技术中的方法容易违反规则的问题。
[0007]为解决上述技术问题，本发明提供一种测试结构序列号的设计方法，所述测试结构序列号设置于测试区域，包括:
[0008]选择多个辅助图形，所述辅助图形符合设计规则；
[0009]利用所述辅助图形或者辅助图形排列的间隙形成所述测试结构序列号。
[0010]可选的，对于所述的测试结构序列号的设计方法，所述多个辅助图形至少包括一种形状的多边形。
[0011]可选的，对于所述的测试结构序列号的设计方法，所述同一层结构上的多个辅助图形排列形成所述测试结构序列号。
[0012]可选的，对于所述的测试结构序列号的设计方法，在有源区层、多晶硅层及金属层中形成所述测试结构序列号。
[0013]可选的，对于所述的测试结构序列号的设计方法，所述金属层至少包括一层。
[0014]可选的，对于所述的测试结构序列号的设计方法，所述测试结构序列号至少包括阿拉伯数字或英文字母。
[0015]可选的，对于所述的测试结构序列号的设计方法，所述测试结构序列号紧靠所述测试结构的一端。
[0016]可选的，对于所述的测试结构序列号的设计方法，所述测试结构序列号为单向排列。
[0017]本发明提供一种测试结构序列号，所述测试结构序列号设置于测试区域，所述测试结构序列号由多个已知符合设计规则的辅助图形或者辅助图形排列的间隙形成。
[0018]与现有技术相比，在本发明提供的测试结构序列号的设计方法及测试结构序列号中，所述测试结构序列号是由多个已知符合设计规则的辅助图形(du_y pattern)或者辅助图形排列的间隙形成，就能够避免使用多个多边形进行叠加组合时形成的图案不合规则的问题，从而降低甚至避免了对待测器件的影响。
【专利附图】
【附图说明】
[0019]图1为本发明实施例的测试结构序列号的设计方法的流程图；
[0020]图2为本发明一实施例的形成的测试结构序列号的结构示意图；
[0021]图3为本发明另一实施例的形成的测试结构序列号的结构示意图。
【具体实施方式】
[0022]以下结合附图和具体实施例对本发明提供的测试结构序列号的设计方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0023]首先请参考图1，本发明提供一种测试结构序列号的设计方法，包括:
[0024]步骤1:在测试区域选择多个辅助图形(du_y pattern),所述辅助图形符合设计规则；
[0025]步骤2:利用所述辅助图形或者辅助图形排列的间隙形成所述测试结构序列号。
[0026]具体的，请结合图2所示的实施例，例如对于一个序列号为“02”的测试结构，首先在规定的区域，例如可以是PIE(Process Integrat1n Engineer)专用的测试区域，选取或者填充辅助图形1，使其按照一定的顺序排列，排列后其间隙形成空白区域2，由空白区域2显示出所要表达的序列号。
[0027]由图2中可知，所述多个辅助图1形至少包括一种形状的多边形，通常可以选择较为狭长的长方形，当然具体选择应当以所要表达出的测试结构序列号为依据，例如在辅助图形1较为密集的区域可以使用较大的辅助图形，以使得操作简洁，比如减少本图中长方形的长宽比，采用正方形，或者改变其排布情况，或者依据实际情况来选择。
[0028]以图2所示为例，在排列辅助图形1时，优选的，采用自内向外的排布方法，例如对于“0”先采用多个辅助图形1排列内部区域3，之后空出空白区域2，在外围继续排列完全，使得空白区域2显示出“0”的样式。通常，每个相邻的辅助图形1之间具有间隙，以正方形的辅助图形为例，所述正方形的边长为0.4 μ m，则其间隙约为0.2 μ m，即需要满足在任一区域中辅助图形和间隙所占面积相同或相近。本实施例中，排列后所得的所述测试结构序列号的形状为矩形，其高度为5μπι?50μπι，宽度可以等同，在其他实施例中，例如由于测试结构序列号较长，其宽高比可以视情况变动。
[0029]上述实施例以数字为例进行了阐述，对于测试结构序列号所常用的符号，例如英文字母等，同样可以采用本方法进行。优选的，可以制作一套模板，从而在制作不同的测试结构序列号时，可以直接调用，以减少制作时间，提高生产效率。
[0030]所述测试结构序列号优选的紧靠测试结构的长度方向的一端，以合理使用测试区域。
[0031]上述实施例所提供的测试结构序列号的形成方法，可以形成在多个层上，即不同层皆可以采用辅助图形从而排列出所需要的测试结构序列号，例如有源区层(AA)和多晶硅层(Poly)上，相应的，例如在图2中，AA和poly的结构可以是将空白区域2刻蚀掉，保留辅助图形，从而使得被刻蚀掉的空白区域2形成相应的序列号。
[0032]在另一优选实施例中，采用辅助图形排列形成所述测试结构序列号，具体的，请参考图3，例如对于Metal结构的而言，可以是采用辅助图形1形成数字或者字母的图形，例如在图3中，采用辅助图形1构成“0”的一个圈，具体可以是先排列出辅助图形1，然后将构成数字“0”的辅助图形刻蚀，并填充金属，如此直接形成序列号，相比上一实施例将更为直观。本实施例较佳的应用于一层或者多层金属层结构中。
[0033]由上述方法可以获得一种测试结构序列号，所述测试结构序列号设置于测试区域，所述测试结构序列号由多个已知符合设计规则的辅助图形或者辅助图形排列的间隙形成。
[0034]在完成上述设计后，便可以此形成掩膜版，并以所述掩膜版进行光刻刻蚀工艺，从而在晶圆上形成测试结构序列号。这些过程可以采用现有工艺完成，本发明对此不做赘述。
[0035]上述实施例提供的测试结构序列号的设计方法及测试结构序列号中，所述测试结构序列号是由多个已知符合设计规则的辅助图形或者辅助图形排列的间隙形成，就能够避免使用多个多边形进行叠加组合时形成的图案不合规则的问题，从而降低甚至避免了对待测器件的影响
[0036]显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
【权利要求】
1.一种测试结构序列号的设计方法，所述测试结构序列号设置于测试区域，其特征在于，包括: 选择多个辅助图形，所述辅助图形符合设计规则； 利用所述辅助图形或者辅助图形排列的间隙形成所述测试结构序列号。
2.如权利要求1所述的测试结构序列号的设计方法，其特征在于，所述多个辅助图形至少包括一种形状的多边形。
3.如权利要求1所述的测试结构序列号的设计方法，其特征在于，所述同一层结构上的多个辅助图形排列形成所述测试结构序列号。
4.如权利要求3所述的测试结构序列号的设计方法，其特征在于，在有源区层、多晶硅层及金属层中形成所述测试结构序列号。
5.如权利要求4所述的测试结构序列号的设计方法，其特征在于，所述金属层至少包括一层。
6.如权利要求1所述的测试结构序列号的设计方法，其特征在于，所述测试结构序列号至少包括阿拉伯数字或英文字母。
7.如权利要求1所述的测试结构序列号的设计方法，其特征在于，所述测试结构序列号紧靠所述测试结构的一端。
8.如权利要求1所述的测试结构序列号的设计方法，其特征在于，所述测试结构序列号为单向排列。
9.一种测试结构序列号，所述测试结构序列号设置于测试区域，其特征在于，所述测试结构序列号由多个已知符合设计规则的辅助图形或者辅助图形排列的间隙形成。
【文档编号】H01L23/544GK104253112SQ201310261361
【公开日】2014年12月31日 申请日期:2013年6月26日 优先权日:2013年6月26日
【发明者】宝志强 申请人:中芯国际集成电路制造(上海)有限公司