导电插塞的形成方法
【专利摘要】一种导电插塞的形成方法，包括：提供形成有源极和漏极的基底，在基底上形成具有开口的第一层间介质层，在开口内填充金属层，金属层还覆盖第一层间介质层表面，对金属层进行化学机械抛光至第一层间介质层形成金属栅极，所述第一层间介质层表面具有化学机械抛光残留物；刻蚀部分厚度的第一层间介质层以去除残留物；在剩余的第一层间介质层和金属栅极表面形成第二层间介质层；在第二层间介质层和第一层间介质层内形成位于源极上的源极通孔、位于漏极上的漏极通孔；在源极通孔、漏极通孔内填充导电层形成源极导电插塞、漏极导电插塞。采用本发明的方法可以减小基底上的导电插塞的失效密度，进而提高后续形成的半导体器件的性能。
【专利说明】导电插塞的形成方法
【技术领域】
[0001]本发明涉及半导体领域，尤其涉及导电插塞的形成方法。
【背景技术】
[0002]随着集成电路的制作向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。
[0003]为了满足元件缩小后的互连线需求，两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。目前，不同金属层或者金属层与衬底中的器件之间的导通，是通过金属层与金属层之间或者金属层与衬底之间的介质层中的导电插塞来实现的。
[0004]现有技术中导电插塞的形成方法，具体形成方法如下:
[0005]提供形成有源极、漏极的基底。在基底上形成具有开口的第一层间介质层，在开口内填充铝层。对铝层进行化学机械抛光至第一层间介质层，形成铝栅极。在第一层间介质层和铝栅极的表面形成第二层间介质层。在第二层间介质层表面形成图案化的光刻胶，定义铝栅极通孔、源极通孔和漏极通孔的位置和分布，以图案化的光刻胶为掩膜，对第二层间介质层和第一层间介质层进行刻蚀，形成栅极通孔、源极通孔和漏极通孔。采用钨金属填充栅极通孔、源极通孔和漏极通孔，形成栅极钨插塞、源极钨插塞和漏极钨插塞。栅极钨插塞、源极钨插塞和漏极钨插塞分别与铝栅极、源极和漏极电连接。
[0006]现有技术中，基底上的钨插塞的失效密度较高，影响后续形成的半导体器件的性倉泛。
【发明内容】
[0007]本发明解决的问题是现有技术中基底上的钨插塞的失效密度较高，影响后续形成的半导体器件的性能。
[0008]为解决上述问题，本发明提供一种导电插塞的形成方法，其特征在于，包括:
[0009]提供形成有源极和漏极的基底，在所述基底上形成具有开口的第一层间介质层，在所述开口内填充金属层，所述金属层还覆盖所述第一层间介质层表面，对所述金属层进行化学机械抛光至所述第一层间介质层形成金属栅极，所述第一层间介质层表面具有化学机械抛光残留物；
[0010]刻蚀部分厚度的第一层间介质层以去除所述残留物；
[0011]在剩余的所述第一层间介质层和所述金属栅极表面形成第二层间介质层；
[0012]在所述第二层间介质层和所述第一层间介质层内形成位于源极上的源极通孔、位于漏极上的漏极通孔；
[0013]在所述源极通孔、漏极通孔内填充导电层形成源极导电插塞、漏极导电插塞。
[0014]可选的，所述刻蚀部分厚度的第一层间介质层以去除所述残留物的步骤之前，对所述金属层进行化学机械抛光至所述第一层间介质层形成金属栅极的步骤之后，还包括下列步骤:
[0015]对所述金属栅极进行氧化处理，在所述金属栅极表面形成金属氧化层。
[0016]可选的，对所述金属栅极进行氧化处理的方法包括:采用含氧等离子体对所述金属栅极表面进行轰击，或者，
[0017]采用氧气与所述金属栅极表面发生化学反应。
[0018]可选的，所述含氧等离子体为氧等离子体、一氧化碳等离子体、二氧化碳等离子体、或臭氧等离子体。
[0019]可选的，所述含氧等离子体为氧等离子体时，由氧气等离子化而成，所述氧气的流速为lOOsccm?400sccm，偏置功率为200W?2000W，所述氧化处理的时间为5s?20s。
[0020]可选的，所述金属氧化层的厚度为5埃?15埃。
[0021 ] 可选的，刻蚀部分厚度的第一层间介质层的刻蚀气体为CF4、CH3F或CO中的一种或几种，偏置功率小于500W。
[0022]可选的，所述部分厚度为30埃?70埃。
[0023]可选的，所述金属栅极为铝栅极，所述金属氧化层为氧化铝层。
[0024]可选的，本技术方案所述导电插塞的形成方法还包括:
[0025]在所述第二层间介质层内形成栅极通孔，所述栅极通孔位于所述金属栅极上；
[0026]在所述栅极通孔内填充导电层形成栅极导电插塞。
[0027]可选的，所述第一层间介质层的材料为Si02。
[0028]可选的，所述第二层间介质层的材料为Si02。
[0029]与现有技术相比，本发明的技术方案具有以下优点:
[0030]本实施例中，刻蚀部分厚度的第一层间介质层，可以去除残留物。去除残留物后形成第二层间介质层，在第一层间介质层和第二层间介质层内刻蚀形成位于源极上的源极通孔、位于漏极上的漏极通孔时，刻蚀形成源极通孔、漏极通孔的位置不会被第一层间介质层表面的残留物阻挡，可以使源极通孔、漏极通孔贯穿于第一层间介质层和第二层间介质层中，可以使源极通孔、漏极通孔的底部分别露出源极、漏极。向该源极通孔、漏极通孔内填充导电层形成的源极导电插塞、漏极导电插塞可以与基底中的源极和漏极进行电连接，从而减小基底上形成的导电插塞的失效密度，进而提高后续形成的半导体器件的性能。
[0031]更进一步的，刻蚀部分厚度的第一层间介质层以去除所述残留物之前，对所述金属层进行化学机械抛光至所述第一层间介质层形成金属栅极的步骤之后，对金属栅极表面进行氧化处理，在金属栅极的表面形成金属氧化层。该金属氧化层可以保护金属栅极在刻蚀部分厚度的第一层间介质层的过程中不受损伤。再者，在第二层间介质层内刻蚀形成栅极通孔的过程时，金属氧化层还可以保护金属栅极，该金属栅极在刻蚀形成栅极通孔的过程中减小损伤。这时，金属氧化物层在上述两步刻蚀中也会被顺带刻蚀去除干净。如果金属氧化物层在上述两步刻蚀中还会有少量剩余，在栅极通孔内填充导电层形成栅极导电插塞的过程中，需要采用物理溅射沉积的方法在栅极通孔内形成衬垫层和扩散阻挡层，物理溅射沉积方法中的Ar离子会轰击金属栅极表面，因此，剩余的金属氧化层还可以保护金属栅极在物理溅射沉积中减小损伤，同时，剩余的金属氧化层在所述物理溅射沉积步骤中被去除干净。进而，可以进一步提高后续形成的半导体器件的性能。
【专利附图】
【附图说明】
[0032]图1?图2是现有技术中导电插塞的形成方法在各个制作阶段的剖面示意图；
[0033]图3?图9是本发明实施例中的导电插塞的形成方法在各个制作阶段的剖面示意图。
【具体实施方式】
[0034]经过分析发现，现有技术中，基底上的钨插塞的失效密度较高。其中，基底上的钨插塞失效有三种情况:源极钨插塞失效、漏极钨插塞失效、源极钨插塞和漏极钨插塞同时失效。
[0035]下面以基底上的源极钨插塞和漏极钨插塞同时失效为例进行说明，基底上的钨插塞的失效密度较高，影响后续形成的半导体器件的性能的原因为:
[0036]参考图1，对铝层进行化学机械抛光至第一层间介质层11，形成铝栅极12。采用化学机械抛光的方法将铝层平坦化至第一层间介质层11后，在第一层间介质层11的表面形成残留物13，残留物13会覆盖部分第一层间介质层11，严重时，残留物13会覆盖第一层间介质层11整层(参考图2)。该残留物13的形成有两方面原因:一方面是金属铝的残留?’另一方面是化学机械抛光铝层的过程中，对铝层进行抛光的抛光液未清洗干净，该抛光液又与第一层间介质层11表面发生化学反应而产生的，在实际工艺中较难清洗去除。接着，在第一层间介质层11和铝栅极12的表面形成第二层间介质层14。
[0037]参考图2，在第二层间介质层14表面形成图案化的光刻胶(图未示)，定义铝栅极通孔、源极通孔和漏极通孔的位置和分布，以图案化的光刻胶为掩膜，对第二层间介质层14和第一层间介质层11进行刻蚀，形成栅极通孔15、源极通孔16和漏极通孔17。
[0038]在第二层间介质层14内形成栅极通孔15、在第一层间介质层11和第二层间介质层14内刻蚀形成源极通孔16和漏极通孔17的过程中，刻蚀形成源极通孔16和漏极通孔17的位置被第一层间介质层11表面的残留物13阻挡，使源极通孔16和漏极通孔17无法继续刻蚀至第一层间介质层11的底部以露出源极和漏极表面，而是在残留物13处停止。
[0039]采用钨金属填充栅极通孔15、源极通孔16和漏极通孔17，形成栅极钨插塞、源极钨插塞和漏极钨插塞。栅极钨插塞可以与栅极电连接，但是源极钨插塞和漏极钨插塞无法与源极和漏极电连接，造成源极钨插塞和漏极钨插塞都失效，从而影响后续半导体器件的性能。
[0040]相应地，发明人提供了一种导电插塞的形成方法。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0041]参考图3，提供形成有源极和漏极的基底30，在所述基底30上形成具有开口的第一层间介质层31，在所述开口内填充金属层32’。
[0042]本实施例中，所述基底30的材料可以为单晶硅(Si )、单晶锗(Ge )、或硅锗(GeSi )、碳化娃(SiC);也可以是绝缘体上娃(SOI),绝缘体上锗(G0I);或者还可以为其它的材料，例如砷化镓等II1-V族化合物。基底30内部形成有源极(图未示)或漏极(图未示)。基底30内部还形成有隔离结构，所述隔离结构可以是浅沟槽隔离结构，或本领域技术人员公知的其他用于器件隔离或有源区隔离的隔离结构。
[0043]采用沉积的方法在基底30上形成第一层间介质层31。第一层间介质层31的材料为 Si02。
[0044]形成第一层间介质层31后，在第一层间介质层31上形成图形化的掩膜层(图未示)，定义开口的位置和形状，然后以图形化的掩膜层为掩膜刻蚀第一层间介质层31，在第一层间介质层31内形成开口。本实施例中，所述图形化的掩膜层为光刻胶。接着，在开口内沉积金属层32’，所述金属层32’还覆盖第一层间介质层31。本实施例中为铝层，在其他实施例中，也可以为本领域技术人员所熟知的其他金属层。
[0045]参考图4，对所述金属层32’进行化学机械抛光至所述第一层间介质层31形成金属栅极32，所述第一层间介质层31表面具有化学机械抛光残留物33。
[0046]本实施例中，在第一层间介质层31内部形成金属栅极32后，会在第一层间介质层31的表面形成化学机械抛光残留物33 (下文中简称残留物33)，该残留物33的形成有两方面原因:一方面是金属铝的残留；另一方面是化学机械抛光铝层的过程中，对铝层进行抛光的抛光液未清洗干净，该抛光液又与第一层间介质层31表面发生化学反应而产生的，在实际工艺中较难清洗去除。
[0047]参考图5，对所述金属栅极32进行氧化处理，在所述金属栅极32表面形成金属氧化层34。
[0048]本实施例中，金属氧化层34是通过含氧等离子体对金属栅极32表面进行轰击，使得金属栅极32表面氧化形成金属氧化层34，本实施例中，在铝栅极表面形成氧化铝层。
[0049]其中，含氧等离子体是由包含氧元素的气体在等离子体反应腔中等离子化而成。所述等离子体反应腔可以为MMT (Modified Magnetron Tped,改进型磁电管式)等离子反应腔、SPA (Slot Plan Antenna,槽状面天线型)等离子反应腔或其它类似的等离子体反应腔。本实施例较优采用氧等离子体对金属栅极32表面进行轰击形成金属氧化层34，其中，氧等离子体是由氧气等离子化而成。具体工艺为:氧气的流速为lOOsccm(标况毫升每分)?400sccm (标况毫升每分)，偏置功率为200W?2000W，氧化处理的时间为5s?20s。氧气的流速太大、偏置功率太高或者氧化处理时间太长，会使形成的金属氧化物层34太厚，很难在后续工艺中去除干净，形成的金属氧化物残留会增加后续形成的导电插塞的电阻，从而影响后续形成的器件的性能。氧气的流速太小、偏置功率太低或者氧化处理时间太短，形成的金属氧化层34不够致密或者厚度不够，使得金属氧化层34对金属栅极32起不到保护的作用。采用上述方法形成的金属氧化层34的厚度5埃?15埃。在其它实施例中，可以根据器件的大小来调节厚度范围。在其它实施例中，氧气的流速、偏置功率或者氧化处理时间可以根据具体工艺不同和等离子设备的不同而不同。
[0050]其他实施例中，含氧等离子体也可以将一氧化碳气体、二氧化碳气体或臭氧等离子化而成。
[0051 ] 其他实施例中，在反应腔内，也可以将金属栅极表面包围在氧气的气氛中，发生氧化化学反应，在金属栅极表面形成金属氧化层。
[0052]结合参考图5和图6，形成所述金属氧化层34后，刻蚀部分厚度的第一层间介质层31以去除所述残留物33。
[0053]金属氧化层34在刻蚀部分厚度的第一层间介质层31时，金属氧化物34可以保护金属栅极32不受损伤。
[0054]本实施例中，刻蚀部分厚度的第一层间介质层31的刻蚀气体为CF4、CH3F或CO中的一种或几种，偏置功率小于500W。偏置功率之所以小于500W，是因为:刻蚀部分厚度的第一层间介质层31以去除所述残留物33时，金属氧化层34的厚度也会顺带刻蚀去除部分厚度，从而使得金属氧化层34的厚度减薄，如果偏置电压太大，容易将金属氧化层34进行过刻蚀，使得金属氧化物层34对铝栅极无法进行保护，因此会对铝栅极产生损伤。所述部分厚度为30埃?70埃。刻蚀去除第一层间介质层31的厚度如果太大，铝栅极会高于第一层间介质层31较多，在后续沉积第二层间介质层时，相邻的铝栅极之间深宽比相对较大，容易使后续形成的第二层间介质层内形成空气隙。该空隙隙会影响后续形成的器件的性能。刻蚀去除第一层间介质层31的厚度如果太小，不容易将第一层间介质层31表面的残留物33去除。
[0055]参考图7，在所述金属氧化层34和剩余的所述第一层间介质层31表面形成第二层间介质层35。
[0056]本实施例中，第二层间介质层35的材料为Si02。形成第二层间介质层35的方法为沉积。
[0057]参考图8，在第二层间介质层35和第一层间介质层31内形成位于源极上的源极通孔362、位于漏极上的漏极通孔363，在第二层间介质层内形成栅极通孔361。
[0058]本实施例中，栅极通孔361底部露出铝栅极。源极通孔362和漏极通孔363贯穿于第一层间介质层31和第二层间介质层35，并且源极通孔362和漏极通孔363的底部分别露出源极和漏极，图中未示出源极和漏极。
[0059]形成源极通孔361、漏极通孔362和栅极通孔363的方法为干法刻蚀，为本领域技术人员熟知技术，在此不再赘述。源极通孔361、漏极通孔362在同一步光刻工艺中形成，栅极通孔可以和源极通孔361、漏极通孔362在同一步光刻工艺中形成，也可以在形成源极通孔361、漏极通孔362之前形成，还可以在形成源极通孔361、漏极通孔362之后形成。本实施例中，栅极通孔和源极通孔361、漏极通孔362在同一步光刻工艺中形成。
[0060]参考图9，在所述源极通孔362、漏极通孔363内填充导电层形成源极导电插塞372、漏极导电插塞373。在栅极通孔361内填充导电层形成栅极导电插塞371。
[0061]本实施例中，导电层可以为铝、铜或钨金属。具体形成方法为:先在栅极通孔361、源极通孔362和漏极通孔363底部和侧壁采用物理溅射沉积的方法形成一层衬垫层，所述衬垫层为钛层，作用为:作为后续填入通孔内的导电层与第二层间介质层35之间的粘合剂。
[0062]接着，在衬垫层上采用物理溅射沉积的方法形成一层扩散阻挡层，以阻挡后续填充入通孔内的导电层的扩散。所述扩散阻挡层为氮化钛层。
[0063]最后，在栅极通孔361、源极通孔362和漏极通孔363内填充导电层分别形成栅极导电插塞371、源极导电插塞372和漏极导电插塞373。
[0064]需要说明的是:本实施例中，如上所述，刻蚀部分厚度的第一层间介质层31以去除所述残留物33的过程中，金属氧化层34也被也会被顺带去除部分厚度。在第二层间介质层35内刻蚀形成栅极通孔361时，剩余的金属氧化层34会出现两种情况:情况1，剩余的金属氧化层34会继续被顺带去除部分厚度；情况2，剩余的金属氧化层34会被完全去除。对于情况1:在形成栅极导电插塞371的过程中，需要采用物理溅射沉积的方法在栅极通孔361内形成衬垫层和扩散阻挡层，物理溅射沉积方法中的Ar离子会轰击金属氧化层34表面，再次剩余的金属氧化层34会继续损耗至完全被去除，同时会保护下面的金属栅极32，使下面的金属栅极32减小损伤。对于情况2:在形成栅极导电插塞371的过程中，虽然物理溅射工艺会损伤金属栅极32，但是，本实施例中形成金属氧化层的方法从整体上同样也减小了对金属栅极的损伤。
[0065]本实施例中，导电插塞的形成方法具有下列优点:
[0066]刻蚀部分厚度的第一层间介质层31，可以去除残留物33。去除残留物33后形成第二层间介质层35，第一层间介质层31和在第二层间介质层35内刻蚀形成位于源极上的源极通孔362和位于漏极上的漏极通孔363时，刻蚀形成源极通孔362、漏极通孔363的位置不会被第一层间介质层31表面的残留物阻挡，可以使源极通孔362、漏极通孔363贯穿于第一层间介质层31和第二层间介质层35中，可以使源极通孔362、漏极通孔363的底部露出源极和漏极。向该源极通孔362、漏极通孔363内填充导电层形成的源极导电插塞372、漏极导电插塞373可以与源极、漏极进行电连接，进而提高后续形成的半导体器件的性能。
[0067]更进一步的，刻蚀部分厚度的第一层间介质层31以去除所述残留物33之前，对金属栅极32表面进行氧化处理，在金属栅极32的表面形成金属氧化层34。该金属氧化层34可以保护金属栅极32在刻蚀部分厚度的第一层间介质层31的过程中不受损伤。再者，在第二层间介质层35内刻蚀形成栅极通孔361时，金属氧化层34还可以保护金属栅极32在刻蚀形成栅极通孔361的过程中减小损伤。这时，金属氧化物层34在上述两步刻蚀中也会被顺带刻蚀去除干净。如果金属氧化物层34在上述两步刻蚀中还会有少量剩余，形成栅极导电插塞371的过程中，需要采用物理溅射沉积的方法在栅极通孔361内形成衬垫层和扩散阻挡层，物理溅射沉积方法中的Ar离子会轰击金属栅极32表面，剩余的金属氧化层34也可以保护金属栅极32在物理溅射沉积中减少损伤。进而，可以提高后续形成的半导体器件的性能。
[0068]需要说明的是，经过物理溅射沉积工艺后，金属氧化层34已经被完全去除。
[0069]本实施例中，在金属栅极上不形成金属氧化物的方法也属于本发明的保护范围之内。
[0070]以应用本实施例的方法形成钨插塞为例，应用钨插塞失效密度检测装置(CTW-CMPEBI Scan)检测基底上的钨插塞的失效密度为lOea/cm2，即，1平方厘米面积的基底上有10个钨插塞失效。而现有技术中，应用钨插塞失效密度检测装置检测基底上的钨插塞的失效密度为305ea/cm2，即，1平方厘米面积的基底上有305个钨插塞失效。因此，采用本实施例的方法大大减小了钨插塞的失效，进而大大提高了半导体器件的性能。
[0071]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【权利要求】
1.一种导电插塞的形成方法，其特征在于，包括: 提供形成有源极和漏极的基底，在所述基底上形成具有开口的第一层间介质层，在所述开口内填充金属层，所述金属层还覆盖所述第一层间介质层表面，对所述金属层进行化学机械抛光至所述第一层间介质层形成金属栅极，所述第一层间介质层表面具有化学机械抛光残留物； 刻蚀部分厚度的第一层间介质层以去除所述残留物； 在剩余的所述第一层间介质层和所述金属栅极表面形成第二层间介质层； 在所述第二层间介质层和所述第一层间介质层内形成位于源极上的源极通孔、位于漏极上的漏极通孔； 在所述源极通孔、漏极通孔内填充导电层形成源极导电插塞、漏极导电插塞。
2.如权利要求1所述的导电插塞的形成方法，其特征在于，所述刻蚀部分厚度的第一层间介质层以去除所述残留物的步骤之前，对所述金属层进行化学机械抛光至所述第一层间介质层形成金属栅极的步骤之后，还包括下列步骤: 对所述金属栅极进行氧化处理，在所述金属栅极表面形成金属氧化层。
3.如权利要求2所述的导电插塞的形成方法，其特征在于，对所述金属栅极进行氧化处理的方法包括:采用含氧等离子体对所述金属栅极表面进行轰击，或者， 采用氧气与所述金属栅极表面发生化学反应。
4.如权利要求3所述的导电插塞的形成方法，其特征在于，所述含氧等离子体为氧等离子体、一氧化碳等离子体、二氧化碳等离子体或臭氧等离子体。
5.如权利要求4所述的导电插塞的形成方法，其特征在于，所述含氧等离子体为氧等离子体时，由氧气等离子化而成，所述氧气的流速为10sccm?400sccm,偏置功率为200W?2000W，所述氧化处理的时间为5s?20s。
6.如权利要求5所述的导电插塞的形成方法，其特征在于，所述金属氧化层的厚度为5埃?15埃。
7.如权利要求1所述的导电插塞的形成方法，其特征在于，刻蚀部分厚度的第一层间介质层的刻蚀气体为CF4、CH3F或CO中的一种或几种，偏置功率小于500W。
8.如权利要求7所述的导电插塞的形成方法，其特征在于，所述部分厚度为30埃?70埃。
9.如权利要求2所述的导电插塞的形成方法，其特征在于，所述金属栅极为铝栅极，所述金属氧化层为氧化铝层。
10.如权利要求1或2所述的导电插塞的形成方法，其特征在于，还包括: 在所述第二层间介质层内形成栅极通孔，所述栅极通孔位于所述金属栅极上； 在所述栅极通孔内填充导电层形成栅极导电插塞。
11.如权利要求1所述的导电插塞的形成方法，其特征在于，所述第一层间介质层的材料为S12。
12.如权利要求1所述的导电插塞的形成方法，其特征在于，所述第二层间介质层的材料为S12。
【文档编号】H01L21/768GK104347489SQ201310342926
【公开日】2015年2月11日 申请日期:2013年8月7日 优先权日:2013年8月7日
【发明者】黄敬勇, 张城龙, 张海洋 申请人:中芯国际集成电路制造(上海)有限公司