一种具有esd保护功能的强抗闩锁可控ligbt器件的制作方法
【专利摘要】本发明涉及电子技术，具体的说是涉及一种具有ESD保护功能的强抗闩锁可控LIGBT器件。本发明的LIGBT器件，通过隔离区13将N型外延层3隔离为两个部分，隔离区13一侧的N型外延层3中设置有第一P型阱区4和N型阱区6，隔离区13另一侧的N型外延层3中设置有第二P型阱区5，在第二P型阱区5中设置有相互独立的第二N型重掺杂区22和第三N型重掺杂区23。本发明的有益效果为，在不上电情况下，通过寄生SCR泄放电流，具有很强的ESD能力；在上电情况下，LIGBT的寄生SCR不能开启，不会发生snapback,具有高于击穿电压的维持电压，因此具有很强的抗闩锁能力。本发明尤其适用于用于ESD保护的LIGBT器件。
【专利说明】—种具有ESD保护功能的强抗闩锁可控LIGBT器件
【技术领域】
[0001]本发明涉及电子技术，具体的说是涉及半导体集成电路芯片的静电释放(Electrostatic Discharge,简称为ESD)保护电路设计技术,尤指一种具有高latch up免疫力的横向绝缘栅双极性晶体管(Lateral Insulated Gate Transistors,简称LIGBT)ESD保护器件。
【背景技术】
[0002]在芯片生产、封装、测试、存放、搬运过程中，静电放电作为一种不可避免的自然现象而普遍存在。随着集成电路工艺特征尺寸的减小和各种先进工艺的发展，芯片被ESD现象损毁的情况越来越普遍，有关研究调查表明，集成电路失效产品的30%都是由于遭受静电放电现象所引起的。因此，使用高性能的ESD防护器件对芯片内部电路加以保护显得十分重要。
[0003]LIGBT在相同的面积下具有很高的电流泄放能力，同时很具有高的耐压能力，常见的LIGBT ESD保护结构有两种，一种是在泄放电流时发生snapback现象，一种是在泄放电流时不发生snapback现象(snapback现象为骤回转现象,是由于器件内部被击穿后，寄生BJT的开启，从而导致电流增加，电压却降低，在1-V曲线上表现会曲线回转的现象，因此称为骤回转现象)。
[0004]发生snapback现象的LIGBT ESD保护器件的结构如图1所示，包括:P型衬底1、衬底上绝缘层2、N外延层3、N外延层上的P型阱区4、N外延层上的N型阱区6、场氧化层
8、多晶硅栅9、薄氧化层10、用于隔离高压器件与低压器件的隔离区13、N型重掺杂区21、两个P型重掺杂区31和32。绝缘层2位于P型衬底I顶部，N型外延区3位于绝缘层2的顶部，P型阱区4和N型阱区6位于N型外延区的顶部。N型重掺杂区21和第一 P型重掺杂区31位于P型阱区4的顶部，N型重掺杂区21位于第一 P型重掺杂区31和多晶硅栅9之间。第二 P型重掺杂区32位于N型阱区6的顶部，第二 P型重掺杂区32作为阳极；N型重掺杂区21和第一 P型重掺杂区31作为阴极。其结构包含一个寄生PNP三极管Ql (由第二P型重掺杂区32、N型外延和第一 P型阱区组成)、一个寄生NPN三极管Q2 (由第一 N型重掺杂区21、第一 P型阱区4和N型外延组成)以及P阱区区的寄生电阻Rb。当阳极引脚出现一正ESD电压(即阳极为正电压，阴极为零电位)时，N-印i/P阱结反偏，发生雪崩击穿，击穿电流会在RB上产生压降，当压降大于0.7V时，BJT Q2导通，而Q2的集电极电流将为Ql的基极提供电流，Ql导通后其集电极电流将为Q2提供基极电流，最终Ql、Q2形成正反馈，寄生的SCR结构导通以泄放ESD电流。由于LIGBT导通后寄生的SCR起作用，因此泄放能力很强，但维持电压很小，因此在用于VDD和VSS之间的保护时，容易产生闩锁(latch-up)现象，导致电源持续放电，最终烧坏ESD保护电路。
[0005]没有snapback现象的LIGBT ESD保护器件的结构图与图1相同，只是P阱的掺杂浓度高，降低了 P阱区的寄生电阻Rb，使得在导通电流时加在Rb上的电压小于0.7V，寄生的NPN不会开启，因此不会发生snapback现象。其TLP曲线如图2所示，由于没有发生snapback现象，因此具有很高的维持电压，具有很强的抗闩锁能力。
【发明内容】
[0006]本发明所要解决的，就是针对上述问题，提出一种具有ESD保护功能的强抗闩锁可控LIGBT器件。
[0007]本发明解决上述技术问题所采用的技术方案是:一种具有ESD保护功能的强抗闩锁可控LIGBT器件，包括P型衬底1、位于P型衬底I上端面的绝缘层2和位于绝缘层2上端面的N型外延层3，所述N型外延层3中设置有隔离区13将N型外延层3隔离为两个部分，所述隔离区13 —侧的N型外延层3中设置有第一 P型阱区4和N型阱区6，所述第一 P型阱区4中设置有相互独立的第一 N型重掺杂区21和第一 P型重掺杂区31，所述N型阱区6中设置有第二 P型重掺杂区32，所述N型外延层3的上端面设置场氧化层8和第一薄氧化层10，所述第一薄氧化层10与第一 P型阱区4的上端面和场氧化层8连接，所述场氧化层8与N型阱区6的上端面连接，所述第一薄氧化层10的上端面设置有第一多晶硅栅9，所述N型外延层3中设置有隔离区13，其特征在于，所述隔离区13另一侧的N型外延层3中设置有相互独立的第二 N型重掺杂区22和第三N型重掺杂区23，在第二 N型重掺杂区22和第三N型重掺杂区23之间的N型外延层3的上端面设置有第二薄氧化层12，所述第二薄氧化层12上端面设置有第二多晶硅栅11，所述第二 N型重掺杂区22和第一 P型重掺杂区31通过导线连接，所述第一多晶硅栅9与第一 N型重掺杂区21和第三N型重掺杂区23连接。
[0008]具体的，所述N型外延层3还设置有第三P型重掺杂区7，所述第一 N型重掺杂区21和第一 P型重掺杂区31位于第三P型重掺杂区7中，所述第三P型重掺杂区7的掺杂深度大于第一 P型讲区4。
[0009]具体的，所述N型外延层3还设置有第二 P型阱区5，所述第二 N型重掺杂区22和第三N型重掺杂区23位于第二 P型阱区5中。
[0010]本发明的有益效果为，在不上电情况下，通过寄生SCR泄放电流，具有很强的ESD能力；在上电情况下，LIGBT的寄生SCR不能开启，不会发生snapback,具有高于击穿电压的维持电压，因此具有很强的抗闩锁能力。
【专利附图】
【附图说明】
[0011]图1是现有技术LIGBT器件剖面示意图；
[0012]图2是没有snapback现象的LIGBT ESD保护结构的TLP曲线图；
[0013]图3是实施例1结构示意图；
[0014]图4是实施例1的等效电路图；
[0015]图5是实施例1中LIGBT的TLP测试图；
[0016]图6是实施例2的结构示意图；
[0017]图7是实施例3的结构示意图；
[0018]图8是实施例4的结构示意图。
【具体实施方式】[0019]下面结合附图和实施例，详细描述本发明的技术方案:
[0020]本发明提供了一种具有强抗闩锁能力的可控LIGBT ESD保护器件。该器件在不上电情况下，通过寄生SCR泄放电流，具有很强的ESD能力；在上电情况下，LIGBT的寄生SCR不能开启，不会发生snapback，具有高于击穿电压的维持电压，因此具有很强的抗闩锁能力。
[0021]实施例1:
[0022]如图3所示，为本例的结构示意图，包括P型衬底1、位于P型衬底I上端面的绝缘层2和位于绝缘层2上端面的N型外延层3，所述N型外延层3中设置有隔离区13将N型外延层3隔离为两个部分，所述隔离区13 —侧的N型外延层3中设置有第一 P型阱区4和N型阱区6，所述第一 P型阱区4中设置有相互独立的第一 N型重掺杂区21和第一 P型重掺杂区31，所述N型阱区6中设置有第二 P型重掺杂区32，所述N型外延层3的上端面设置场氧化层8和第一薄氧化层10，所述第一薄氧化层10与第一 P型阱区4的上端面和场氧化层8连接，所述场氧化层8与N型阱区6的上端面连接，所述第一薄氧化层10的上端面设置有第一多晶硅栅9，所述N型外延层3中设置有隔离区13，所述隔离区13另一侧的N型外延层3中设置有相互独立的第二 N型重掺杂区22和第三N型重掺杂区23，在第二 N型重掺杂区22和第三N型重掺杂区23之间的N型外延层3的上端面设置有第二薄氧化层12，所述第二薄氧化层12上端面设置有第二多晶硅栅11，所述第二 N型重掺杂区22和第一P型重掺杂区31通过导线连接，所述第一多晶硅栅9与第一 N型重掺杂区21和第三N型重掺杂区23连接，在N型外延层3还设置有第二 P型阱区5，所述第二 N型重掺杂区22和第三N型重掺杂区23位于第二 P型阱区5中。
[0023]工作原理:
[0024]如图4所示，为本例的等效电路图，包含一个寄生PNP三极管Ql (由第二 P型重掺杂区32、N型外延层3和第一 P型阱区4组成)、一个寄生NPN三极管Q2 (由第一 N型重掺杂区21、第一 P型阱区4和N型外延层3组成)、一个寄生栅极接地NMOS管Ml (由N型外延层3、第一 P型阱区4、第一 N型重掺杂区21、第一薄氧化层10、第一多晶硅栅9组成)、寄生电阻Rb、外加栅极接地的NMOS晶体管M2 (由第二 P型阱区5、第二 N型重掺杂区22、第三N型重掺杂区23、第二多晶硅栅11和第二薄氧化层12组成)。
[0025]在芯片没有上电情况下，M2沟道处于关断状态，如果此时在图3结构的阳极引脚出现一正ESD电压，N外延层3/第一 P型阱区4结发生反偏，发生雪崩击穿，由于M2处于关断状态，电流将不会从第一 P型重掺杂区31流过，而是从第一 N型重掺杂区21流入阴极，寄生的NPN三极管Q2开启，与寄生的PNP三极管Ql形成正反馈，导致寄生的SCR开启，因此有很强的泄放电流的能力，而此时阳极和阴极并没有外加电源，不用担心发生闩锁效应。在芯片上电的情况下，即阳极、阴极和NMOS的栅极(第二多晶硅栅11)均有外加电压时，由于NMOS的栅极外加了正向低压源，使得M2沟道处于导通状态，如果此时阳极引脚出现噪声脉冲，N外延/第一 P型阱区4结发生反偏，发生雪崩击穿，产生的空穴由第一 P阱区进入第一 P型重掺杂区31，通过M2流向阴极。由于第一 P型阱区4的掺杂浓度较大，加在寄生电阻Rb上的电压很小。图5给出了 LIGBT的TLP测试曲线，其失效电流为ImA/um，而NMOS在沟道开启状态下，最大导通电流可以到达ImA/um，又由于NMOS相对于LIGBT的面积很小，我们可以增大NMOS的宽度，使得其在泄放电流时工作在可变电阻区，并保证在导通电流达到LIGBT的失效电流之前，NMOS的漏源电压小于0.5V。因此可以使得加在图4中A点(SP加在第一 N型重掺杂区21下第一 P阱上的电压)电压小于0.7V，也就是说，寄生NPN三极管Q2的发射结的外加电压小于0.5V，Q2将不能开启，因此该结构不会发生snapback现象。具有高于击穿电压的维持电压，因此具有很强的抗闩锁能力。
[0026]另外，我们也可以通过提高NMOS的栅极电压以降低NMOS的导通电阻，降低NMOS导通时的漏源电压，也可以增加LIGBT的P阱区的掺杂浓度，降低LIGBT的P阱区区的寄生电阻Rb，使得图4中A点电压严格控制在0.7V以下，保证上电情况下，寄生NPN三极管Q2不会开启，以免发生闩锁效应
[0027]图5为本发明【具体实施方式】一中的LIGBT的TLP测试图。此LIGBT的第一 P型阱区4的掺杂浓度较高，进行TLP测试的结果显示，该结构的1-V曲线并没有发生snapback现象，在器件宽度为600um的条件下,失效电流It2为0.6A,即为ImA/um。
[0028]实施例2:
[0029]如图6所示，本例为在实施例1的结构基础上,在第一 N型重掺杂区21和第一 P型重掺杂区31之下添加一个P-sink掺杂区7,并且P_sink掺杂区包裹着第一 N型重掺杂区21和第一 P型重掺杂区31，P-sink掺杂区7的深度比第一 P型阱区4的深度大，而且该结构中的第一 P型阱区的掺杂浓度相对与图3所示结构的第一 P型阱区较低，提高了 LIGBT的耐压，而该结构的P-sink掺杂区7的掺杂浓度较高。
[0030]本例与实施例1的工作原理相同，不同之处在于P-sink掺杂区的浓度相对于P阱区更大，因此加在寄生电阻Rb的电压更小，更容易保证在上电情况下，寄生的NPN三极管Q2不会开启，因此具有更好的抗闩锁能力。
[0031]实施例3:
[0032]如图7所示，本例实施例1的基础上，删除第二 P型阱区5，将第二 N型重掺杂区22和第三N型重掺杂区23改为第三P型重掺杂区33和第四P型重掺杂区34。多晶硅区11通过导线连接到负向低压源。
[0033]本例与实施例1的工作原理相同。不同之处在于采用的是LIGBT与PMOS串联的结构，需要在PMOS的栅极外加反向低压，以此控制LIGBT的寄生SCR的开启。
[0034]实施例4:
[0035]如图8所示，本例在实施例3的基础上，在第一 N型重掺杂区21和第一 P型重掺杂区31之下添加一个P-sink掺杂区7，并且P-sink掺杂区包裹着第一 N型重掺杂区21和第一 P型重掺杂区31，P-sink掺杂区7的深度比第一 P型阱区4的深度大，而且该结构中的第一 P型阱区的掺杂浓度相对与图3所示结构的第一 P型阱区较低，提高了 LIGBT的耐压，而该结构的P-sink掺杂区7的掺杂浓度较高。多晶硅区11通过导线连接到负向低压源。
[0036]本例与实施例1的工作原理相同。不同之处在于采用的是LIGBT与PMOS串联的结构，需要在PMOS的栅极外加反向低压，以此控制LIGBT的寄生SCR的开启。
【权利要求】
1.一种具有ESD保护功能的强抗闩锁可控LIGBT器件，包括P型衬底(I )、位于P型衬底(I)上端面的绝缘层(2)和位于绝缘层(2)上端面的N型外延层(3)，所述N型外延层(3)中设置有隔离区(13)将N型外延层(3)隔离为两个部分，所述隔离区(13)—侧的N型外延层(3)中设置有第一 P型阱区(4)和N型阱区(6)，所述第一 P型阱区(4)中设置有相互独立的第一 N型重掺杂区(21)和第一 P型重掺杂区(31)，所述N型阱区(6)中设置有第二 P型重掺杂区(32)，所述N型外延层(3)的上端面设置场氧化层(8)和第一薄氧化层(10)，所述第一薄氧化层(10)与第一 P型阱区(4)的上端面和场氧化层(8)连接，所述场氧化层(8)与N型阱区(6)的上端面连接，所述第一薄氧化层(10)的上端面设置有第一多晶硅栅(9)，所述N型外延层(3)中设置有隔离区(13)，其特征在于，所述隔离区(13)另一侧的N型外延层(3)中设置有相互独立的第二 N型重掺杂区(22)和第三N型重掺杂区(23)，在第二 N型重掺杂区(22)和第三N型重掺杂区(23)之间的N型外延层(3)的上端面设置有第二薄氧化层(12)，所述第二薄氧化层(12)上端面设置有第二多晶硅栅(11)，所述第二 N型重掺杂区(22)和第一 P型重掺杂区(31)通过导线连接，所述第一多晶硅栅(9)与第一 N型重掺杂区(21)和第三N型重掺杂区(23)连接。
2.根据权利要求1所述的一种具有ESD保护功能的强抗闩锁可控LIGBT器件，其特征在于，所述N型外延层(3)还设置有第三P型重掺杂区(7)，所述第一 N型重掺杂区(21)和第一 P型重掺杂区(31)位于第三P型重掺杂区(7)中，所述第三P型重掺杂区(7)的掺杂深度大于第一 P型阱区(4)。
3.根据权利要求1或2所述的一种具有ESD保护功能的强抗闩锁可控LIGBT器件，其特征在于，所述N型外延层(3)还设置有第二 P型阱区(5)，所述第二 N型重掺杂区(22)和第三N型重掺杂区(23)位于第二 P型阱区(5)中。
【文档编号】H01L29/06GK103633087SQ201310703447
【公开日】2014年3月12日 申请日期:2013年12月19日 优先权日:2013年12月19日
【发明者】乔明, 马金荣, 齐钊, 孙成春, 曲黎明, 樊航, 蒋苓利, 张波 申请人:电子科技大学