薄膜晶体管阵列面板的制作方法
【专利摘要】本发明涉及一种薄膜晶体管阵列面板。该薄膜晶体管阵列面板包括：栅极线，在延伸方向延长并包括从栅极线延伸的栅电极和伪栅电极；源电极；以及单个漏极构件，包括在其第一端的漏电极和在其相对的第二端的伪漏电极。漏电极相对于栅电极面向源电极，并且伪漏电极与伪栅电极重叠。漏电极和伪漏电极分别包括在延伸方向上均具有预定宽度的多个第一和第二区域。第二区域包括与延伸方向形成从约0度至约90度的角度的边缘，以及多个第二区域的至少一个第二区域的平面面积不同于剩余第二区域的平面面积。
【专利说明】薄膜晶体管阵列面板【技术领域】
[0001]本发明涉及一种薄膜晶体管阵列面板。
【背景技术】
[0002]液晶显示器(“IXD”)是应用最广泛的平板显示器之一。IXD通过对场生成电极施加电压以在LC层中产生电场来显示图像，该电场决定LC层中的LC分子的取向以调整入射光的偏振。
[0003]通常，IXD包括显示面板，显示面板包括:均包含场生成电极的两个基板和夹置在两个基板之间的液晶层、以及在基板上被限定的像素或像素区域。场生成电极中的像素电极以矩阵形式被布置在基板上并连接至诸如薄膜晶体管(“TFT”)的开关元件，从而顺次接收一行像素或像素区域的数据电压。
【发明内容】
[0004]本发明的一个或多个示例性实施方式通过保持栅电极和漏电极之间的寄生电容一致来降低或者有效预防显示面板中的显示质量的劣化。
[0005]根据本发明的示例性实施方式的薄膜晶体管阵列面板包括:基板；栅极线，在第一方向上延伸、包括第一栅电极和第二栅电极并被设置在基板上；第一栅电极和第二栅电极上的栅极绝缘层；栅极绝缘层上的半导体；以及源电极和彼此相连的第一漏电极和第二漏电极，源电极、第一漏电极和第二漏电极均被设置在半导体上。第一漏电极相对于第一栅电极面向源电极，第二漏电极被设置为与第二栅电极相邻，第一漏电极包括在第一方向上均具有预定宽度的多个第一区域，以及第二漏电极包括在第一方向上均具有预定宽度多个第二区域，多个第二区域中的至少一个第二区域包括与第一方向形成从约O度至90度的角度的边缘，以及多个第二区域中的至少一个第二区域的平面面积不同于该多个第二区域中的剩余第二区域的每一个平面面积。
[0006]第一漏电极的多个第一区域中的一个第一区域可包括与第一方向形成从约O度至约90度的角度的边缘，以及多个第一区域中的至少一个第一区域的平面面积不同于多个第一区域中的剩余第一区域的每个平面面积。
[0007]多个第一区域的平面面积和多个第二区域的平面面积在远离源电极的方向上可以增大或减小。
[0008]多个第一区域可包括:在第一方向上远离源电极依次设置的第一子区域、第二子区域和第三子区域，以及多个第二区域可包括:在朝向源电极的第一方向上依次设置的第四子区域、第五子区域和第六子区域。第一子区域的平面面积可以与第六子区域的平面面积相等，第二子区域的平面面积可以与第五子区域的平面面积相等，以及第三子区域的平面面积可以与第四子区域的平面面积相等。
[0009]该薄膜晶体管阵列面板进一步可以包括在源电极、第一漏电极和第二漏电极上的钝化层以及位于钝化层之上并通过限定在钝化层中的接触孔连接至漏电极的像素电极。[0010]该薄膜晶体管阵列面板进一步可包括与像素电极重叠的共用电极，以及在共用电极与像素电极之间的绝缘层。
[0011]像素电极和共用电极之一可包括多个分支电极，而另一个电极具有板型的平面形状。
[0012]根据本发明的薄膜晶体管阵列面板的另一示例性实施方式包括:基板；在基板上的栅极线，在第一方向上延长并包括从栅极线延伸的第一栅电极和第二栅电极；第一栅电极和第二栅电极上的栅极绝缘层；栅极绝缘层上的半导体；以及源电极与彼此相连的第一漏电极和第二漏电极，源电极、第一漏电极和第二漏电极均被设置在半导体上。第一漏电极相对于第一栅电极面向源电极，第二漏电极被设置为与第二栅电极相邻，第一漏电极包括在第一方向上均具有预定宽度的多个第一区域，以及第二漏电极包括在第一方向上均具有预定宽度的多个第三区域，以及多个第三区域中的至少一个第三区域的平面面积不同于多个第三区域中的剩余第三区域的每一个平面面积。
[0013]多个第一区域的平面面积和多个第三区域的平面面积在第一方向上远离源电极可以增大或减小
[0014]根据本发明的薄膜晶体管阵列面板一个或多个示例性实施方式包括伪栅电极和伪漏电极。漏电极和伪漏电极的形状被设计为使得当栅电极和伪栅电极偏移时与下面的栅电极和伪栅电极重叠的总平面面积的变化一致。可替代地，伪漏电极和伪栅电极被设计为使得当栅电极和伪栅电极偏移时平面重叠区域的变化一致。尽管可以改变漏电极的形状，但可以保持栅电极和伪栅电极分别与漏电极和伪漏电极之间的重叠区域一致。因此，保持寄生电容一致，从而通过采用根据寄生电容差的薄膜晶体管阵列面板降低或者有效防止了液晶显示器的显示质量劣化。
【专利附图】
【附图说明】
[0015]通过参照附图进一步详细描述本发明的示例性实施方式，本发明的上述或其他特征将变得更加显而易见，其中:
[0016]图1是根据本发明示例性实施方式的薄膜晶体管阵列面板的平面图。
[0017]图2是图1的薄膜晶体管阵列面板沿着线I1-1I被截取的截面图。
[0018]图3是图1的薄膜晶体管阵列面板的放大部分的示例性实施方式的平面图。
[0019]图4和图5是用于解释图3的薄膜晶体管阵列面板的未对准的平面图。
[0020]图6是根据本发明的薄膜晶体管阵列面板的另一示例性实施方式的平面图。
[0021]图7是图6的薄膜晶体管阵列面板沿着线VI1-VII截取的截面图。
[0022]图8是图6的薄膜晶体管阵列面板的放大部分的示例性实施方式的平面图。
[0023]图9和图10是用于解释图3的薄膜晶体管阵列面板的未对准的平面图。
[0024]图11至图17是根据本发明的薄膜晶体管阵列面板的放大部分的平面图的可选示例性实施方式。
【具体实施方式】
[0025]在下文中，将参照附图更加充分的描述本发明，在附图中示出了本发明的示例性实施方式。如本领域的这些技术人员所应当实现的，在完全不背离本发明的精神和范围的情况下，可对所描述的实施方式以各种不同方式进行修改。
[0026]在附图中，层、薄膜、面板、区域等的厚度为了清晰而进行放大。在整个说明书中，相同的附图标记指代相同的元件。应当理解，当诸如层、薄膜、区域或基板的元件被称作在另一元件“之上(on)”时，该元件可以直接在另一元件之上或者也可以存在插入元件。相反，当元件被称作直接在另一元件“之上”时，则不存在插入元件。
[0027]应当理解，尽管术语第一、第二、第三等可以在本文中用于描述各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应由这些术语限制。这些术语仅用于将一个元件、组件、区域、层和/或部分与另一个元件、组件、区域、层和/或部分相区分。因此，在不背离本发明的教导的前提下，下面所述的第一元件、组件、区域、层或部分可以被称作第二元件、组件、区域、层或部分，。
[0028]为了易于描述，可在本文中使用诸如“下部(loWer)”、“在……之下(under)”、“在……之上(over)”、“上部(upper)”等的空间相对术语，以描述图中所示的一个元件或特征与另一元件或另一些元件或特征的关系。应当理解，空间相对术语旨在除包括图中所示的取向之外，还包括使用或操作中的设备的不同取向。例如，如果图中的设备翻转，被描述相对于其他元件或特征在“下部”的元件由此将被定位为相对于其他元件或特征在“上部”。因此，示例性术语“在下方(below)”可以包括在上方和在下方两个方位。该设备可以以其他方式定位(旋转90度或其他取向)并且相应解释本文所用的空间相对描述符。
[0029]本文所用的措辞仅用于描述【具体实施方式】的目的，而并不旨在对本发明进行限制。除非上下文另有明确指示，否则，如本文所用的，单数形式“一个(a)”、“一个(an)”以及“该(the)”旨在也包括复数形式。还应理解，当术语“包括(comprises)”、"包含(comprising)”、“包括(includes)和/或“含有(including)”用于本说明书时,指定存在所述特征、整数、操作、元件和/或组件，但并不排除存在或附加一个或多个其他的特征、整数、步骤、操作、元件、组件和/或其组合。
[0030]本文参照截面图对本发明的实施方式进行描述，该截面图是本发明的理想化实施方式(以及中间结构)的示意图示。因此，将预期到由于例如制造技术和/或误差造成的图示的形状的变化。因此，本发明的实施方式不应解释为限制于本文所述的区域的具体形状，而是包括诸如制造技术产生的形状偏差。
[0031]除非另有明确定义，否则，本文使用的所有术语(包括技术和科学术语)与本发明所属领域中的普通技术人员的通常理解具有相同的含义。还应当理解，诸如在通常使用的词典中定义的这些术语应当被解释为与它们在相关领域语言环境中的含义一致的含义，除非本文明确如此定义，否则，该术语不以理想化或过于正式的意思进行解释。
[0032]当制造包括诸如薄膜晶体管(“TFT”)的开关元件的液晶显示器的显示面板时，使用光刻工艺。在形成栅极配线的过程和形成显示面板的数据配线的过程中，由于曝光工艺的误差，栅极配线和数据配线的位置针对显示面板的每个区域而改变。这种位置的改变可能导致栅极配线和数据配线的重叠区域取决于两种配线的位置差而不同。如上所述，如果TFT的栅电极和源/漏电极之间的重叠区域不同，则不合期望地产生寄生电容的差值，并引起诸如针脚缺陷(stitch defect)或闪烁的显示质量的劣化。
[0033]在下文中，将参照附图详细描述本发明。
[0034] 现在，将参照附图描述根据本发明的TFT阵列面板的示例性实施方式。[0035]首先，将参照图1至图3描述根据本发明的TFT阵列面板100的示例性实施方式。图1是根据本发明的TFT阵列面板的示例性实施方式的平面图，图2是图1的TFT阵列面板沿着线I1-1I被截取的截面图，以及图3是图1的TFT阵列面板的放大部分的示例性实施方式的平面图。
[0036]一条或多条栅极线121被设置在下部绝缘基板110上。下部绝缘基板110可包含透明玻璃或塑料。
[0037]栅极线121传输一个或多个栅极信号并在横向方向上延伸以被延长。每条栅极线121均包括从栅极线延伸的多个栅电极124和多个伪栅电极125。尽管未示出，但每条栅极线121均包括栅极焊盘部，该栅极焊盘部具有用于与TFT阵列面板100的另一层和/或外部驱动电路接触的相对大的平面面积。生成栅极信号的栅极驱动电路(未示出)可被安装在附接至下部绝缘基板110的柔性印刷电路膜(未示出)上、直接安装在下部绝缘基板110上或者与下部绝缘基板110集成。当栅极驱动电路与下部绝缘基板110集成时，栅极线121可以被延伸为直接连接至该电路。
[0038]尽管未示出，但进一步可包括设置在TFT阵列面板100的与设置栅极线121的层相同的层之上或之中的存储电极线。
[0039]栅极线121可以包含:诸如铝(Al)或铝合金的铝金属、诸如银(Ag)或银合金的银金属、诸如铜(Cu)或铜合金的铜金属、诸如钥(Mo)或钥合金的钥金属、铬(Cr)、钽(Ta)、钛(Ti)等。然而，栅极线121可以具有包括两个导电层(未示出)的多层结构，该两个导电层具有不同的物理特性，以及该多层结构可以包含各种金属或导体。
[0040]包含硅氮化物(SiNx)、硅氧化物(SiOx)等的栅极绝缘层140被设置在栅极线121上。
[0041]一个或多个半导体154被设置在栅极绝缘层140上。半导体154可以包含:氢化非晶硅(简称为a-Si)、多晶硅或氧化物半导体。
[0042]一个或多个欧姆接触(ohmic contact) 163和165被设置在半导体154上。欧姆接触163和165可包含重参杂有诸如磷的N种杂质的η+氢化a_Si或者可以包括硅化物。欧姆接触163和165在半导体154上形成一对欧姆接触。
[0043]一条或多条数据线171、一个或多个漏电极175a和/或一个或多个伪漏电极175b被设置在欧姆接触163和165上。
[0044]数据线171传输数据电压并在纵向方向上延伸以被延长，从而与栅极线121相交。多条数据线171中的每条数据线171包括从其延伸并朝向栅电极124的多个源电极173以及具有相对宽的平面面积以供与TFT阵列面板100的不同层和/或外部驱动电路连接的数据焊盘(未示出)。用于生成数据信号的数据驱动电路(未示出)可以被安装在附接在下部绝缘基板110上的柔性印刷电路膜(未示出)上、直接被安装在下部绝缘基板110上，或集成在下部绝缘基板110上。当数据驱动电路被集成在下部绝缘基板110上时，多条数据线171可被延长以与数据驱动电路连接。
[0045]在平面图中，漏电极175a与数据线171分开，并相对于栅电极124面向源电极173。一部分半导体154暴露于漏电极175a和源电极173之间的间隔部分。
[0046]漏电极175a和伪漏电极175b彼此连续并彼此连接，其中，伪漏电极175b被定位为与伪栅电极125相对接近。[0047]—个栅电极124、一个源电极173和一个漏电极175a连同半导体154 —起组成TFT, TFT的沟道形成在源电极173和漏电极175a之间所暴露的半导体154处。
[0048]数据线171、漏电极175a和伪漏电极175b可包含诸如钥、铬、钽和钛的难熔金属或者它们的合金。数据线171、漏电极175a和伪漏电极175b可具有包括难熔金属膜第一层(未示出)和低电阻导电第二层(未示出)的多层结构。另外，数据线171和漏电极175a可包含各种其他金属或导体。
[0049]欧姆接触163和165仅存在于下面的半导体154与覆盖的数据线171、漏电极175a与伪漏电极175b之间以降低下面的元件和覆盖的元件之间的接触电阻。然而，当半导体154包含氧化物半导体时，可以省略欧姆接触163和165。
[0050]钝化层180被设置在数据线171、漏电极175a、伪漏电极175b和半导体154的暴
露部分上。
[0051]钝化层180可包括无机绝缘体或有机绝缘体，并且可具有基本平坦的表面以提供TFT阵列面板100的平面。无机绝缘体可包含但不限于:硅氮化物或硅氧化物。有机绝缘体可具有约小于4.0的介电常数并具有光敏性。另外，钝化层180可具有下部无机层和上部有机层的双层结构，使得可以降低和有效防止对半导体154的暴露部分的损害，同时仍保持有机层的优良绝缘特性。
[0052]一个或多个接触孔185可被限定在钝化层180中并暴露漏电极175a的扩展部(expansion)。
[0053]一个或多个像素电极191被设置在钝化层180上。像素电极191可包含诸如氧化铟锡(“ΙΤ0”)或氧化铟锌(“ΙΖ0”)的透明导电材料或者诸如铝、银、铬及其合金的反射金属。
[0054]像素电极191通过接触孔185物理和电连接至漏电极175a，并且被施加有来自漏电极175a的数据电压。被提供有数据电压的像素电极191与共用电极面板200的共用电极270 —起生成电场。该电场确定设置在电极191和270之间的液晶层3的液晶分子的取向。因此，通过液晶层3透射的光的偏振根据所确定的液晶分子的取向而不同。
[0055]现在将描述共用电极面板200。
[0056]共用电极面板200包括:设置在上部绝缘基板210上的一个或多个光阻挡构件220、位于由相邻的光阻挡构件220限定的区域中的一个或多个滤色器230、位于光阻挡构件220和滤色器230上的保护层(overcoat) 250、以及位于保护层250上的共用电极270。在可替代示例性实施方式中，可以略去保护层250。
[0057]接着，参照图3，描述根据本发明的TFT阵列面板100的栅电极124、伪栅电极125、漏电极175a和伪漏电极175b。
[0058]参照图3，漏电极175a和伪漏电极175b彼此连续并相互连接以形成单个的、一体的、不可分的构件，诸如漏极构件。在漏极构件的第一端的漏电极175a相对于栅电极124面向源电极173。在漏极构件的相反的第二端的伪漏电极175b被定位在与漏电极175a相对的侧并被定位为与伪栅电极125接近。
[0059]漏电极175a包括:参照延长栅极线121以进行延伸的方向具有预定宽度的多个子区域Rl、R2和R3。伪漏电极175b也包括:参照延长栅极线121以进行延伸的方向具有预定宽度的多个子区域R4、R5和R6。漏电极175a的多个子区域Rl、R2和R3在远离源电极173的方向上依次为第一子区域R1、第二子区域R2和第三子区域R3。伪漏电极175b的多个子区域R4、R5和R6在朝向源电极173的方向上依次为第四子区域R4、第五子区域R5和第六子区域R6。
[0060]如在图解的示例性实施方式中所示的，漏电极175a的多个子区域Rl、R2和R3中的至少一个子区域包括与栅极线121形成第一角度Θ I的边缘，以及在伪漏电极175b的多个子区域R4、R5和R6中的至少一个子区域包括与栅极线121形成第二角度Θ 2的边缘。第一角度Θ I和第二角度Θ 2可以在从约O度到约90度的范围。
[0061]漏电极175a的多个子区域R1、R2和R3的平面面积在远离源电极173的方向上可以变得更大或更小。在图解的示例性实施方式中，漏电极175a的多个子区域Rl、R2和R3的平面面积可以在远离源电极173的方向上变得更大，但不仅限于此。在根据本发明的TFT阵列面板100的可替代示例性实施方式中，漏电极175a的多个子区域Rl、R2和R3的平面面积在远离源电极173的方向上可以变得更小，或者多个子区域R1、R2和R3中的一个或多个的平面面积可以不同于其他平面面积。
[0062]另外，伪漏电极175b的多个子区域R4、R5和R6的平面面积在朝向源电极173的方向上可以变得更大和更小。在图解的示例性实施方式中，伪漏电极175b的多个子区域R4、R5和R6的平面面积在朝向源电极173的方向上逐渐变小，但不限于此。在根据本发明的TFT阵列面板100的可替代示例性实施方式中，伪漏电极175b的多个子区域R4、R5和R6的平面面积可以在朝向源电极173的方向上变得更大，以及多个子区域R4、R5和R6中的一个或多个子区域的平面面积可以与其他平面面积不同。
[0063]漏电极175a的第一子区域Rl的总平面面积与伪漏电极175b的第六子区域R6的总平面面积可以基本上相同。另外，漏电极175a的第二子区域R2的总平面面积与伪漏电极175b的第五子区域R5的总平面面积可以基本上相同，以及漏电极175a的第三子区域R3的总平面面积与伪漏电极175b的第四子区域R4的总平面面积可以基本上相同。
[0064]接着，将参照图4和图5以及图3描述取决于TFT阵列面板100的未对准的寄生电容。图4和图5是说明图3的TFT阵列面板的未对准的示图。图4示出包括栅电极124和伪栅电极125的栅极配线沿着栅极线121延伸的方向向右侧偏移，以及图5示出了包括栅电极124和伪栅电极125的栅极配线沿着栅极线121延伸的方向向左侧偏移。
[0065]在图3中，栅电极124和伪栅电极125与漏电极175a和伪漏电极175b的重叠部分由使用斜线的阴影来表示。详细地，重叠部分包括栅电极124和漏电极175a之间的第一重叠区域A和伪栅电极125和伪漏电极175b之间的第二重叠区域B。重叠区域的宽度是沿着栅极线121延伸的方向被截取。
[0066]参照图4，如果栅电极124和伪栅电极125向右侧偏移，则栅电极124和伪栅电极125之间的第三重叠区域Al的平面面积大于图3中所示的栅电极124和伪栅电极125之间的第一重叠区域A的平面面积。详细地，该重叠区域被增加了漏电极175a的第三子区域R3的面积。另外，伪栅电极125和伪漏电极175b之间的第四重叠区域BI的平面面积小于图3中所示的伪栅电极125和伪漏电极175b之间的第二重叠区域B的平面面积。详细地，该重叠区域被减小了伪漏电极175b的第四子区域R4的面积。
[0067]然而，如上所述，漏电极175a的第三子区域R3的区域和伪漏电极175b的第四子区域R4的区域相同。因此，在图3中所示的实例中，栅电极124与漏电极175a之间的第一重叠区域A和伪栅电极125与伪漏电极175b之间的第二重叠区域B之和与图4中的栅电极124与漏电极175a之间的第三重叠区域Al和伪栅电极125与伪漏电极175b之间的第四重叠区域BI之和相同。
[0068]参照图5，如果栅电极124和伪栅电极125向左侧移动，则栅电极124与伪栅电极125之间的第五重叠区域A2的平面面积小于图3中所示的栅电极124与伪栅电极125之间的第一重叠区域A的平面面积。详细地，该重叠区域被减小了漏电极175a的第二子区域R2的面积。另外，伪栅电极125和伪漏电极175b之间的第六重叠区域B2的平面面积大于图3中所示的伪栅电极125和伪漏电极175b之间的第二重叠区域B的平面面积。详细地，重叠区域被增加了伪漏电极175b的第五子区域R5的面积。
[0069]然而，如上所述，漏电极175a的第二子区域R2的区域与伪漏电极175b的第五子区域R5的区域相同。因此，在图3中所示的实例中，栅电极124和漏电极175a之间的第一重叠区域A与伪栅电极125和伪漏电极175b之间的第二重叠区域B之和与图5中的栅电极124和漏电极175a之间的第五重叠区域A2与伪栅电极125和伪漏电极175b之间的第六重叠区域B2之和相同。
[0070]如上所述，根据本发明的示例性实施方式的TFT阵列面板100包括:栅电极124和伪栅电极125以及漏电极175a和伪漏电极175b，其中，漏电极175a和伪漏电极175b的边缘具有与栅极线121形成预定角度的部分，并且漏电极175a和伪漏电极175b包括在栅极线121的延伸方向上具有预定宽度的多个子区域，使得每个子区域的面积在远离源电极173的方向上增大或减小，以及漏电极175a的子区域和伪漏电极175b的子区域的相应面积相同。
[0071 ] 因此，尽管漏电极175a在远离源电极173的方向上具有面积改变(例如，增大或减小)的形状，但在栅极配线和数据配线之间存在对准误差时，在栅电极124和伪栅电极125分别与漏电极175a和伪漏电极175b之间的重叠区域的平面面积可以被保持为基本一致。因此，在包括栅电极124和伪栅电极125的栅极配线与包括漏电极175a和伪漏电极175b的数据配线之间的整个(例如，总的)重叠区域没有改变，使得取决于栅极配线和数据配线之间的重叠的寄生电容的大小是不变的。
[0072]接着，将参照图6至图8描述根据本发明的TFT阵列面板100的另一示例性实施方式。图6是根据本发明的TFT阵列面板的另一示例性实施方式的平面图，图7是图6的TFT阵列面板沿着线VI1-VII被截取的截面图，以及图8是图6的TFT阵列面板的放大部分的示例性实施方式的平面图。
[0073]一条或多条栅极线121被设置在下部绝缘基板110上。每条栅极线121均包括多个栅电极124和多个伪栅电极125。尽管它没有示出，但进一步可以包括被设置在TFT阵列面板100的与设置栅极线121的层相同的层之上和/或之中的存储电极线。
[0074]栅极绝缘层140被设置在栅极线121上。
[0075]一个或多个半导体154被设置在栅极绝缘层140上。半导体154可以包含氢化非晶硅(简称为a-Si)、多晶硅或氧化物半导体。
[0076]一个或多个欧姆接触163和165被设置在半导体154上。欧姆接触163和165可包含重参杂有诸如含磷的N种杂质的η+氢化a-Si或者可以包括硅化物。欧姆接触163和165在半导体154上形成一对欧姆接触。[0077]—条或多条数据线171、一个或多个漏电极175a以及一个或多个伪漏电极175b被设置在欧姆接触163和165上。
[0078]垂直参考线y (在‘y’方向上延伸的参考线，未示出)与栅极线121的延伸(例如，横向)方向(‘X’方向)形成90°角度。数据线171与栅电极124重叠的部分被延长为平行于参考线y延伸。在与参考线y平行的数据线171部分之间，数据线可包括在像素区域的中间区域彼此相接的多个倾斜部分以依次形成‘V’型，从而获得液晶显示器的最大透射率。
[0079]在图6中所示的实施方式中，数据线171的第一弯曲部分可以从栅电极124位于像素区域底部的区域延伸并朝向像素区域的中间区域倾斜，以与垂直参考线I形成约V的角度。数据线171的第二弯曲部分可以从像素区域的中间区域延伸并朝向另一个栅电极124在像素区域顶部的区域倾斜以在像素区域的中间区域处与第一弯曲部分形成预定角度。在像素区域的中间区域，第二弯曲部分与第一弯曲部分形成约7°至15°的角度。
[0080]源电极173为数据线171的一部分，并被设置在与数据线171相同的虚拟线上。漏电极175a被延长为基本平行于源电极173延伸。因此，漏电极175a平行于数据线171的一部分。
[0081]TFT阵列面板100可以包括与数据线171位于相同虚拟线上的源电极173和平行于数据线171延伸的漏电极175a，以增加TFT宽度，同时不增加数据配线的面积，由此提高液晶显示器的开口率。
[0082]漏电极175a与数据线171分离并相对于栅电极124面向源电极173。
[0083]漏电极175a和伪漏电极175b彼此连续并彼此连接，其中伪漏电极175b被定位为与伪栅电极125相对接近。
[0084]欧姆接触163和165仅存在下面的半导体154和覆盖的数据线171、漏电极175a和伪漏电极175b之间以降低下面的元件和覆盖的元件之间的接触电阻。然而，当半导体154包含氧化物半导体时，可以省略欧姆接触163和165。
[0085]第一钝化层180x被设置在数据线171、漏电极175a、伪漏电极175b以及半导体154的暴露部分上。第一钝化层180x可包括无机绝缘体和有机绝缘体。
[0086]第二钝化层180q被设置在第一钝化层180x上。在可替代示例性实施方式中，可略去第二钝化层180q。第二钝化层180q可以为滤色器。当第二钝化层180q是滤色器时，第二钝化层180q可唯一显示基色之一(例如,红色、绿色和蓝色的三基色)或者黄色、青色和洋红色。尽管在附图中未示出，滤色器进一步可包括除了显示基色之外还显示白色或基色的混色的滤色器。
[0087]共用电极270被设置在第二钝化层180q上。共用电极270可具有基本平面形状并被设置在下部绝缘基板110上的整个表面上以具有完全的板形。开口(未示出)可以限定在与漏电极175a的平坦圆周对应的区域中。即，共用电极270可具有平板形状。
[0088]像素或像素区域被设置在液晶显示器的显示区域中，图像在显示区域中显示。液晶显示器还可以包括不显示图像的非显示区域。设置在相邻像素或像素区域中的共用电极270可以彼此物理和/或电连接以接收从显示区域的外部提供的具有预定大小的共用电压。
[0089]第三钝化层180z被设置在共用电极270上。该第三钝化层180z可以包含有机绝缘材料或无机绝缘材料。[0090]像素电极191被设置在第三钝化层180z上。像素电极191包括与数据线171中的第一弯曲部分和第二弯曲部分基本平行的曲线或倾斜边缘。像素电极191包括多个第一分支电极192。
[0091]接触孔185被限定为穿过第一钝化层180x、第二钝化层180q和第三钝化层180z的厚度而延伸，并暴露漏电极175a。像素电极191通过接触孔185物理和电连接至漏电极175a的较宽扩展部，从而从漏电极175a接收电压。
[0092]参照共用电极面板200，光阻挡构件220被设置在上部绝缘基板210上，并在上部绝缘基板210上设置多个滤色器230。当TFT阵列面板100的第二钝化层180q为滤色器时，可略去共用电极面板200的滤色器230。在可替代示例性实施方式中，共用电极面板200的光阻挡构件220可被设置在TFT阵列面板100中。
[0093]保护层250可被设置在滤色器230和光阻挡构件220上。在可替代示例性实施方式中，可略去保护层250。
[0094]接着，参照图8，将描述根据本发明的TFT阵列面板100的栅电极124、伪栅电极125、漏电极175a和伪漏电极175b。
[0095]参照图8，漏电极175a和伪漏电极175b彼此连续并彼此连接以形成单个、整体的、不可分构件，诸如漏极构件。在漏极构件的第一端处的漏电极175a相对于栅电极124面向源电极173。在漏极构件相反的第二端处的伪漏电极175b位于与漏电极175a相对的一侧并被定位为与伪栅电极125接近。
[0096]漏电极175a包括参照栅极线121延伸的方向具有预定宽度的多个子区域Rl、R2和R3。伪漏电极175b也包括参照栅极线121延伸的方向具有预定宽度的多个子区域R4、R5和R6。漏电极175a的多个子区域Rl、R2和R3在远离源电极173方向上依次为第一子区域R1、第二子区域R2和第三子区域R3。伪漏电极175b的多个子区域R4、R5和R6在朝向源电极173的方向上依次为第四子区域R4、第五子区域R5和第六子区域R6。
[0097]如图所示，漏电极175a的多个子区域Rl、R2和R3中的至少一个子区域包括与栅极线121形成第一角度Θ I的边缘，以及伪漏电极175b的多个子区域R4、R5和R6中的至少一个子区域包括与栅极线121形成第二角度Θ 2的边缘。第一角度Θ I和第二角度Θ 2可以在从约O度到约90度的范围。
[0098]漏电极175a的多个子区域R1、R2和R3的平面面积在远离源电极173的方向上可以变得更大或更小。在示出的示例性实施方式中，漏电极175a的多个子区域R1、R2和R3的平面面积在朝向源电极173的方向上可以变得更大，但不仅限于此。在可替代示例性实施方式中，漏电极175a的多个子区域Rl、R2和R3的平面面积在朝向源电极173的方向上可以变得更小，或者多个子区域Rl、R2和R3中的一个子区域的面积可以不同于其他的区域。
[0099]另外，伪漏电极175b的多个子区域R4、R5和R6中的平面面积在朝向源电极173的方向可以变得更大和更小。在示出的示例性实施方式中，伪漏电极175b的多个子区域R4、R5和R6的平面面积在朝向源电极173的方向上逐渐变小，但不限于此。在本发明的可替代示例性实施方式中，伪漏电极175b的多个子区域R4、R5和R6的平面面积在朝向源电极173的方向上变得更大，并且多个子区域R4、R5和R6之一的区域可以不同于其他区域。
[0100]漏电极175a的第一子区域Rl的总平面面积与伪漏电极175b的第六子区域R6的总平面面积可以基本上相同。另外，漏电极175a的第二子区域R2的总平面面积与伪漏电极175b的第五子区域R5的总平面面积可以基本上相同，以及漏电极175a的第三子区域R3的总平面面积与伪漏电极175b的第四子区域R4的总平面面积可以基本上相同。
[0101]接着，将参照图9和图10以及图8描述取决于TFT阵列面板100的未对准的寄生电容。图9和图10是用于解释图8的TFT阵列面板的未对准的示图。图9示出了包括栅电极124和伪栅电极125的栅极配线沿着栅极线121延伸的方向向右侧偏移，以及图10示出了包括栅电极124和伪栅电极125的栅极配线沿着栅极线121延伸的方向向左侧偏移。
[0102]在图8中，栅电极124和伪栅电极125分别与漏电极175a和伪漏电极175b重叠的部分由使用斜线的阴影来表示。详细地，重叠部分包括栅电极124与漏电极175a之间的第七重叠区域AA和伪栅电极125与伪漏电极175b之间的第八重叠区域BB。
[0103]参照图9，如果栅电极124和伪栅电极125向右侧偏移，则栅电极124和漏电极175a之间的第九重叠区域AAl的平面面积大于图8中所示的栅电极124和漏电极175a之间的第七重叠区域AA的平面面积。详细地，该重叠区域被增加了漏电极175a的第二子区域R2的面积。另外，伪栅电极125和伪漏电极175b之间的第十重叠区域BBl的平面面积小于图8中所示的伪栅电极125和伪漏电极175b之间的第八重叠区域BB的平面面积。详细地，该重叠区域被减小了伪漏电极175b的第五子区域R5的面积。
[0104]然而，如上所述，漏电极175a的第二子区域R2的面积与伪漏电极175b的第五子区域R5的面积相同。因此，在图8中所示的实例中，栅电极124和漏电极175a之间的第七重叠区域 AA与伪栅电极125和伪漏电极175b之间的第八重叠区域BB之和与图9中的栅电极124和漏电极175a之间的第九重叠区域AAl与伪栅电极125和伪漏电极175b之间的第十重叠区域BBl之和相同。
[0105]参照图10，如果栅电极124和伪栅电极125向左侧移动，则栅电极124和漏电极175a之间的第^^一重叠区域AA2的平面面积小于图8中所示的栅电极124和漏电极175a之间的第七重叠区域AA的平面面积。详细地，该重叠区域被减小了漏电极175a的第一子区域Rl的面积。另外，伪栅电极125和伪漏电极175b之间的第十二重叠区域BB2的平面面积大于图8中所示的伪栅电极125和伪漏电极175b之间的第八重叠区域BB的平面面积。详细地，该重叠区域被增加了伪漏电极175b的第六子区域R6的面积。
[0106]然而，如上所述，漏电极175a的第一子区域Rl的面积与伪漏电极175b的第六子区域R6的面积相同。因此，在图8中所示的实例中，栅电极124和漏电极175a之间的第七重叠区域AA与伪栅电极125和伪漏电极175b之间的第八重叠区域BB之和与图10中的栅电极124和漏电极175a之间的第十一重叠区域AA2与伪栅电极125和伪漏电极175b之间的第十二重叠区域BB2之和相同。
[0107]如上所述，根据本发明的示例性实施方式的TFT阵列面板100包括:栅电极24和伪栅电极125，以及漏电极175a和伪漏电极175b，其中，漏电极175a和伪漏电极175b的边缘具有与栅极线121形成预定角度的部分，以及漏电极175a和伪漏电极175b包括在栅极线121的延伸方向上具有预定宽度的多个子区域，使得每个子区域的面积在远离源电极173的方向上增大或减小，以及漏电极175a的子区域和伪漏电极175b的子区域的相应面积相同。
[0108]因此，尽管漏电极175a在远离源电极173的方向上具有面积改变(例如，增大或减小)的形状，但在栅极配线和数据配线之间存在对准误差时，栅电极124和伪栅电极125分别与漏电极175a和伪漏电极175b之间的重叠区域的平面面积可以被保持为基本一致。因此，包括栅电极124和伪栅电极125的栅极配线与包括漏电极175a和伪漏电极175b的数据配线之间的整个(例如，总的)重叠区域不变，使得取决于栅极配线和数据配线之间重叠的寄生电容的大小一致。
[0109]接着，将参照图11至图17描述根据本发明的另一示例性实施方式的TFT阵列面板的栅极配线和数据配线。图11至图17是根据本发明薄膜晶体管阵列面板的放大部分的平面图。详细地，图11至图17示出了根据本发明的TFT阵列面板100的栅电极124、伪栅电极125、漏电极175a和伪漏电极175b。
[0110]首先，参照图11和图12，根据本发明的示例性实施方式的栅电极124、伪栅电极125、漏电极175a和伪漏电极175b相似于参照图1至图3所述的TFT阵列面板100的示例性实施方式的元件。
[0111]漏电极175a相对于栅电极124面向源电极173,并与栅电极124重叠。伪栅电极175b被定位在与漏电极175a相对的漏极构件的一侧并被定位为与伪栅电极125相对接近。
[0112]漏电极175a包括参照栅极线121的延伸方向具有预定宽度的多个子区域Rl、R2和R3。伪漏电极175b也包括参照栅极线121的延伸方向具有预定宽度的多个子区域R4、R5 和 R6。
[0113]漏电极175a的多个子区域R1、R2和R3中的至少一个子区域包括与栅极线121形成第一角度Θ I的边缘。
[0114]漏电极175a的多个子区域R1、R2和R3的平面面积在远离源电极173的方向上可以变得更大或更小。在示出的示例性实施方式中，漏电极175a的多个子区域Rl、R2和R3的平面面积在远离源电极173的方向上可以变得更大，但不仅限于此。在本发明的另一示例性实施方式中，漏电极175a的多个子区域Rl、R2和R3的平面面积在远离源电极173的方向上可以变得更小，或者多个子区域Rl、R2和R3中的一个的区域可以不同于其他区域。
[0115]另外，伪漏电极175b的多个子区域R4、R5和R6的平面面积在朝向源电极173的方向上可以变得更大和更小。在示出的示例性实施方式中，伪漏电极175b的多个子区域R4、R5和R6的平面面积在朝向源电极173的方向上逐渐变小，但不限于此。在本发明的另一示例性实施方式中，伪漏电极175b的多个子区域R4、R5和R6的平面面积在朝向源电极173的方向上变得更大，以及多个子区域R4、R5和R6中的一个的区域可以与其他区域不同。
[0116]漏电极175a的第一子区域Rl的总平面面积与伪漏电极175b的第六子区域R6的总平面面积可以基本上相同。另外，漏电极175a的第二子区域R2的总平面面积与伪漏电极175b的第五子区域R5的总平面面积可以基本上相同，以及漏电极175a的第三子区域R3的总平面面积与伪漏电极175b的第四子区域R4的总平面面积可以基本上相同。
[0117]在所示的示例性实施方式中，伪漏电极175b的多个子区域R4、R5和R6的平面形状与漏电极175a的多个子区域的R1、R2和R3的平面形状不同。详细地，漏电极175a的多个子区域的R1、R2和R3的边缘具有圆形形状，而伪漏电极175b的多个子区域R4、R5和R6的边缘分别具有矩形形状或直线形状。即，多个子区域R4、R5和R6包括与栅极线121平行的边缘。
[0118]接着，参照图13和图15，根据本发明的示例性实施方式的TFT阵列面板100的栅电极124、伪栅电极125、漏电极175a和伪漏电极175b相似于参照图1至图3所述的TFT阵列面板100的那些元件。
[0119]漏电极175a相对于栅电极124面向源电极173，并与栅电极124重叠。伪漏电极175b被定位为与漏电极175a相对的漏极构件的一侧并被定位为与伪栅电极125相对接近。
[0120]漏电极175a包括参照栅极线121的延伸方向具有预定宽度的多个子区域Rl、R2和R3。伪漏电极175b也包括参照栅极线121的延伸方向具有预定宽度的多个子区域R4、R5 和 R6。
[0121]漏电极175a的多个子区域R1、R2和R3中的至少一个子区域包括与栅极线121形成第一角度Θ I的边缘。以及伪漏电极175b的多个子区域R4、R5和R6中的至少一个子区域包括与栅极线121形成第二角度Θ 2的边缘。
[0122]在示出的示例性实施方式中，漏电极175a的多个子区域Rl、R2和R3的平面面积在远离源电极173的方向上可以变得更大或更小，但不限于此。在根据本发明的TFT阵列面板100的另一示例性实施方式中，漏电极175a的多个子区域Rl、R2和R3的平面面积在远离源电极173的方向上可以变得更小，或者多个子区域R1、R2和R3中的一个区域可以不同于其他区域。
[0123]在示出的示例性实施方式中，伪漏电极175b的多个子区域R4、R5和R6中的平面面积在朝向源电极173的方向上可以变得更小，但不限于此。在根据本发明的另一示例性实施方式的TFT阵列面板100中，伪漏电极175b的多个子区域R4、R5和R6的平面面积在朝向源电极173的方向上变得更大，以及多个子区域R4、R5和R6中的一个的区域与其他区域不同。
[0124]漏电极175a的第一子区域Rl的总平面面积与伪漏电极175b的第六子区域R6的总平面面积可以基本上相同。另外，漏电极175a的第二子区域R2的总平面面积与伪漏电极175b的第五子区域R5的总平面面积可以基本上相同，以及漏电极175a的第三子区域R3的总平面面积与伪漏电极175b的第四子区域R4的总平面面积可以基本上相同。
[0125]在所示的示例性实施方式中，伪漏电极175b的多个子区域R4、R5和R6的平面形状与漏电极175a的多个子区域的R1、R2和R3的平面形状不同。详细地，漏电极175a的多个子区域的R1、R2和R3的边缘具有圆形形状，而伪漏电极175b的多个子区域R4、R5和R6的边缘分别具梯形或矩形形状。即，多个子区域R4、R5和R6包括有角边缘，并且其该部分包括与栅极线121平行的边缘。
[0126]参照图16，TFT阵列面板100的栅电极124、伪栅电极125、漏电极175a和伪漏电极175b与先前的示例性实施方式描述的TFT阵列面板100的那些元件不同。
[0127]详细地，在伪漏电极175b端的伪栅电极125的多个子区域具有相同面积，并且伪栅电极125包括具有不同面积的多个子区域Ra、Rb和Re。伪栅电极125的子区域Ra、Rb和Re具有不同的开口 126或凹口使得子区域Ra、Rb和Re具有不同面积。多个子区域Ra、Rb和Re的平面面积在朝向源电极173的方向上变得更大或更小。然而，在根据本发明的的另一示例性实施方式的TFT阵列面板100中，伪漏电极175b和伪栅电极125均可包括具有不同面积的多个子区域。
[0128]在根据示出的示例性实施方式的TFT阵列面板100中，伪漏电极175b具有预定形状，而与伪漏电极175b重叠的伪栅电极125包括具有不同面积的多个子区域Ra、Rb和Re。尽管包括栅电极124和伪栅电极125的栅极配线在栅极线121延伸的方向上向右侧或左侧移动，但漏电极175a和栅电极124之间的重叠区域与伪漏电极175b和伪栅电极125之间的重叠区域的和可以保持一致。因此，包括栅电极124和伪栅电极125的栅极配线与包括漏电极175a和伪漏电极175b的数据配线之间的整个重叠区域不变，从而取决于栅极配线和数据配线之间的重叠的寄生电容的大小不变。
[0129]参照图17，根据本发明的TFT阵列面板100的栅电极124、伪栅电极125、漏电极175a和伪漏电极175b的另一不例性实施方式相似于参照图6至图8描述的不例性实施方式的TFT阵列面板100的那些元件。
[0130]TFT阵列面板100的伪漏电极175b的多个子区域具有相同的面积，而伪栅电极125包括含有具有不同面积的多个子区域Rx和Ry的突出125a。仅伪栅电极125的突出125a与漏极构件重叠。突出125a的子区域Rx和Ry的平面面积可以在更接近漏电极175a时变得更大或更小，但不限于此。在根据本发明的TFT阵列面板100的另一示例性实施方式中，伪漏电极175b和伪栅电极125的突出125a均可以包括具有不同面积的多个子区域。
[0131]在根据示出的示例性实施方式的TFT阵列面板100中，伪漏电极175b具有预定形状，然而，与伪漏电极175b重叠的伪栅电极125包括含有具有不同面积的多个子区域Rx和Ry的突出125a。尽管包括栅电极124和伪栅电极125的栅极配线沿着栅极线121的延伸方向向右侧或左侧移动，但漏电极175a和栅电极124之间的重叠区域的和与伪漏电极175b和伪栅电极125之间的重叠区域可以保持一致。因此,包括栅电极124和伪栅电极125的栅极配线与包括漏电极175a和伪漏电极175b的数据配线之间的整个重叠区域不变，从而取决于栅极配线和数据配线之间的重叠的寄生电容的尺寸不变。
[0132]伪栅电极125的平面面积的改变并不限于图16或图17中所示的实例性实施方式，而区域可通过伪栅电极125的各种形状来限定。
[0133]尽管已经结合所谓目前被视为实用的示例性实施方式对本发明进行描述，但应当理解，本发明不限于所披露的实施方式，而相反，本发明旨在涵盖包含在所附权利要求的精神和范围内的各种变形和等同配置。
【权利要求】
1.一种薄膜晶体管阵列面板，包括: 基板； 栅极线，设置在所述基板上、在第一方向上延长，并包括第一栅电极和第二栅电极； 栅极绝缘层，在所述第一栅电极和所述第二栅电极上； 半导体，在所述栅极绝缘层上；以及 源电极以及彼此相连接的第一漏电极和第二漏电极，所述源电极、所述第一漏电极和所述第二漏电极均被设置在所述半导体上， 其中， 所述第一漏电极相对于所述第一栅电极面向所述源电极，以及所述第二漏电极被设置为与所述第二栅电极相邻， 所述第一漏电极包括在所述第一方向上均具有预定宽度的多个第一区域，并且所述第二漏电极包括在所述第一方向上均具有预定宽度的多个第二区域， 所述多个第二区域中的至少一个第二区域包括与所述第一方向形成从约O度至约90度的角度的边缘，以及 所述多个第二区域中的至少一个第二区域的平面面积不同于所述多个第二区域的剩余第二区域的每个平面面积。
2.根据权利要求1所述的薄膜晶体管阵列面板，其中: 所述第一漏电极的所述多个第一区域中的至少一个第一区域包括与所述第一方向形成从约O度至约90度的角度的边缘，以及 所述多个第一区域中的至少一个第一区域的平面面积不同于所述多个第一区域中的剩余第一区域的每个平面面积。
3.根据权利要求2所述的薄膜晶体管阵列面板，其中: 所述多个第一区域的平面面积和所述多个第二区域的平面面积在所述第一方向上远离所述源电极而增大或减小。
4.根据权利要求3所述的薄膜晶体管阵列面板，其中: 所述多个第一区域在所述第一方向上远离所述源电极依次包括第一子区域、第二子区域和第三子区域， 所述多个第二区域在所述第一方向上朝向所述源电极依次包括第四子区域、第五子区域和第六子区域， 所述第一子区域的平面面积与所述第六子区域的平面面积相等， 所述第二子区域的平面面积与所述第五子区域的平面面积相等，以及 所述第三子区域的平面面积与所述第四子区域的平面面积相等。
5.根据权利要求1所述的薄膜晶体管阵列面板，其中: 所述多个第一区域的平面面积和所述多个第二区域的平面面积在所述第一方向上远离所述源电极而增大或减小。
6.根据权利要求5所述的薄膜晶体管阵列面板，其中: 所述多个第一区域在所述第一方向上远离所述源电极依次包括第一子区域、第二子区域和第三子区域， 所述多个第二区域在所述第一方向上朝向所述源电极依次包括第四子区域、第五子区域和第六子区域， 所述第一子区域的平面面积与所述第六子区域的平面面积相等， 所述第二子区域的平面面积与所述第五子区域的平面面积相等，以及 所述第三子区域的平面面积与所述第四子区域的平面面积相等。
7.根据权利要求1所述的薄膜晶体管阵列面板，其中: 所述多个第一区域在所述第一方向上远离所述源电极依次包括第一子区域、第二子区域和第三子区域， 所述多个第二区域在所述第二方向上朝向所述源电极依次包括第四子区域、第五子区域和第六子区域， 所述第一子区域的平面面积与所述第六子区域的平面面积相等， 所述第二子区域的平面面积与所述第五子区域的平面面积相等，以及 所述第三子区域的平面面积与所述第四子区域的平面面积相等。
8.一种薄膜晶体管阵列面板，包括: 基板； 栅极线，在所述基板上、在第一方向上延长并包括从所述栅极线延伸的第一栅电极和第二栅电极； 栅极绝缘层，在所述第一栅电极和所述第二栅电极上； 半导体，在所述栅极绝缘层上；和 源电极以及彼此相连接的第一漏电极和第二漏电极，所述源电极、所述第一漏电极和所述第二漏电极均被设置在所述半导体上， 其中， 所述第一漏电极相对于所述第一栅电极面向所述源电极，以及所述第二漏电极被设置为与所述第二栅电极相邻， 所述第一漏电极包括在所述第一方向上均具有预定宽度的多个第一区域，以及所述第二漏电极包括在所述第一方向上均具有预定宽度的多个第三区域，并且 所述第二漏电极的所述多个第三区域中的至少一个第三区域的平面面积不同于所述多个第三区域的剩余第三区域的每个平面面积。
9.根据权利要求8所述的薄膜晶体管阵列面板，其中: 所述第一漏电极的所述多个第一区域中的第一区域包括与所述第一方向形成从约O度至约90度的角度的边缘， 所述多个第一区域中的至少 一个第一区域的平面面积不同于所述多个第一区域中的剩余第一区域的每个平面面积，以及 所述多个第一区域的平面面积和所述多个第三区域的平面面积在所述第一方向上远离所述源电极而增大或减小。
10.根据权利要求8所述的薄膜晶体管阵列面板，其中: 所述多个第一区域的平面面积和所述多个第三区域的平面面积在所述第一方向上远离所述源电极而增大或减小。
【文档编号】H01L27/12GK103915448SQ201310741099
【公开日】2014年7月9日 申请日期:2013年12月27日 优先权日:2013年1月4日
【发明者】黄定桓, 具本龙, 朴秀真, 朴钟文, 李龙熙, 李钟赫, 赵德汉 申请人:三星显示有限公司