一种阵列基板及其制作方法、显示装置制造方法
【专利摘要】本发明提供了一种阵列基板及其制作方法、显示装置，涉及显示【技术领域】，解决了现有的阵列基板制作工艺复杂、曝光次数多、成本高的问题。一种阵列基板，包括：多个互补型薄膜晶体管，所述互补型薄膜晶体管包括N型的第一薄膜晶体管和P型的第二薄膜晶体管，所述第一薄膜晶体管为氧化物薄膜晶体管，所述第二薄膜晶体管为多晶硅薄膜晶体管。
【专利说明】一种阵列基板及其制作方法、显示装置
【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002]在现有的各种显示装置中，由于0LED(0rganic Light-Emitting Diode,有机发光二极管)显示器与CRT (Cathode Ray Tube，阴极射线管)显示器或TFT-LCD (Thin FilmTransistor-Liquid Crystal Display,薄膜晶体管液晶显示器)相比具有更轻和更薄的外观设计、更宽的可视视角、更快的响应速度以及更低的功耗等特点，因此OLED显示器已逐渐作为下一代显示设备而备受人们的关注。
[0003]OLED显示装置是自发光器件，其通常包括像素电极、与像素电极相对设置的对电极以及设置于像素电极与对电极之间的有机发光层。OLED显示装置通过将电压施加到包括像素电极和对电极上以使设置于像素电极和对电极之间的有机发光层两端形成电场，从而使得电子和空穴能够在有机发光层中彼此复合而发光。其中，可以通过具有电路单元的阵列基板控制施加在像素电极上的电压，从而控制OLED显示装置的显示效果。
[0004]在现有的OLED显示装置中，在驱动电路部分经常会用到互补型薄膜晶体管(CMOS)，其制作工艺主要是通过构图工艺在其内的各薄膜层上形成如薄膜晶体管等器件所需的图形，这就需要进行多次构图工艺，通常需要十一次的掩膜光刻工艺以及三次掺杂工艺才能制作完成，而每次构图工艺所需的资金很昂贵；因此对于基于CMOS制作驱动电路的OLED显示装置制作而言，减少构图工艺的次数、简化制作步骤是制约其发展的难题；并且为适应OLED显示装置更轻更薄的发展需求，如何合理的减小其厚度也是急需解决的问题。
【发明内容】
[0005]本发明的实施例提供一种阵列基板及其制作方法、显示装置，简化制作工艺，降低产品的生产难度和生产成本。
[0006]为达到上述目的，本发明的实施例采用如下技术方案:
[0007]本发明提供了一种阵列基板，包括:多个互补型薄膜晶体管，所述互补型薄膜晶体管包括N型的第一薄膜晶体管和P型的第二薄膜晶体管，所述第一薄膜晶体管为氧化物薄膜晶体管，所述第二薄膜晶体管为多晶硅薄膜晶体管。
[0008]可选的，所述第一薄膜晶体管包括:第一栅极、第一源极和第一漏极；所述第二薄膜晶体管包括第二栅极、第二源极和第二漏极，所述第一栅极与所述第二源极以及第二漏极经过一次构图工艺形成。
[0009]可选的，所述第二栅极与所述第一源极以及第一漏极经过一次构图工艺形成。
[0010]可选的，所述阵列基板包括基板以及依次设置在所述基板上的多晶硅半导体有源层、栅绝缘层、第二栅金属层、氧化物半导体有源层、介质层以及第一栅金属层；其中，
[0011]所述第二栅金属层包括:第二栅极、第一源极和第一漏极；
[0012]所述第一栅金属层包括:第一栅极、第二源极和第二漏极；[0013]其中，所述第一源极和第一漏极与氧化物半导体有源层直接接触电连接，所述第二源极和第二漏极通过过孔与所述多晶硅半导体有源层电连接。
[0014]可选的，所述阵列基板包括多个子像素单元，每一所述子像素单元包括第一薄膜晶体管和第二薄膜晶体管，且所述第一漏极与所述第二栅极通过连接电极电连接。
[0015]可选的，所述阵列基板还包括像素电极，且所述像素电极与所述第二漏极电连接。
[0016]本发明实施例提供了一种阵列基板的制作方法，包括:
[0017]在基板上形成第二薄膜晶体管的多晶硅半导体有源层；
[0018]在所述基板上形成栅绝缘层；
[0019]在所述基板上形成第二薄膜晶体管的第二栅极以及第一薄膜晶体管的第一源极和第一漏极；
[0020]在所述基板上形成第一薄膜晶体管的氧化物半导体有源层；
[0021]在所述基板上形成第二薄膜晶体管的第二源极和第二漏极以及第一薄膜晶体管的第一栅极。
[0022]可选的，通过一次构图工艺在所述基板上形成第二薄膜晶体管的第二栅极以及第一薄膜晶体管的第一源极和第一漏极。
[0023]可选的，通过一次构图工艺在所述基板上形成第二薄膜晶体管的第二源极和第二漏极以及第一薄膜晶体管的第一栅极。
[0024]可选的，所述在基板上形成第二薄膜晶体管的多晶硅半导体有源层具体包括:
[0025]在基板上形成多晶硅层；
[0026]对所述多晶硅层进行掺杂。
[0027]可选的，在所述基板上形成第二薄膜晶体管的第二源极和第二漏极以及第一薄膜晶体管的第一栅极之后，所述方法还包括:
[0028]在所述基板上形成连接电极，所述连接电极分别与所述第一漏极和所述第二栅极连接。
[0029]可选的，所述方法还包括:
[0030]在所述基板上形成像素电极，且所述像素电极与所述第二漏极电连接。
[0031]本发明实施例提供了一种显示装置，包括本发明实施例提供的任一所述的阵列基板。
[0032]本发明实施例提供了一种阵列基板及其制作方法、显示装置，所述阵列基板上的第一薄膜晶体管为氧化物薄膜晶体管，所述第二薄膜晶体管为多晶硅薄膜晶体管，由于第二薄膜晶体管只需进行一次掺杂，氧化物薄膜晶体管可以通过沉积直接形成而无需进行掺杂和晶化，其相对于现有技术至少减少了两次掺杂工艺和一次晶化，简化制作工艺，降低产品的生产难度和生产成本。
【专利附图】
【附图说明】
[0033]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。[0034]图1为一种阵列基板的局部结构俯视图；
[0035]图2为图1的A-A向剖视图；
[0036]图3为本发明实施例提供的一种阵列基板的剖视图；
[0037]图4为本发明实施例提供的另一种阵列基板的剖视图；
[0038]图5为形成有多晶娃半导体有源层的基板结构不意图；
[0039]图6为形成有第一源极、第一漏极以及第二栅极的基板结构示意图；
[0040]图7为形成有氧化物半导体有源层的基板结构示意图；
[0041]图8为形成有第二源极、第二漏极以及第一栅极的基板结构示意图；
[0042]图9为形成有连接电极的基板结构不意图；
[0043]图10为本发明实施例提供的一种阵列基板的制作方法示意图；
[0044]图11为本发明实施例提供的一种形成多晶硅半导体有源层的制作方法示意图。
[0045]附图标记:
[0046]10-基板；11_第一薄膜晶体管；111_第一栅极；112-第一源极；113_第一漏极；12-第二薄膜晶体管；121_第二栅极；122_第二源极；123_第二漏极；13_栅线；14_数据线；15-Vdd线；16-像素电极；17_连接电极；101-栅绝缘层；102_介质层；103_钝化层；104-平坦层；105_像素界定层；106_多晶硅有源层；1061_第一有源层；1062_第二有源层。
【具体实施方式】
[0047]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0048]需要说明的是，“构图工艺”是将薄膜形成包含至少一个图案的层的工艺；而构图工艺通常包含:在薄膜上涂胶，利用掩膜板对所述光刻胶进行曝光，再利用显影液将需去除的光刻胶冲蚀掉，再刻蚀掉未覆盖光刻胶的薄膜部分，最后将剩下的光刻胶剥离。而在本发明所有实施例中，“一次构图工艺”是指经过一次曝光形成所需要的层结构工艺。
[0049]本发明实施例提供了一种阵列基板，包括:多个互补型薄膜晶体管，所述互补型薄膜晶体管包括N型的第一薄膜晶体管和P型的第二薄膜晶体管，所述第一薄膜晶体管为氧化物薄膜晶体管，所述第二薄膜晶体管为多晶硅薄膜晶体管。
[0050]需要说明的是，阵列基板由横纵交叉的栅线和数据线在基板上划分出的多个子像素单元。所述氧化物薄膜晶体管即所述薄膜晶体管的有源层为氧化物半导体层，所述多晶硅薄膜晶体管即所述薄膜晶体管的有源层为多晶硅半导体层。其中，形成所述氧化物半导体层的氧化物可以是IGZO(Indium Gallium Zinc Oxide,铟嫁锋氧化物)、MIZ0(Mg)In)Zn)
0,镁)铟)锌)氧)等。
[0051]需要说明的是，现有的阵列基板如图1所示，以CMOS的两个晶体管设置在OLED显示器件中的同一个像素单元为例，每一个子像素单元包括一个开关薄膜晶体管(第一薄膜晶体管)和一个驱动薄膜晶体管(第二薄膜晶体管)，其中，栅线13与开关薄膜晶体管11的栅极即第一栅极111连接，数据线14与开关薄膜晶体管11的源极即第一源极112相连，开关薄膜晶体管11的第一漏极113透过过孔a连接到驱动薄膜晶体管12的栅极即第二栅极121。平行于数据线14的Vdd线15连接到驱动薄膜晶体管12的源极即第二源极122，驱动薄膜晶体管12的第二漏极123与像素电极16连接。图2为图1的A-A向截面图，由图2可知，两个TFT形成于基板10上，且均采用底栅结构，在第一栅极111和第二栅极121上依次还形成有栅绝缘层101、多晶硅有源层106、介质层102、钝化层103、平坦层104以及像素界定层105。第一漏极113通过过孔a与连接电极17相连，第二栅极121通过过孔b与连接电极17相连，这样，连接电极17可以连接第一漏极113与第二栅极121。
[0052]现有技术中的第一薄膜晶体管和第二薄膜晶体管均为多晶硅薄膜晶体管，由于第二薄膜晶体管为PMOS管，第一薄膜晶体管为NMOS管，且现有的阵列基板在形成PMOS管的有源层时需要进行一次P+doping(P+掺杂)，在形成NMOS管的源漏极时需要进行N+doping(N+掺杂)和LDD doping (LDD掺杂)。通过掺杂形成有源层对应源漏极的源漏区，但掺杂的工艺复杂,需要曝光形成、设备成本高。
[0053]另外，多晶硅薄膜晶体管一般需要进行离子注入，即晶化，本发明实施例中只需进行一次晶化，进而可以减少晶化的次数，节省了时间，且降低了生产成本。
[0054]本发明实施例中，所述阵列基板上的互补型薄膜晶体管(CMOS)中的第一薄膜晶体管为氧化物薄膜晶体管，所述第二薄膜晶体管为多晶硅薄膜晶体管，由于第二薄膜晶体管只需进行一次掺杂，氧化物薄膜晶体管可以通过沉积直接形成而无需进行掺杂和晶化，其相对于现有技术至少减少了两次掺杂工艺和一次晶化，简化制作工艺，降低产品的生产难度和生产成本。
[0055]需要说明的是，如图1所示，阵列基板还包括正电源输入Vdd线15。在实际应用中，位于同一行的子像素单元中的第二薄膜晶体管的第二源极均可以与该Vdd线相连接，通过该Vdd线向第二源极提供源极信号。由于图3为图1的局部剖视图，则该Vdd线在图3中未示出。
[0056]可选的，如图3所示，所述第一薄膜晶体管包括:第一栅极111、第一源极112和第一漏极113 ;所述第二薄膜晶体管包括第二栅极121、第二源极122和第二漏极123，所述第一栅极111与所述第二源极122以及第二漏极123经过一次构图工艺形成。即所述第一薄膜晶体管的第一栅极与所述第二薄膜晶体管的第二源极和第二漏极通过一次构图工艺形成。
[0057]可选的，如图3所示，所述第二栅极121与所述第一源极111以及第一漏极112经过一次构图工艺形成。即所述第一薄膜晶体管的第一源极和第一漏极与所述第二薄膜晶体管的第二栅极通过一次构图工艺形成。
[0058]可选的，所述阵列基板包括基板以及依次设置在所述基板上的多晶硅半导体有源层、栅绝缘层、第二栅金属层、氧化物半导体有源层、介质层以及第一栅金属层；其中，所述第二栅金属层包括:第二栅极、第一源极和第一漏极；所述第一栅金属层包括:第一栅极、第二源极和第二漏极；其中，所述第一源极和第一漏极与氧化物半导体有源层直接接触电连接，所述第二源极和第二漏极通过过孔与所述多晶硅半导体有源层电连接。
[0059]具体的，如图4所示，所述阵列基板包括基板10以及依次设置在所述基板10上的多晶硅半导体有源层、栅绝缘层、第二栅金属层、氧化物半导体有源层、介质层以及第一栅金属层；其中，所述多晶硅半导体有源层包括第二有源层1062 ;所述第二栅金属层包括:第二栅极121、第一源极112以及第一漏极113 ;所述氧化物半导体有源层包括:第一有源层1061 ;所述第一栅金属层包括:第一栅极111以及第二源极122和第二漏极123。其中，所述第一源极112和第一漏极123与氧化物半导体有源层即第一有源层1061直接接触电连接，所述第二源极122和第二漏极123通过过孔与所述多晶硅半导体有源层即第二有源层1062电连接。具体的第二有源层在对应第二源极和第二漏极的区域通过掺杂形成对应的源漏区，所述源极和漏极分别与有源层的源漏区相连。
[0060]可选的，如图1、图3所示，所述阵列基板多个子像素单元，每一所述子像素单元包括第一薄膜晶体管和第二薄膜晶体管，且所述第一漏极113与所述第二栅极121通过连接电极17电连接。所述每一所述子像素单元包括第一薄膜晶体管和第二薄膜晶体管，即所述第一薄膜晶体管为开关薄膜晶体管，所述第二薄膜晶体管为驱动薄膜晶体管。当然，根据阵列基板的不同结构，第一薄膜晶体管和第二薄膜晶体管的作用也不同，本发明实施例仅以附图所示的为例进行详细说明。
[0061]可选的，所述阵列基板还包括像素电极，且所述像素电极与所述第二漏极电连接。具体的，如图3所示，阵列基板还包括像素电极16，且如图1所示，所述像素电极16通过过孔与第二漏极123电连接，通过第二漏极123控制向所述像素电极16提供电流信号。或者如图4所示，阵列基板还包括像素电极16，且像素电极通过过孔与第二漏极123电连接，通过第二漏极123控制向所述像素电极16提供电流信号。
[0062]需要说明的是，上述图3中所示的结构是将NMOS管和PMOS管置于OLED显示器件的同一个像素单元中为例，本发明实施例提供的阵列基板也不局限于图3和图4所示的阵列基板，根据现有的阵列基板的结构，还可以形成其他薄膜或层结构的阵列基板。
[0063]同时，本发明实施例中的图3和图4也不对第一薄膜晶体管和第二薄膜晶体管的具体位置进行限定。例如，在图4所示的示例中，第一薄膜晶体管也可以不必设置在像素电极16的下方。
[0064]本发明实施例提供了一种阵列基板的制作方法，如图10所示，包括:
[0065]步骤101、在基板上形成第二薄膜晶体管的多晶硅半导体有源层。
[0066]具体的，如图5所示，在基板10上形成多晶硅半导体有源层(第二有源层)1062。且具体的，如图11所示，上述步骤101包括:
[0067]步骤1011、在基板上形成多晶硅层半导体有源层。
[0068]具体的形成多晶硅半导体有源层是通过在基板上形成单晶硅再进行晶化形成的。
[0069]步骤1012、对所述多晶硅层半导体有源层进行掺杂。
[0070]具体的，对所述多晶硅层半导体有源层进行掺杂可以是通过离子注入的方式完成。对所述多晶硅层半导体有源层的两端进行掺杂，可以在所述多晶硅半导体有源层上形成对应源极和漏极的源极区和漏极区。
[0071]步骤102、在所述基板上形成栅绝缘层。
[0072]步骤103、在所述基板上形成第二薄膜晶体管的第二栅极以及第一薄膜晶体管的第一源极和第一漏极。
[0073]具体的，如图6所示，通过一次构图工艺即通过一次曝光在所述基板上形成第二薄膜晶体管的第二栅极121以及第一薄膜晶体管的第一源极112和第一漏极113。需要说明的是，在所述基板上形成第一源极和第一漏极的同时还在所述基板上形成数据线以及Vdd线，且所述数据线与所述第一源极连接，向所述第一源极提供源极信号；所述Vdd线与第二源极相连向第二源极提供源极信号。
[0074]步骤104、在所述基板上形成第一薄膜晶体管的氧化物半导体有源层。
[0075]具体的，如图7所示，在对应第一源极112和第一漏极113的位置处形成氧化物半导体有源层(第一有源层)1061。其中，形成所述氧化物半导体有源层的材料可以是IGZO(Indium Gallium Zinc Oxide,铟嫁锋氧化物)、MIZO(Mg) In) Zn) O,续)铟)锋)氧)
坐寸ο
[0076]步骤105、在所述基板上形成第二薄膜晶体管的第二源极和第二漏极以及第一薄膜晶体管的第一栅极。
[0077]具体的，在上述步骤105之前，所述方法还包括在所述衬底上形成介质层102，如图8所示。如图8所示，通过一次构图工艺在所述基板上形成第二薄膜晶体管的第二源极122和第二漏极123以及第一薄膜晶体管的第一栅极111。需要说明的是，所述第二源极通过过孔与Vdd线电连接。
[0078]可选的，在所述基板上形成第二薄膜晶体管的第二源极和第二漏极以及第一薄膜晶体管的第一栅极之后，所述方法还包括:在所述基板上形成连接电极，所述连接电极分别与所述第一漏极和所述第二栅极连接。
[0079]如图9所示，所述连接电极17分别通过过孔与第一漏极113以及第二栅极121连接，实现第一漏极113与第二栅极121的电连接。
[0080]可选的，所述方法还包括:在所述基板上形成像素电极，且所述像素电极与所述第二漏极电连接。
[0081]如图3所示，阵列基板还包括像素电极16，且如图1所示，所述像素电极16通过过孔与第二漏极123电连接，通过第二漏极123控制向所述像素电极16提供电流信号。或者如图4所示，阵列基板还包括像素电极16，且像素电极通过过孔与第二漏极123电连接，通过第二漏极123控制向所述像素电极16提供电流信号。
[0082]需要说明的是，本发明实施例提供的阵列基板也不局限于图3和图4所示的阵列基板，根据现有的阵列基板的结构，还可以形成其他薄膜或层结构的阵列基板。
[0083]需要说明的，本发明实施例提供的阵列基板的制作方法也不局限于上述方法，例如根据薄膜晶体管的栅极和源漏极的关系将薄膜晶体管分为两类。一类是栅极位于源极和漏极的下面，这类称之为底栅型薄膜晶体管；一类是栅极位于源极和漏极的上面，这类称之为顶栅型薄膜晶体管。本发明实施例提供的阵列基板以所述第一薄膜晶体管为顶栅型薄膜晶体管，所述第二薄膜晶体管为底栅型薄膜晶体管为例，但阵列基板上的第一薄膜晶体管也可以为底栅型薄膜晶体管，第二薄膜晶体管也可以为顶栅型薄膜晶体管，则上述的制作顺序需要进行相应的调整，但制作方法与上述类似，在这里就不作赘述。
[0084]现有的阵列基板在制作过程中需要进行两次晶化形成多晶硅薄膜晶体管以及13次掩膜曝光以分别形成栅极层、栅绝缘层、有源层、P+doping的掺杂、N+doping的掺杂、LDDdoping的掺杂、介质层、源漏电极层、钝化层、连接电极层、平坦层、像素电极和像素界定层。本发明实施例提供的阵列基板的制作方法进行一次晶化和12次掩膜曝光分别形成多晶硅半导体有源层、P+doping的掺杂、栅绝缘层、第二栅金属层(包括第一源极、第一漏极以及第二栅极)、氧化物半导体有源层、介质层、第一栅金属层(包括第二源极、第二漏极以及第一栅极)、钝化层、连接电极层、平坦层、像素电极和像素界定层，形成如图3所示的阵列基板。或经过一次晶化和9次掩膜曝光分别形成多晶硅半导体有源层、P+doping的掺杂、栅绝缘层、第二栅金属层(包括第一源极、第一漏极以及第二栅极)、氧化物半导体有源层、介质层、第一栅金属层(包括第二源极、第二漏极以及第一栅极)、钝化层、平坦层、像素电极和像素界定层，形成如图4所示的阵列基板。
[0085]本发明实施例提供了一种阵列基板的制作方法，通过所述方法在基板上形成氧化物第一薄膜晶体管和多晶硅第二薄膜晶体管，相对于现有的第一薄膜晶体管和第二薄膜晶体管均为多晶硅薄膜晶体管的制作方法，至少减少了两次掺杂和一次晶化，简化制作工艺，降低产品的生产难度和生产成本。
[0086]本发明实施例提供了一种显示装置，包括本发明实施提供的任一所述的阵列基板。所述显示装置可以为液晶显示器件、OLED显示器件以及包括这些显示器件的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。
[0087]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本【技术领域】的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【权利要求】
1.一种阵列基板，包括:多个互补型薄膜晶体管，所述互补型薄膜晶体管包括N型的第一薄膜晶体管和P型的第二薄膜晶体管，其特征在于，所述第一薄膜晶体管为氧化物薄膜晶体管，所述第二薄膜晶体管为多晶硅薄膜晶体管。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管包括:第一栅极、第一源极和第一漏极；所述第二薄膜晶体管包括第二栅极、第二源极和第二漏极，所述第一栅极与所述第二源极以及第二漏极经过一次构图工艺形成。
3.根据权利要求2所述的阵列基板，其特征在于，所述第二栅极与所述第一源极以及第一漏极经过一次构图工艺形成。
4.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板包括基板以及依次设置在所述基板上的多晶硅半导体有源层、栅绝缘层、第二栅金属层、氧化物半导体有源层、介质层以及第一栅金属层；其中， 所述第二栅金属层包括:第二栅极、第一源极和第一漏极； 所述第一栅金属层包括:第一栅极、第二源极和第二漏极； 其中，所述第一源极和第一漏极与所述氧化物半导体有源层直接接触电连接，所述第二源极和第二漏极通过过孔与所述多晶硅半导体有源层电连接。
5.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板包括多个子像素单元，每一所述子像素单元包括第一薄膜晶体管和第二薄膜晶体管，且所述第一漏极与所述第二栅极通过连接电极电连接。
6.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括像素电极，且所述像素电极与所述第二漏极电连接。
7.—种阵列基板的制作方法，其`特征在于，包括: 在基板上形成第二薄膜晶体管的多晶硅半导体有源层； 在所述基板上形成栅绝缘层； 在所述基板上形成第二薄膜晶体管的第二栅极以及第一薄膜晶体管的第一源极和第一漏极； 在所述基板上形成第一薄膜晶体管的氧化物半导体有源层； 在所述基板上形成第二薄膜晶体管的第二源极和第二漏极以及第一薄膜晶体管的第一栅极。
8.根据权利要求7所述的制作方法，其特征在于，通过一次构图工艺在所述基板上形成第二薄膜晶体管的第二栅极以及第一薄膜晶体管的第一源极和第一漏极。
9.根据权利要求7所述的制作方法，其特征在于，通过一次构图工艺在所述基板上形成第二薄膜晶体管的第二源极和第二漏极以及第一薄膜晶体管的第一栅极。
10.根据权利要求7所述的制作方法，其特征在于，所述在基板上形成第二薄膜晶体管的多晶硅半导体有源层具体包括: 在基板上形成多晶硅层； 对所述多晶硅层进行掺杂。
11.根据权利要求7所述的制作方法，其特征在于，在所述基板上形成第二薄膜晶体管的第二源极和第二漏极以及第一薄膜晶体管的第一栅极之后，所述方法还包括: 在所述基板上形成连接电极，所述连接电极分别与所述第一漏极和所述第二栅极连接。
12.根据权利要求7所述的制作方法，其特征在于，所述方法还包括: 在所述基板上形成像素电极，且所述像素电极与所述第二漏极电连接。
13.—种显示装置， 其特征在于，包括权利要求1-6任一项所述的阵列基板。
【文档编号】H01L29/786GK103715196SQ201310741137
【公开日】2014年4月9日 申请日期:2013年12月27日 优先权日:2013年12月27日
【发明者】任章淳 申请人:京东方科技集团股份有限公司