具有集成间距转换的连接器组件和方法
【专利摘要】本公开涉及一种连接器组件。在不同示例中，第一导电构件相对于彼此固定且形成第一行，并且第二导电构件相对于彼此固定，第二导电构件的第一子集形成第二行，并且第二导电构件的第二子集形成第三行，第二和第三行平行且相对于彼此堆叠，并且第二和第三行垂直于第一行。第一和第二导电构件中的各个导电构件被布置成在第一端耦合到触点的相对应的一个。第一导电构件的每个被布置成耦合到第二导电构件中的相对应的各个导电构件，使第一和第二导电构件的每个的第二端紧邻。
【专利说明】具有集成间距转换的连接器组件和方法
【技术领域】
[0001]本公开总体涉及一种具有集成的间距转换的连接器组件。
【背景技术】
[0002]电子封装长期利用各种模式，以在封装内包含的管芯和封装外的电子设备之间发送和接收信息。电互连提供了在封装内的管芯与可用于从和向管芯发送和接收电子信号的各种通信部件之间的电连接性。一种这样的通信部件是传统的接插件(socket-connected)焊接凸块，其被配置为经由母板或其它电路板在封装和另一个电子设备之间形成物理电连接。另一种这样的通信部件是电缆连接器，其允许在管芯和外部电子设备之间进行通信，而不涉及母板。
【专利附图】
【附图说明】
[0003]图1是连接器组件的图像。
[0004]图2是连接器组件的端视图。
[0005]图3A和3B是封装侧连接器的剖面图。
[0006]图4A和4B是连接器的顶视图和背部剖视图。
[0007]图5A和5B是电缆侧连接器和电缆的剖视图和端视图。
[0008]图6A和6B是具有两行封装侧连接器的连接器组件的图像。
[0009]图7是芯片封装上的连接器组件的图像。
[0010]图8是制作封装的流程图。
[0011]图9是并入至少一个封装的电子设备的框图。
【具体实施方式】
[0012]下面的说明书和附图充分说明了使本领域技术人员实践它们的具体实施例。其它实施例可并入结构、逻辑、电性、工艺以及其它的改变。一些实施例的部分和特征可包括在，或者替代其它实施例中的这些。权利要求中阐述的实施例包含那些权利要求的所有可用等价体。
[0013]通常，经由电路的通信与电缆连接器相比可提供对于通信接口所需的相对小的尺寸。相比传统的电缆通信，基于电路板的通信可利用芯片封装上空间的一半或更少来提供电连接的物理接口。然而，芯片封装在电路板上的特定应用导致了电路板变得相对拥挤，从而限制了在电路板内放置另外的电子通信线路的潜力。另外，电路板中的电子通信线路相比特定的电缆通信线路(例如同轴电缆)而言，相对较慢。
[0014]然而，虽然电缆通信线路(例如同轴电缆)提供在数据速度和避免电路板上的拥挤方面的优点，但某些电缆(包括同轴电缆)也相对较厚。考虑通信元件和绝缘的因素，相邻电缆之间的间距可大于电缆所连接到的芯片封装上的连接器的最小间距的两倍或更多倍。换句话说，虽然芯片封装上的连接器可利用允许特定最小间距的制造技术来设计，然而当前电缆的特性可导致芯片封装上的连接器必须间隔大于最小间距的间距，以便提供足够的空间与电缆耦合。
[0015]连接器已发展成允许相对高规格电缆以及芯片封装上的低间距连接器的使用。该连接器利用例如在垂直方向上的间距转换，其允许在芯片封装上的第一间距和在电缆侧的第二较大间距。该连接器可包括相互成九十(90)度角的分立式垂直和水平元件，其可产生相对简单的制造工艺以及可靠性。
[0016]图1是连接器组件100的图像。该连接器组件100包括芯片封装侧连接器102和电缆侧连接器104。封装侧连接器102包括通过封装侧连接器102且延伸穿过该封装侧连接器102相对于彼此固定的第一导电构件106。导电构件106被配置为在第一端108与芯片封装(未图示)上的连接器电耦合。电缆侧连接器104包括第二导电构件110，该第二导电构件110通过连接器104相对于彼此固定，并且每个第二导电构件110在导电构件110的第一端114耦合到电缆112。如图所示，电缆112是具有多个导体115的电缆。
[0017]第一和第二导电构件106、110被配置为在分别紧邻导电构件106、110的第二端116、118的界面表面处相互电耦合。如图所示，连接器102、104被配置为相互机械地接合。一旦连接器102、104被机械接合，各个导电构件106、110机械且电性地相互接合，从而产生芯片封装连接器和电缆112中的相对应的一个之间的电连接性。
[0018]如本文详细描述地，第一导电构件106基本上包含在第一行120内，例如从芯片封装垂直延伸。换种方式来说，在示例中，第一导电构件106基本上从芯片封装的主表面垂直延伸，并且虽然导电构件106在由该行限定的主平面内横向地弯曲或者偏离，然而导电构件106基本上未偏离出该行的主平面之外，例如，在图1所示的取向中，通过弯曲或者其它方式偏离或远离电缆侧连接器104。如图所示，每个第一导电构件106仅包含在行120内。如图所示，第一导电构件106形成单行。
[0019]如本文将要讨论的，每个第二导电构件110是第二导电构件的第一和第二子集的一个或另一个但不是两个的部分。第一和第二子集分别完全包含在第二和第三行122、124内(被隐藏；见图2)。应当指出并强调的是，虽然示出了两行122、124，然而本文阐明的原理允许相对于第一导电构件106和第二导电构件110而缩放任意数量的行。正如第一导电构件106，第二导电构件110可在由它们各自行122、124所限定的主平面内偏离，但是基本上不弯曲或偏离出该主表面之外，例如，在图1的取向中，垂直于第一行120的主表面。
[0020]如本文详细描述地，单行的第一导电构件106通过并入第一导电构件106的每个之间的不同长度(例如交替长度)，来与双行的第二导电构件110接触。因此，尽管电缆112的导体115的间距两倍于第一导电构件106的间距，但连接器组件100仍然保持相对紧凑并且机械简单。相对紧凑且机械简单的组件100可导致芯片封装上减少的占地面积(footprint)以及在多个复杂连接器上降低的信号损失。相对紧凑的设计还可提供连接器上的更多空间，例如用于关于芯片封装的另外部件。
[0021]图2是连接器组件100的端视图。这里示出了对行120、122、124的标识的一个定义。虽然，如本文所示，导电构件106、110可在各行120、122、124的平面内偏离，但导电构件106,110从端视图看来基本上共面。如图所示，第一行120垂直于第二和第三行122、124，而第二行122平行于第三行124。
[0022]如本文示出的，第一导电构件106可变地具有共同的长度200，但可变地具有在第二端116(被隐藏)定位的界面表面，其允许第一导电构件106的每个机械且电性地与在不同行122、124上的第二导电构件110的每个电接合。可选地，第一导电构件具有变化的长度200、202，其基本上是从第一端108向界面表面共同延伸的距离。与此相反，第二导电构件110可具有基本共同的长度204。
[0023]图3A和3B是封装侧连接器102的剖面图。如图所示，第一导电构件106具有共同的长度200，其中每个导电构件106从第一端延伸至连接器102的顶部300。(应当注意，例如，在所示示例中，导电构件106的第二端116在连接器102的顶部300处是可见的。)然而，虽然导电构件106A具有基本上在导电构件106A的第二端116处的界面表面302，然而导电构件106B具有在导电构件106B上相对较低的界面表面302，虽然通常相对第一端108紧邻第二端116。在可选示例中，导电构件106的第二端116与界面表面302共同延伸或基本上共同延伸。
[0024]如图所示，连接器102包括凹口 304，其暴露界面表面302并可容纳第二导电构件110的第二端118。与此相反，导电构件106中不是界面表面302的部分的一些或者全部可包含在连接器102的结构306内。如图所示，连接器102包括顶表面308，其被配置为停止第二导电构件110的第二端118推进越过界面表面302。在各种示例中，连接器102的底侧310被配置为接触或靠近芯片封装的主表面。
[0025]如图所示，每个导电构件106包括弯曲部312，其被配置为容纳对应的凹口 304且允许与第二导电构件110电接触。如图所示，该弯曲部312位于行120的平面内。在可选示例中，导电构件106不包括弯曲部312且替代的是基本直线的。
[0026]图4A和4B分别为连接器102的顶视图和背部剖视图，且示出了导电构件106的细节。类似的连接器106被标记为图4A和4B之间相同的附图标记1-9。
[0027]如图所示，导电构件106包括作为与细长构件400的分离部件的界面表面302，细长构件400穿过连接器102延伸并接触芯片封装上的接线。在这样的示例中，界面表面302例如利用焊接接线402或其它隔开物(standoff)连接到细长构件400，以将界面表面302放置在连接器102的凹口 304内。
[0028]如图所示，导电构件106之间的间距是由相邻的导电构件106在第一端108之间的距离404来限定的。如图所示，该距离大致是相邻的导电构件106之间的距离。可选地，间距可通过连接器102作为一个整体在相邻的导电构件106之间的平均距离404所限定。在示例中，导电构件的间距是大约0.6毫米。
[0029]图5A和5B是电缆侧连接器104和电缆112的剖视图和端视图。第二导电构件110标号为1-9,并且第二导电构件110将与图4A和4B中的对应标号为1-9的第一导电构件106相连接。
[0030]在示例中，电缆112具有约1.1毫米的厚度。在示例中，第二导电构件100的间距是同一行122、124中相邻导电构件之间的距离500。在示例中，第二导电构件110的间距例如是大约1.2毫米，例如，略大于电缆112的厚度。在各种示例中，第二导电构件110的间距与电缆112的厚度相同或基本相同。
[0031]如图所示，第二导电构件110在行122、124之间相对于彼此堆叠。这样的布置可减少连接器104的高度502。可选地，导电构件110可不在行122、124之间相对于彼此堆叠，例如在电缆112不具有大致为圆形轮廓的情况下。在这种情况下，行122、124之间的间距可与每个行122、124内的导电构件110之间的间距相同。
[0032]相比在封装侧连接器102上的一行120，如图所示的连接器组件100包括在电缆侧连接器104上的两行122、124。应当理解的是，生产这种二对一比率的行的原则可方便地应用于制造具有在连接器102、104之间的其它比率的行的连接器组件100。例如，通过形成第一导电构件106与界面表面在三(3)长度而不是本文示出的两(2)长度200、202来产生三对一比率。在第一导电构件106之间的间距是电缆112厚度的约1/3的情况下，可使用这种布置。另外，封装侧连接器102使用多行而不是单行的示例也是可预期的，例如从封装侧连接器102的两⑵行转换为电缆侧连接器104的三⑶行。这种原则可扩展到多种配置中的任一种。
[0033]需要强调和理解的是，尽管这里连接器组件100相对于芯片封装上的使用来讨论，然而连接器组件100和其上的部件可应用于芯片封装的范围之外。这里每个公开有效使用组件中的间距转换和/或转动的各种情况可使用连接器组件(例如连接器组件100)或者与这里公开相符的可选的连接器组件。进一步指出，电缆112可被替换为本领域公知的各种导电元件，例如另一连接器或者可选电路板上的接线，电子部件等。
[0034]图6A和6B示出了具有双行封装侧连接器602的连接器组件600的示例。如图所示，电缆侧连接器104和电缆112与连接器组件100相同。在这样的示例中，连接器组件600不提供第一导电构件604和第二导电构件110之间的间距转换。
[0035]在所示示例中，第一导电构件604包括焊盘606，以例如耦合到芯片封装上对应的焊盘或触点或者其它触点。在这种示例中，导电构件604之间的间距被定义为同一行610、612中相邻导电构件604之间的距离608。然而，考虑到连接器602的两行610、612的因素，在连接器602横向上的间距总体可以仍然是每行610、612内相邻的导电构件之间的间距的大约一半，因此，相比于如所示的连接器是单行连接器的情况，减少了连接器602的整个衬底侧的占地面积。
[0036]连接器602可以另外包括类似于连接器102的设计元件。如图所示，连接器包括沿连接器102纵向延伸的支撑结构614，例如可提供对电缆侧连接器104的机械支撑。
[0037]图7是对芯片封装700上的连接器组件100的描述。如图所示，连接器组件100耦合到芯片封装700的诸如顶侧主表面的主表面702上的触点(被隐藏)。由于在由连接器组件100产生的方向上大致九十(90)度的变化，电缆112和电缆侧连接器104可通过在总体上平行于主表面702的主平面的方向上施加力，来插入到封装侧连接器102。封装侧连接器102可例如通过将第一导电构件106 (被隐藏)焊接到芯片封装的触点和/或通过连接器102和封装700之间的机械配合(例如可释放的机械配合)，牢固地耦合到芯片封装700。在各种示例中，无需使能机构(enabling mechanism)来维持连接器102、104之间的机械配合。这可以是以下的情况，因为由连接器组件100提供的垂直到水平的转换相比于未包括方向性转换的连接器而言减少了连接器102、104之间的接合点上的机械压力。
[0038]在各种可选示例中，连接器组件100可包括将连接器102、104组合为单体的整体连接器，而非分离体。在这样的示例中，连接器组件仍包括分离的(虽然潜在非分离的)如本文描述的相对于彼此具有相同取向的导电构件106、110。在这种示例中，每个导电构件106,110可分别制造并且随后在连接器组件制造期间在界面表面302处相对于彼此固定。在这种示例中，电缆112的电触点可耦合到连接器组件100，和/或连接器组件100可耦合到芯片封装700，在每种或两种情况下或者是固定的，或者是可移除的。
[0039]图8是制造连接器组件100及其部件的流程图。除连接器组件100之外，该流程图还可用于各种连接器和连接器组件的制作。另外，可选地，根据各种合适的方法中的任一种来制造连接器组件100及其部件。
[0040]在800中，多个第一导电构件106相对于彼此被固定在第一行120中。在示例中，固定多个第一导电构件106将多个第一导电构件106固定在第一连接器102中，并且
[0041]在802中，多个第二导电构件110相对于彼此被固定，多个第二导电构件的第一子集形成第二行122，并且多个第二导电构件中的不同于第一子集的第二子集形成第三行124，该第二和第三行122、124平行且相对于彼此堆叠，并且该第二和第三行122、124垂直于第一行102。在示例中，固定多个第二导电构件110将多个第二导电构件110固定在第二连接器104中。在示例中，多个第一和第二导电构件106、110中的各个导电构件被布置成在第一端108、114处耦合到多个触点中相对应的一个。在示例中，多个第一导电构件106中的各个导电构件被布置成耦合到多个第二导电构件110中的相对应的各个导电构件，使多个第一和第二导电构件106、110的每个的第二端116、118紧邻。在一个示例中，第一连接器102被布置成相对第二连接器104可移除地固定，以可移除地耦合多个第一和第二导电构件106、110中相对应的各个导电构件。
[0042]在不例中，第一连接器102被布置成相对第二连接器104被固定，以稱合多个第一和第二导电构件106、110中相对应的各个导电构件。在示例中，多个第一导电构件106中的每个具有界面表面302，多个第一导电构件106在该界面表面302处耦合到多个第二导电构件110，并且第一构件106中的每个包括具有从第一端108到界面表面302的第一长度200的导电构件106的第一子集以及具有从第二端108到界面表面302的第二长度202的导电构件106的第二子集，第二长度202短于第一长度200。在示例中，多个第一导电构件106适于耦合到芯片封装700的多个触点，并且多个第二导电构件110适于耦合到电缆122的多个触点。在不例中，多个第一和第二导电构件106、110适于将芯片封装700的多个触点中的各个触点电耦合到电缆112的多个触点的各个触点。
[0043]使用半导体芯片和本公开中所描述的细长结构的电子设备的示例被包括于显示用于本发明的一个更高级别设备应用的示例。图9是并入至少一个封装(诸如封装600或本文示例中描述的其它封装)的电子设备900的框图。电子设备900仅仅是使用本发明实施例的电子系统的一个示例。电子设备900的示例包括，但不限于个人计算机、服务器、平板计算机、移动电话、个人数据助理、MP3或其它数码音乐播放器等。在该示例中，电子设备900包括数据处理系统，该数据处理系统包含耦合系统的各个部件的系统总线902。系统总线902提供电子设备的各个部件之间的通信链接并且可实施为单个总线、复合总线、或以其它任意合适的方式。
[0044]电子组件910耦合到系统总线902。电子组件910可包括任意电路或者电路的组合。在一个实施例中，电子组件910包括可以是任意类型的处理器912。如本文使用的“处理器”意味着任意类型的计算电路，例如但不限于微处理器、微控制器、复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、图形处理器、数字信号处理器(DSP)、多核处理器，或者任何其它类型的处理器或处理电路。
[0045]可包括在电子组件910中的其它类型的电路是定制电路、专用集成电路(ASIC)等，例如，用于类似移动电话、呼机、个人数据助理、平板计算机、双向无线电和类似电子系统的无线设备的一个或多个电路(例如通信电路914)。IC可执行任意其它类型的功能。
[0046]电子设备900还可包括外部存储器920，其又可包括适用于特定应用的一个或多个存储单元，例如以随机存取存储器(RAM)形式的主存储器922，一个或多个硬盘驱动器924、和/或处理可移动介质926 (诸如光盘(CD)、数字视频光盘(DVD)等)的一个或多个驱动器。
[0047]电子设备900还可包括显示设备916，一个或多个扬声器918，以及键盘和/或控制器930，其可包括鼠标、轨迹球、触摸屏、语音识别设备、或允许系统使用者输入信息到电子设备900和从电子设备900接收信息的任意其它设备。
[0048]附加示例
[0049]示例I可包括主题(例如装置、方法、执行动作的模块)，其可包括相对于彼此固定并形成为第一行的多个第一导电构件和相对于彼此固定的多个第二导电构件，多个第二导电构件中的第一子集形成第二行，并且多个第二导电构件中的不同于第一子集的第二子集形成第三行，第二和第三行平行且相对于彼此堆叠，并且第二和第三行垂直于第一行。多个第一和第二导电构件中的各个导电构件被布置成在第一端处耦合到多个触点中的相对应的一个。多个第一导电构件中的各个导电构件被布置成耦合到多个第二导电构件中的相对应的各个导电构件，使多个第一和第二导电构件中的每个的第二端紧邻。
[0050]在示例2中，示例I中的连接器组件可选地还包括多个第一导电构件固定在第一连接器中，并且多个第二导电构件固定在第二连接器中，其中第一连接器被布置成相对第二连接器被固定，以耦合多个第一和第二导电构件中的相对应的各个导电构件。
[0051 ] 在示例3中，示例I和2中的任一个或多个连接器组件可选地还包括第一连接器被布置成相对于第二连接器可移除地固定，以可移除地耦合多个第一和第二导电构件中的相对应的各个导电构件。
[0052]在示例4中，示例1-3中的任一个或多个连接器组件可选地还包括多个第一导电构件的每个导电构件具有界面表面，多个第一导电构件在界面表面处耦合到多个第二导电构件，并且其中多个第一导电构件包括具有从第一端到界面表面的第一长度的导电构件的第一子集和具有从第一端到界面表面的第二长度的导电构件的第二子集，第二长度短于第一长度。
[0053]在示例5中，示例1-4中的任一个或多个连接器组件可选地还包括多个第一导电构件适于耦合到芯片封装的多个触点和多个第二导电构件适于耦合到电缆的多个触点。
[0054]在示例6中，示例1-5中的任一个或多个连接器组件可选地还包括多个第一和第二导电构件适于将芯片封装的多个触点中的各个触点电耦合至电缆的多个触点中的各个触点。
[0055]示例7包括主题(例如装置、方法、执行动作的模块)，其包括主表面、相对于主表面定位的多个电连接、以及封装连接器，该封装连接器包括相对于彼此固定且形成第一行的多个第一导电构件。多个第一导电构件适于耦合到多个第二导电构件，多个第二导电构件相对于彼此固定，多个第二导电构件中的第一子集形成第二行，且多个第二导电构件中的不同于第一子集的第二子集形成第三行，第二和第三行平行且相对于彼此堆叠，并且第二和第三行垂直于第一行。
[0056]在示例8中，示例7中的芯片封装可选地还包括多个第一导电构件固定在第一连接器中并且多个第二导电构件固定在第二连接器中，其中第一连接器被布置成相对第二连接器固定，以耦合多个第一和第二导电构件中的相对应的各个导电构件。
[0057]在示例9中，示例7和8中的任一个或多个芯片封装可选地还包括第一连接器被布置成相对第二连接器可移除地固定，以可移除地耦合多个第一和第二导电构件中的相对应的各个导电构件。
[0058]在示例10中，示例7-9中的任一个或多个芯片封装可选地还包括多个第一导电构件中的每个导电构件都具有界面表面，多个第一导电构件在该界面表面处耦合到多个第二导电构件，并且其中多个第一导电构件包括具有从第一端到界面表面的第一长度的导电构件的第一子集和具有从第一端到界面表面的第二长度的导电构件的第二子集，第二长度短于第一长度。
[0059]在示例11中，示例7-10中的任一个或多个芯片封装可选地还包括多个第二导电构件适于耦合到电缆的多个触点。
[0060]在示例12中，示例7-11中的任一个或多个芯片封装可选地还包括多个第一和第二导电构件适于将芯片封装的多个触点中的各个触点电耦合到电缆的多个触点中的各个触点。
[0061]示例13包括主题(例如装置、方法、执行动作的模块)，其包括将多个第一导电构件相对于彼此固定在第一行中、以及将多个第二导电构件相对于彼此固定，多个第二导电构件中的第一子集形成第二行且多个第二导电构件中的不同于第一子集的第二子集形成第三行，第二和第三行平行且相对于彼此堆叠，并且第二和第三行垂直于第一行。多个第一和第二导电构件中的各个导电构件被布置成在第一端耦合到多个触点中相对应的一个。多个第一导电构件中的各个导电构件被布置成耦合到多个第二导电构件中的相对应的各个导电构件，使多个第一和第二导电构件中的每个导电构件的第二端紧邻。
[0062]在示例14中，示例13中的芯片封装可选地还包括固定多个第一导电构件将多个第一导电构件固定在第一连接器中，其中固定多个第二导电构件将多个第二导电构件固定在第二连接器中，并且其中第一连接器被布置成相对第二连接器固定，以耦合多个第一和第二导电构件中的相对应的各个导电构件。
[0063]在示例15中，示例13和14中的任一个或多个芯片封装可选地还包括第一连接器被布置成相对第二连接器可移除地固定，以可移除地耦合多个第一和第二导电构件中的相对应的各个导电构件。
[0064]在示例16中，示例13-15中的任一个或多个芯片封装可选地还包括多个第一导电构件中的每个导电构件都具有界面表面，多个第一导电构件在界面表面处连接到多个第二导电构件，并且其中多个第一导电构件包括具有从第一端到界面表面的第一长度的导电构件的第一子集和具有从第一端到界面表面的第二长度的导电构件的第二子集，第二长度短于第一长度。
[0065]在示例17中，示例13-16中的任一个或多个芯片封装可选地还包括多个第一导电构件适于耦合到芯片封装的多个触点和多个第二导电构件适于耦合到电缆的多个触点。
[0066]在示例18中，示例13-17中的任一个或多个芯片封装可选地还包括多个第一和第二导电构件适于将芯片封装的多个触点中的各个触点电耦合到电缆的多个触点中的各个触点。
[0067]这些非限制性示例的每个可各自独立，也可以按任意排列或组合与一个或多个其它示例相结合。
[0068]上述详细描述包括对附图的引用，该附图形成为详细描述的一部分。附图以说明的方式示出本发明可实施的具体实施例。这些实施例本文也称为“示例”。这样的示例可包括除示意或描述的那些以外的元件。然而，本发明人还预期其中仅提供示意或描述的那些元件的示例。此外，本发明人还预期使用示出或描述的那些元件(或者其一个或多个方面)的任意组合或排列的示例，相对于特定示例(或者其一个或多个方面)，或者相对于本文示出或描述的其它示例(或者其一个或多个方面)。
[0069]在该文献中，如通常专利文献中使用的术语“一”或“一个”包括一个或多于一个，而独立于“至少一个”或者“一个或多个”的任意其它实例或用法。在该文献中，除非另有指明，术语“或者”用于指的是非排它的或者，使得“A或者B”包括“A但非B”、“B但非A”、以及“A和B”。在该文献中，术语“包括”和“其中”用作通俗英语中相应术语“包括”和“其中”的等价物。同样，在下面的权利要求中，术语“包括”和“包括”是开放式的，也就是说，包括在一个权利要求中这类术语之后所列的那些之外的元件的一个系统、设备、物品、组成、公式、或者工艺仍被认为落入该权利要求的范围。此外，在所附权利要求中，术语“第一”、“第二”、和“第三”等仅用作标识，且并不意味着强加于其对象的数字要求。
[0070]上述描述旨在说明性的，而非限制性的。例如，上述示例(或者其一个或多个方面)可相互结合使用。可使用其它实施例，例如通过本领域技术人员审阅了上述说明。提供摘要以符合37C.F.R.§ 1.72(b)，以使读者快速地知悉揭露技术的本意。它所提交的理解并不用来解释或限制权利要求的范围或含义。同样，在上述【具体实施方式】中，各种特征可组合在一起以简化本公开。这不应被理解为未要求的公开的特征对任意权利要求是必要的。更确切地说，本发明的主题可以存在于少于特定公开实施例的所有特征。因此，以下权利要求由此被结合到【具体实施方式】中，每个权利要求自身作为单独的实施例，并且可以预期的是这样的实施例可以彼此以各种组合或排列进行组合。本发明的范围应当参照所附权利要求以及提交的这些权利要求的等价体的全部范围来确定。
【权利要求】
1.一种连接器组件，包括: 相对于彼此固定且形成第一行的多个第一导电构件；以及 相对于彼此固定的多个第二导电构件，所述多个第二导电构件中的第一子集形成第二行，且所述多个第二导电构件中的不同于所述第一子集的第二子集形成第三行，所述第二行和所述第三行平行且相对于彼此堆叠，并且所述第二行和所述第三行垂直于所述第一行； 其中所述多个第一导电构件和所述多个第二导电构件中的各个导电构件被布置成在第一端耦合到多个触点中的相对应的一个触点；并且 其中所述多个第一导电构件中的各个导电构件被布置成耦合到所述多个第二导电构件中的相对应的各个导电构件，使所述多个第一导电构件和所述多个第二导电构件中的每个导电构件的第二端紧邻。
2.如权利要求1所述的连接器组件，其中所述多个第一导电构件固定在第一连接器中，且所述多个第二导电构件固定在第二连接器中，其中所述第一连接器被布置成相对于所述第二连接器固定，以耦合所述多个第一导电构件和所述多个第二导电构件中的相对应的各个导电构件。
3.如权利要求2所述的连接器组件，其中所述第一连接器被布置成相对于所述第二连接器可移除地固定，以可移除地耦合所述多个第一导电构件和所述多个第二导电构件中的相对应的各个导电构件。
4.如权利要 求1所述的连接器组件，其中所述多个第一导电构件中的每个导电构件都具有界面表面，所述多个第一导电构件在所述界面表面处耦合到所述多个第二导电构件，并且其中所述多个第一导电构件包括: 具有从所述第一端到所述界面表面的第一长度的导电构件的第一子集；以及 具有从所述第一端到所述界面表面的第二长度的导电构件的第二子集，所述第二长度短于所述第一长度。
5.如权利要求1所述的连接器组件，其中所述多个第一导电构件适于耦合到芯片封装的多个触点，并且所述多个第二导电构件适于耦合到多芯电缆的多个触点。
6.如权利要求5所述的连接器组件，其中所述多个第一导电构件和所述多个第二导电构件适于将所述芯片封装的多个触点中的各个触点电耦合到所述电缆的多个触点中的各个触点。
7.—种芯片封装，包括: 主表面； 相对于所述主表面来定位的多个电连接； 封装连接器，所述封装连接器包括相对于彼此固定且形成第一行的多个第一导电构件；并且 其中所述多个第一导电构件适于耦合到多个第二导电构件，所述多个第二导电构件相对于彼此固定，所述多个第二导电构件中的第一子集形成第二行，且所述多个第二导电构件中的不同于所述第一子集的第二子集形成第三行，所述第二行和所述第三行平行且相对于彼此堆叠，并且所述第二行和所述第三行垂直于所述第一行。
8.如权利要求7所述的芯片封装，其中所述多个第一导电构件固定在第一连接器中，并且所述多个第二导电构件固定在第二连接器中，其中所述第一连接器被布置成相对于所述第二连接器固定，以耦合所述多个第一导电构件和所述多个第二导电构件中的相对应的各个导电构件。
9.如权利要求8所述的芯片封装，其中所述第一连接器被布置成相对于所述第二连接器可移除地固定，以可移除地耦合所述多个第一导电构件和所述多个第二导电构件中的相对应的各个导电构件。
10.如权利要求7所述的芯片封装，其中所述多个第一导电构件中的每个导电构件都具有界面表面，所述多个第一导电构件在所述界面表面处耦合到所述多个第二导电构件，并且其中所述多个第一导电构件包括: 具有从第一端到所述界面表面的第一长度的导电构件的第一子集；以及 具有从所述第一端到所述界面表面的第二长度的导电构件的第二子集，所述第二长度短于所述第一长度。
11.如权利要求7所述的芯片封装，所述多个第二导电构件适于耦合到多芯电缆的多个触点。
12.如权利要求11所述的芯片封装，其中所述多个第一导电构件和所述多个第二导电构件适于将所述芯片封装的多个触点中的各个触点电耦合到所述电缆的多个触点中的各个触点。
13.—种制造连接器组件的方法，包括: 将多个第一导电构件相对于彼此固定在第一行中；以及 将多个第二导电构件相对于彼此固定，所述多个第二导电构件中的第一子集形成第二行，且所述多个第二导电构件中的不同于所述第一子集的第二子集形成第三行，所述第二行和所述第三行平行且相对于彼此堆叠，并且所述第二行和所述第三行垂直于所述第一行； 其中所述多个第一导电构件和所述多个第二导电构件中的各个导电构件被布置成在第一端耦合到多个触点中的相对应的一个；并且 其中所述多个第一导电构件中的各个导电构件被布置成耦合到所述多个第二导电构件中的相对应的各个导电构件，使所述多个第一导电构件和所述多个第二导电构件中的每个导电构件的第二端紧邻。
14.如权利要求13所述的方法，其中固定所述多个第一导电构件将所述多个第一导电构件固定在第一连接器中，其中固定所述多个第二导电构件将所述多个第二导电构件固定在第二连接器中，并且其中所述第一连接器被布置成相对所述第二连接器固定，以耦合所述多个第一导电构件和所述多个第二导电构件中的相对应的各个导电构件。
15.如权利要求14所述的方法，其中所述第一连接器被布置成相对所述第二连接器可移除地固定，以可移除地耦合所述多个第一导电构件和所述多个第二导电构件中的相对应的各个导电构件。
16.如权利要求13所述的方法，其中所述多个第一导电构件中的每个导电构件都具有界面表面，所述多个第一导电构件在所述界面表面处耦合到所述多个第二导电构件，并且其中所述多个第一导电构件包括: 具有从所述第一端到所述界面表面的第一长度的导电构件的第一子集；以及具有从所述第一端到所述界面表面的第二长度的导电构件的第二子集，所述第二长度短于所述第一长度。
17.如权利要求13所述的方法，其中所述多个第一导电构件适于耦合到芯片封装的多个触点，并且所述第二导电构件适于耦合到多芯电缆的多个触点。
18.如权利要求17所述的方法，其中所述多个第一导电构件和所述多个第二导电构件适于将所述芯片封装 的多个触点中的各个触点电耦合到所述电缆的多个触点中的各个触点。
【文档编号】H01R13/02GK104051919SQ201410191322
【公开日】2014年9月17日 申请日期:2014年3月13日 优先权日:2013年3月14日
【发明者】J·D·黑普纳, G·查乌拉 申请人:英特尔公司