一种ndc生长控制方法
【专利摘要】本发明涉及半导体器件制造领域，尤其涉及一种NDC生长控制方法。在晶圆验收测试工程师给定探针卡最大扎针能力后，工程师可输入需确认的NDC生成厚度范围，通过回归分析在不发生空洞缺陷的情况下，晶圆验收测试时间的可用时间返回，同时工程师可通过提供的灵敏度分析法进行可靠性验证，根据提供的数据进行晶圆验收测试排货控制，既可避免制程缺陷，又提高了晶圆验收测试能力及工作效率。
【专利说明】一种NDC生长控制方法
【技术领域】
[0001]本发明涉及半导体器件制造领域，尤其涉及一种NDC生长控制方法。
【背景技术】
[0002]近年来，在半导体晶圆制造厂中的半导体晶圆制造流程设备，以下简称“FAB”，通常会用到掺杂碳化娃薄膜(Nitride Doped Silicon Carbide，简称NDC)作为介质阻挡层，其目的在于用介质阻挡层来阻止金属向介质中扩散。
[0003]在晶圆制备之后，通常需要进行WAT测试(Wafer Acceptance Test，晶圆允收测试)工艺，即通过探针扎针对晶圆上的每个芯片进行电学参数测量。但是在测量之前因各种客观条件需对测试Lot(批次)进行排货，造成有些Lot的Q-Time时间(Queue Time,即等待时间)过长。若NDC生长厚度不够，则会在暴露过久后会导致大量空洞缺陷问题，无法将晶圆之表面完全覆盖，形成空洞。然而NDC生长厚度过厚会导致WAT测试扎针失败，由于无法精确判断NDC生长厚度的最优值，导致FAB需提供大量的人力物力进行切片实验，进而大大降低了制程能力及FAB产能。
[0004]现有NDC制程中只能通过工程师经验对NDC生长厚度实验分析，通过大量的切片实验判断该NDC厚度是否可用:比如在WATQ-Time时间过长时，是否会因为NDC厚度过薄导致空洞缺陷，或由于NDC厚度过厚导致扎针失败。但是该方法大大降低了制程能力及FAB产能。
[0005]因此，针对现有技术中的缺陷亟需提供一种新的解决方案，成为本领域技术人员致力于研宄的方向。
【发明内容】
[0006]针对上述问题，本发明涉及一种NDC生长控制方法，其特征在于，包括:
[0007]步骤S1，选定产品类型，所述产品上生长有所述NDC ；
[0008]步骤S2，根据所述NDC制程能力进行回归分析；
[0009]步骤S3，根据所述回归分析给出的数据变化范围进行灵敏度分析，以确定所述NDC生长厚度的最优解。
[0010]上述的方法，其特征在于，还包括提供一用于对所述产品进行检测的探针卡；
[0011]利用所述探针卡的最大扎针能力进行测试。
[0012]上述的方法，其特征在于，还包括:所述步骤S3中还包括:若给定一所述NDC的生长厚度范围，通过对位于该生长厚度范围的所述NDC的生长厚度进行灵敏度分析，确定在所述生长厚度范围内的所述NDC生长厚度的最优解。
[0013]上述的方法，其特征在于，所述回归分析的参数包括NDC生长厚度或晶圆验收测试的等待时间。
[0014]上述的方法，其特征在于，所述步骤S2中还包括对晶圆验收测试的等待时间进行回归分析。
[0015]上述的方法，其特征在于，还包括:
[0016]在进行步骤S1之前针对不同产品进行历史数据整合，然后针对不同产品进行NDC厚度与晶圆验收测试的等待时间建立拟合模型。
[0017]上述的方法，其特征在于，所述步骤S2中的回归分析是基于历史数据进行选定项回归分析，或是基于用户给定数据范围及历史数据进行选定项回归分析。
[0018]上述的方法，其特征在于，上述方法中还包括:
[0019]步骤S4，根据最优解对所述NDC进行制程验证。
[0020]上述发明具有如下优点或者有益效果:
[0021]综上所述，本发明提出的一种NDC生长控制方法，通过采用上述方法，可以减少NDC制程时延切片时间，工程师可以快速的锁定晶圆验收测试的等待时间对NDC制程缺陷的贡献及等待时间固定情况下NDC制程的最大能力范围，缩小制程时延范围，提高NDC制程能力及晶圆验收测试能力。
【专利附图】
【附图说明】
[0022]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
[0023]图1是本发明中对NDC生长控制操作流程示意图。
【具体实施方式】
[0024]下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
[0025]为解决现有技术中因无法精确判断NDC生长厚度的最优值，导致FAB需提供大量的人力物力进行切片实验，进而大大降低了制程能力及FAB产能的缺陷，本发明提供一种对NDC生长控制方法，如图1所示。
[0026]步骤S1，选定我们要测试的产品类型，该产品上具有根据实际工艺操作生长的NDC，各产品上的NDC生长厚度优选各不相同。
[0027]在本发明的实施例中，首先还需提供用于对产品进行电性检测的探针卡，优选的，利用该探针卡的最大扎针能力对产品进行测试，以避免后续对NDC制程验证以及数据建模造成影响，同时保证后续的NDC生长厚度满足探针卡的电性检测要求。
[0028]步骤S2，根据所选产品的NDC制程能力以及晶圆验收测试的等待时间进行回归分析。该分析过程是基于两个方面，分别是基于历史数据进行选定项回归分析，或者是基于用户给定数据范围及历史数据进行选定项回归分析。在后续操作中，基于上述的两个方面可以此来确认数据的可靠性。
[0029]进行回归分析中运用到的参数包括NDC生长厚度和/或晶圆验收测试的等待时间。
[0030]在本发明的实施例中，为客观的分析NDC最佳生长厚度，可通过建立如Q-Time (等待时间)与空洞缺陷时对应的NDC的生长厚度之间的拟合模型，以便于后续分析出在不发生空洞缺陷及满足对产品电性检测要求的情况下的NDC生长厚度最优解，例如求得NDC生长厚度的最佳范围。
[0031]步骤S3，根据回归分析给出的数据变化范围进行灵敏度分析，已确定NDC生长厚度的最优解。
[0032]在该过程中，若WAT工程师提供有NDC的生长厚度范围，则在该范围内对NDC的生长厚度进行灵敏度分析，进而确定在该厚度范围内的NDC生长厚度的最优解。其中，也可能出现无解情况，此时所提供的NDC的生长厚度范围视为无效。
[0033]步骤S4，在确定NDC生长厚度的最优解之后，对NDC的进行制程的验证，以确定该最优解在等待时间内的NDC不发生空洞缺陷且满足产品电性检测要求，进一步的缩小了NDC制程的范围，提高了 NDC制程能力。
[0034]综上所述，本发明涉及的一种NDC生长控制方法，在晶圆验收测试工程师给定探针卡最大扎针能力后，工程师可输入需确认的NDC生成厚度范围，通过回归分析在不发生空洞缺陷的情况下，晶圆验收测试时间的可用时间返回，同时工程师可通过提供的灵敏度分析法进行可靠性验证，根据提供的数据进行晶圆验收测试排货控制，既可避免制程缺陷，又提高了晶圆验收测试能力及工作效率。
[0035]通过说明和附图，给出了【具体实施方式】的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
[0036]对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
【权利要求】
1.一种NDC生长控制方法，其特征在于，包括: 步骤S1，选定产品类型，所述产品上生长有所述NDC ； 步骤S2，根据所述NDC制程能力进行回归分析； 步骤S3，根据所述回归分析给出的数据变化范围进行灵敏度分析，以确定所述NDC生长厚度的最优解。
2.根据权利要求1所述的方法，其特征在于，还包括提供一用于对所述产品进行检测的探针卡； 利用所述探针卡的最大扎针能力进行测试。
3.根据权利要求1所述的方法，其特征在于，还包括:所述步骤S3中还包括:若给定一所述NDC的生长厚度范围，通过对位于该生长厚度范围的所述NDC的生长厚度进行灵敏度分析，确定在所述生长厚度范围内的所述NDC生长厚度的最优解。
4.根据权利要求1所述的方法，其特征在于，所述回归分析的参数包括NDC生长厚度或晶圆验收测试的等待时间。
5.根据权利要求1所述的方法，其特征在于，所述步骤S2中还包括对晶圆验收测试的等待时间进行回归分析。
6.根据权利要去1所述的方法，其特征在于，还包括: 在进行步骤S1之前针对不同产品进行历史数据整合，然后针对不同产品进行NDC厚度与晶圆验收测试的等待时间建立拟合模型。
7.根据权利要求1所述的方法，其特征在于，所述步骤S2中的回归分析是基于历史数据进行选定项回归分析，或是基于用户给定数据范围及历史数据进行选定项回归分析。
8.根据权利要求1所述的方法，其特征在于，上述方法中还包括: 步骤S4,根据最优解对所述NDC进行制程验证。
【文档编号】H01L21/31GK104465366SQ201410714834
【公开日】2015年3月25日 申请日期:2014年11月28日 优先权日:2014年11月28日
【发明者】龚丹莉, 邵雄 申请人:上海华力微电子有限公司