一种闪存存储单元及制作方法与流程

本发明涉半导体器件制作领域，尤其涉及一种闪存存储单元及制作方法。

背景技术：

快闪存储器(Flash Memory，简称闪存)是一种长寿命的非易失性(在断电情况下仍能保持所存储的数据信息)的半导体存储器，被广泛的应用到优盘、闪存卡、笔记本电脑、以及数码相机、手机等各类随身移动装置闪存式数码存储产品中。

现有技术中提供了一种闪存存储单元制作方法，首先，在衬底1之上依次形成氧化层和氮化硅层，将所述氧化层和氮化硅层作为硬掩膜层；在形成有硬膜层的衬底1上刻蚀平行排列的浅沟槽2，并形成碗状氮化硅结构；然后，对所述浅沟槽2采用高纵深比制程(High Aspect Ratio Process，HARP)工艺进行氧化物填充以及平坦化处理以形成浅沟槽隔离3，去除氧化硅层和氮化硅结构，形成遂穿氧化层4，以及在去除氮化硅结构后的沟槽内填充多晶硅结构形成碗状浮栅5；最后，在浅沟槽隔离3和浮栅5表面形成氧化硅层6，以及在氧化硅层6之上形成控制栅7。由上述方法制作的闪存存储单元如图1所示。

上述闪存存储单元制作方法存在以下不足：由高纵深比制程工艺制备的浅沟槽隔离3的绝缘性差，保留在浮栅中的电子很容易从浅沟槽隔离中漏掉，造成浮栅器件的电荷保持能力失效，降低了浮栅器件的可靠性。

技术实现要素：

本发明是为了解决现有技术中的上述不足而完成的，本发明的目的在于提出一种闪存存储单元及制作方法，该结构和方法提高了浮栅保留电子的能力，以及提高了浮栅器件的可靠。

为达此目的，本发明采用以下技术方案：

一方面，本发明实施例提供一种闪存存储单元制作方法，包括：

于衬底中通过制备第一浅沟槽隔离以隔离出有源区，所述有源区上依次制备有遂穿氧化层和浮栅结构；

对所述第一浅沟槽隔离进行刻蚀，以暴露出所述浮栅结构；

于所述第一浅沟槽隔离的表面以及所述浮栅结构的侧壁上制备第二浅沟槽隔离，所述第二浅沟槽隔离的表面与所述浮栅结构的表面位于同一平面；

对所述第二浅沟槽隔离进行刻蚀；

于所述第二浅沟槽隔离的表面以及所述浮栅结构的表面上制备氧化硅阻挡层；

于所述氧化硅阻挡层之上制备控制栅。

进一步的，于衬底中通过制备第一浅沟槽隔离以隔离出有源区，所述有源区上依次制备有遂穿氧化层和浮栅结构，具体包括：

于衬底之上依次生长遂穿氧化层和氮化硅层，所述遂穿氧化层和所述氮化硅层形成硬掩膜层；

以所述硬掩膜层为掩膜，于所述衬底中制备多个浅沟槽，所述氮化硅层形成氮化硅结构；

于所述多个浅沟槽内形成浅沟槽隔离以隔离出有源区，所述浅沟槽隔离的表面与所述氮化硅结构的上表面位于同一平面；

剥离所述氮化硅结构，以形成沟槽；

于所述沟槽内制备浮栅结构。

进一步的，于所述第一浅沟槽隔离的表面以及所述浮栅结构的侧壁上制备第二浅沟槽隔离，所述第二浅沟槽隔离的表面与所述浮栅结构的表面位于同一平面，具体包括：

于所述第一浅沟槽隔离的表面以及所述浮栅结构的侧壁和表面上制备衬垫氧化层；

于所述衬垫氧化层之上制备第二浅沟槽隔离；

对所述第二浅沟槽隔离进行平坦化处理，并刻蚀掉所述浮栅结构表面上的衬垫氧化层，以使所述第二浅沟槽隔离的表面与所述浮栅结构的表面位于同一平面。

进一步的，对所述第二浅沟槽隔离进行刻蚀，具体为：对所述第二浅沟槽隔离进行刻蚀，以使所述第二浅沟槽隔离形成倒梯形浅沟槽隔离。

进一步的，所述制备第一浅沟槽隔离通过高纵深比制程工艺制备，所述制备第二浅沟槽隔离通过高密度等离子体工艺制备。

进一步的，对所述第一浅沟槽隔离进行刻蚀采用湿法刻蚀或干法刻蚀。

进一步的，所述浮栅结构的厚度取值范围为200～800埃。

另一方面，本发明实施例还提供一种由上述方法制作的闪存存储单元，包括：

衬底，所述衬底的上部形成有多个浅沟槽；

遂穿氧化层，生长于所述衬底之上；

浮栅结构，形成于所述遂穿氧化层之上；

第一浅沟槽隔离，形成于所述多个浅沟槽内；

第二浅沟槽隔离，形成于所述第一浅沟槽隔离的表面以及所述浮栅结构的侧壁上；

氧化硅阻挡层，形成于所浮栅结构的侧壁和表面以及所述第二浅沟槽隔离的表面上；

控制栅，形成于所述氧化硅阻挡层之上。

进一步的，还包括衬垫氧化层，所述衬垫氧化层形成于所述第一浅沟槽隔离的表面与所述第二浅沟槽隔离的下表面之间。

进一步的，所述第一浅沟槽隔离通过高纵深比制程工艺制备，所述第二浅沟槽隔离通过高密度等离字体工艺制备。

本发明所述的闪存存储单元及制作方法，采用浅沟槽隔离二次填充的方法，在衬底部分通过高纵深比制程工艺在浅沟槽中填充第一浅沟槽隔离，而浮栅周围部分通过高密度等离子体工艺填充第二浅沟槽隔离，这样既利用了高纵深比制程(HARP)工艺填充能力强的优点，也利用了高密度等离子体(High Density plasma，HDP)工艺填充的浅沟槽隔离绝缘好的优点，从而提高了浮栅器件的可靠性。

附图说明

为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。

图1是现有技术提供的闪存存储单元的剖面结构示意图；

图2是本发明实施例一提供的闪存存储单元制作方法的流程图；

图3至图7是本发明实施例一提供的步骤S110对应的结构剖面图；

图8是本发明实施例一提供的步骤S120对应的结构剖面图；

图9至图10是本发明实施例一提供的步骤S130对应的结构剖面图；

图11是本发明实施例一提供的步骤S140对应的结构剖面图；

图12是本发明实施例一提供的步骤S150对应的结构剖面图；

图13是本发明实施例一提供的步骤S160对应的结构剖面图。

图中：10、衬底；11、遂穿氧化层；12、氮化硅层；12a、氮化硅结构；13、浅沟槽；14、第一浅沟槽隔离；15、有源区；16、沟槽；17、浮栅结构；18、衬垫氧化层；19、第二浅沟槽隔离；20、氧化阻硅挡层；21、控制栅。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。

实施例一：

图2给出了本发明实施例一提供的闪存存储单元制作方法的流程图。如图2所示，本实施例一提供的闪存存储单元制作方法，包括以下步骤：

步骤S110，于衬底10中通过制备第一浅沟槽隔离14以隔离出有源区15，所述有源区15上依次制备有遂穿氧化层11和浮栅结构17；

具体的，如图3至图7所示，参考图3，首先于衬底10之上依次生长遂穿氧化层11和氮化硅层12，其中,衬底10可以为硅衬底、锗硅衬底、锗衬底或者Ⅲ-Ⅴ族化合物衬底，本实施例中是以衬底10为硅衬底为例。遂穿氧化层11的材料优选为氧化硅，对生成的遂穿氧化层11进行离子注入，离子注入可以获得理想的掺杂浓度和集成度，进而调整最终存储单元的阈值电压，其中，注入的离子可以为硼离子或铟离子。遂穿氧化层11和氮化硅层12构成硬掩膜层，硬掩膜层作为后续在衬底10上刻蚀浅沟槽13的掩膜。参考图4，以所述硬掩膜层为掩膜，于所述衬底10中制备多个浅沟槽13，所述氮化硅层12形成氮化硅结构12a。参考图5，于所述多个浅沟槽13内形成第一浅沟槽隔离14以隔离出有源区15，所述第一浅沟槽隔离14的表面与所述氮化硅结构12a的上表面位于同一平面,第一浅沟槽隔离14通过HARP工艺制备，具体的，先对多个浅沟槽13的侧壁进行浅沟槽侧壁氧化处理，然后，可以采用化学气象沉淀工艺在多个浅沟槽13内以及多个浅沟槽13之上沉淀第一浅沟槽隔离14，其中，浅沟槽隔离14的材料至少包括氧化硅，对浅沟槽隔离14进行平坦化处理，例如进行化学机械抛光(Chemical Mechanical Polishing，CMP)，使第一浅沟槽隔离14的表面与氮化硅结构12a的表面位于同一平面。参考图6，剥离所述氮化硅结构12a，以形成沟槽16，优选的，通过磷酸溶液剥离氮化硅结构12a。参考图7，于所述沟槽16内制备浮栅结构17，浮栅结构17的材料为多晶硅，浮栅结构17的厚度取值范围为200～800埃。

步骤S120，对所述第一浅沟槽隔离14进行刻蚀，以暴露出所述浮栅结构17；

具体的，如图8所示，其中，对第一浅沟槽隔离14进行刻蚀采用湿法刻蚀或干法刻蚀，使浮栅结构17完全露出。

步骤S130，于所述第一浅沟槽隔离14的表面以及所述浮栅结构17的侧壁上制备第二浅沟槽隔离19，所述第二浅沟槽隔离19的表面与所述浮栅结构17的表面位于同一平面；

具体的，如图9至图10所示，参考图9，于所述第一浅沟槽隔离14的表面以及所述浮栅结构17的侧壁和表面上制备衬垫氧化层18，其中衬垫氧化层18的材料优选为氧化硅，于所述第一浅沟槽隔离14的表面以及所述浮栅结构17的侧壁和表面上炉管生长一层衬垫氧化层18，可以增加浮栅结构17的外界的绝缘性，并保护浮栅结构17不受高密度等离子体的等离子损伤。参考图10，于所述衬垫氧化层18之上制备第二浅沟槽隔离19，其中，第二浅沟槽隔离19通过HDP工艺制备。

步骤S140，对所述第二浅沟槽隔离19进行刻蚀；

具体的，如图11所示，优选的，采用化学机械抛光工艺对第二浅沟槽隔离19进行刻蚀。优选的，将第二浅沟槽隔离19刻蚀成倒梯形形状，倒梯形形状的第二浅沟槽隔离19可以增加浮栅结构17与控制栅21的耦合电容。需要说明的是，第二浅沟槽隔离19的刻蚀深度不能超过第二浅沟槽隔离19的深度，这样第二浅沟槽隔离19才能够起到对浮栅结构17的绝缘作用。

步骤S150，于所述第二浅沟槽隔离19的表面以及所述浮栅结构17的表面上制备氧化硅阻挡层20；

具体的，如图12所示，于第二浅沟槽隔离19的表面和浮栅结构17的表面上炉管生长氧化硅阻挡层20，其中，氧化硅阻挡层20的材料为氧化硅。

步骤S160，于所述氧化硅阻挡层20之上制备控制栅21。

具体的，如图13所示，于氧化硅阻挡层20之上炉管生长控制栅21，其中控制栅21材料为多晶硅结构。

本实施例提供的闪存存储单元制作方法，通过对衬底10中的浅沟槽内采用HARP工艺填充第一浅沟槽隔离14，对浮栅结构17的侧壁和第一浅沟槽隔离14的表面上采用HDP工艺填充第二浅沟槽隔离19，来实现存储单元中浅沟槽隔离的填充，这样既利用了HARP工艺填充能力强的优点，也利用了HDP工艺填充的浅沟槽隔离绝缘好的优点，从而提高了浮栅器件的可靠性。

实施例二：

本实施例提供一种闪存存储单元，由实施例一提供的闪存存储单元制作方法制作得到，如图13所示，包括：

衬底10，所述衬底10的上部形成有多个浅沟槽13；

遂穿氧化层11，生长于所述衬底10之上；

浮栅结构17，形成于所述遂穿氧化层11之上；

第一浅沟槽隔离14，形成于所述多个浅沟槽13内；

第二浅沟槽隔离19，形成于所述第一浅沟槽隔离14的表面以及所述浮栅结构17的侧壁上；

氧化硅阻挡层20，形成于所浮栅结构17的侧壁和表面以及所述第二浅沟槽隔离19的表面上；

控制栅21，形成于所述氧化硅阻挡层20之上。

进一步的，还包括衬垫氧化层18，所述衬垫氧化层18形成于所述第一浅沟槽隔离14的表面与所述第二浅沟槽隔离19的下表面之间。

进一步的，所述第一浅沟槽隔离14通过高纵深比制程工艺制备，所述第二浅沟槽隔离19通过高密度等离字体工艺制备。

本实施例提供的闪存存储单元，通过对衬底10中的浅沟槽内采用HARP工艺填充第一浅沟槽隔离14，对浮栅结构17的侧壁和第一浅沟槽隔离14的表面上采用HDP工艺填充第二浅沟槽隔离19，来实现存储单元中浅沟槽隔离的填充，这样既利用了HARP工艺填充能力强的优点，也利用了HDP工艺填充的浅沟槽隔离绝缘好的优点，从而提高了浮栅器件的可靠性。

上述仅为本发明的较佳实施例及所运用的技术原理。本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由权利要求的范围决定。