一种测试结构的制作方法
【专利摘要】本实用新型提供一种测试结构,该测试结构至少包括：第一阱区及位于该第一阱区内的第一测试结构；该第一测试结构至少包括：彼此串联且分布于第一阱区边界区域的第一、第二MOS结构；彼此串联且分布于第一阱区中央区域的第三、第四MOS结构；第二阱区以及位于所述第二阱区内的第二测试结构；所述第二测试结构至少包括：第五至第八MOS结构；第五、第八MOS结构分布于所述第二阱区边界区域；第六、第七MOS结构分布于所述第二阱区的中央区域；所述第五、第六MOS结构彼此串联；第七、第八MOS结构彼此串联。本实用新型依据电流在阱区不同区域的流向来对比阱区中央和边界的MOS结构的电流大小以及来检测偏阱效应的窗口数据。
【专利说明】一种测试结构
【技术领域】
[0001]本实用新型涉及一种测试结构，特别是涉及一种用于测试阱偏效应的测试结构。
【背景技术】
[0002]在半导体制程中，在制作阱时，阱掺杂离子在阱的边缘区域发生衍射(离子和光刻的二氧化硅边缘发生衍射)，会有少量离子注入边缘的阱中，导致边缘的管子和里面的管子背栅掺杂不等，引起失配，即产生偏阱效应。该失配会导致电流镜像放大因素发生改变。
[0003]由于失配导致的电流镜像放大因素发生改变在电性失效分析中会被测试出来，通过建立实验模型也验证了该失配是由于偏阱效应导致的。而一般情况下电性失效分析过程需要大约半个月的时间，同时芯片的电性失效分析只能测试针对单个管子进行测试，判断是不是由于失配而使得电流的镜像放大因素发生改变。并不能验证相同的管子在阱区的不同位置其输出电流会不一致。亦即电性失效分析不能预测产生电流失配的原因。在生产过程中，线上大量的产品并没有对应的数据或测试可以预测其电流失配的影响因素。而现有技术中也不存在相应的测试结构来针对性的解决上述问题。因此，对产品的良率有很大的影响。
[0004]因此，有必要提出一种新的测试结构来预测生产中大量产品在出现电流失配时是否由偏阱效应引起，进而调整偏阱效应的数据窗口，来提高产品的良率。
实用新型内容
[0005]鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种测试结构，用于解决现有技术中在生产线上不能够及时预测产品产生电流失配的原因而导致产品良率下降的问题。
[0006]为实现上述目的及其他相关目的，本实用新型提供一种测试结构，所述测试结构至少包括:第一阱区以及位于所述第一阱区内的第一测试结构；所述第一测试结构至少包括:彼此串联且分布于所述第一阱区边界区域的第一、第二 MOS结构；彼此串联且分布于所述第一阱区中央区域的第三、第四MOS结构；所述第一至第四MOS结构分别由若干类型相同的MOS管串联而成；第二阱区以及位于所述第二阱区内的第二测试结构；所述第二测试结构至少包括:第五至第八MOS结构；所述第五、第八MOS结构分布于所述第二阱区边界区域；所述第六、第七MOS结构分布于所述第二阱区的中央区域；所述第五、第六MOS结构彼此串联；所述第七、第八MOS结构彼此串联；所述第五至第八MOS结构分别由若干类型相同的MOS管串联而成。
[0007]作为本实用新型的测试结构的一种优选方案，所述第一阱区为横截面形状为矩形的矩形阱区；所述第一、第二 MOS结构彼此对称分布且分别靠近该矩形阱区的其中两条对边；所述第三、第四MOS结构彼此对称分布于该矩形阱区的中央区域；且所述第三MOS结构靠近于所述第一 MOS结构；所述第四MOS结构靠近于所述第二 MOS结构。
[0008]作为本实用新型的测试结构的一种优选方案，所述第一 MOS结构中的MOS管的数目与所述第三MOS结构中的MOS管的数目相等；所述第二 MOS结构中的MOS管的数目与所述第四MOS结构中的MOS管的数目相等。
[0009]作为本实用新型的测试结构的一种优选方案，所述第一 MOS结构中的MOS管的数目与所述第二 MOS结构中的MOS管的数目相等且所述第一至第四MOS结构中的若干MOS管以矩阵形式分布于所述第一阱区。
[0010]作为本实用新型的测试结构的一种优选方案，彼此串联的所述第一、第二 MOS结构中从所述第一 MOS结构中开始的首个MOS管作为第一测试输入端，从所述第二 MOS结构中开始的末个MOS管作为第一测试输出端；彼此串联的所述第三、第四MOS结构中从所述第三MOS结构中开始的首个MOS管作为第二测试输入端，从所述第四MOS结构中开始的末个MOS管作为第二测试输出端。
[0011]作为本实用新型的测试结构的一种优选方案，所述第二阱区为横截面形状为矩形的矩形阱区；所述第五、第八MOS结构彼此对称分布且分别靠近该矩形阱区的其中两条对边；所述第六、第七MOS结构彼此对称分布于该矩形阱区的中央区域；且所述第六MOS结构靠近于所述第五MOS结构；所述第七MOS结构靠近于所述第八MOS结构。
[0012]作为本实用新型的测试结构的一种优选方案，所述第五MOS结构中的MOS管的数目与所述第八MOS结构中的MOS管的数目相等；所述第六MOS结构中的MOS管的数目与所述第七MOS结构中的MOS管的数目相等。
[0013]作为本实用新型的测试结构的一种优选方案，所述第五MOS结构中的MOS管的数目与所述第六MOS结构中的MOS管的数目相等且所述第五至第八MOS结构中的若干MOS管以矩阵形式分布于所述第二阱区。
[0014]作为本实用新型的测试结构的一种优选方案，彼此串联的所述第五、第六MOS结构中从所述第五MOS结构中开始的首个MOS管作为第三测试输入端，从所述第六MOS结构中开始的末个MOS管作为第三测试输出端；彼此串联的所述第七、第八MOS结构中从所述第八MOS结构中开始的首个MOS管作为第四测试输入端，从所述第七MOS结构中开始的末个MOS管作为第四测试输出端。
[0015]作为本实用新型的测试结构的一种优选方案，所述第一、第二阱区位于同一晶圆上且所述第一至第八MOS结构中的所述若干MOS管类型相同；所述第一 MOS结构中的MOS管数目与所述第五MOS结构中的MOS管数目相等。
[0016]如上所述，本实用新型的测试结构，具有以下有益效果:本实用新型的测试结构通过在阱区不同位置设置MOS测试结构并在阱区中央和边界处测试输出电流；同时依据电流在阱区不同区域的流向来对比阱区中央和边界的MOS结构的电流大小以及来验证电流失配是由于偏阱效应影响进而调整偏阱效应的窗口数据，提高产品生产的良率。
【专利附图】
【附图说明】
[0017]图1为本实用新型的第一测试结构的版图示意图。
[0018]图2为本实用新型的第二测试结构的版图示意图。
[0019]元件标号说明
[0020]01 第一阱区
[0021]02 第二阱区
[0022]101第一 MOS 结构
[0023]102第二 MOS 结构
[0024]103第三MOS结构
[0025]104第四MOS结构
[0026]105第五MOS结构
[0027]106第六MOS结构
[0028]107第七MOS结构
[0029]108第八MOS结构
[0030]11第一测试输入端
[0031]12第一测试输出端
[0032]21第二测试输入端
[0033]22第二测试输出端
[0034]31第三测试输入端
[0035]32第三测试输出端
[0036]41第四测试输入端
[0037]42第四测试输出端
【具体实施方式】
[0038]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0039]请参阅图1至图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0040]本实用新型提供一种测试结构，所述测试结构包括如图1所示的第一测试结构和如图2所示的第二测试结构；图1和图2分别表示的是所述第一测试结构和所述第二测试结构的版图示意图。如图1所示，所述第一测试4结构位于第一阱区01内，本实施例中所述第一测试结构包括:位于所述第一阱区01之内的边界区域的第一 MOS结构101和第二MOS结构102 ;所述第一 MOS结构由若干相同类型的MOS管串联而成；例如所述若干MOS管同为PMOS管或同为NMOS管；优选地，本实施例中构成所述第一 MOS结构的所述若干MOS管为NMOS管；所述若干NMOS管经过相同的工艺条件制作而成，该若干NMOS管彼此之间除由于工艺水平而引起的差别外，彼此之间并无其他差异；同样，所述第二 MOS结构由若干相同类型的MOS管串联而成；例如，所述若干MOS管同为PMOS管或同为NMOS管；优选地，本实施例中构成所述第二 MOS结构的所述若干MOS管为NMOS管；所述若干NMOS管同样也是经过相同的工艺条件制作而成，该若干NMOS管彼此之间除由于工艺水平而引起的差别外，彼此之间并无其他差异。
[0041]本实用新型的所述第一MOS结构与所述第二MOS结构彼此串联，并且所述第一MOS结构与所述第二MOS结构分布于所述第一阱区Ol的边界区域；作为本实用新型的一种优选方案，如图1所示，所述第一阱区01为横截面形状为矩形的矩形阱区；所述第一 MOS结构101和第二 MOS结构102彼此对称分布且分别靠近该矩形阱区的其中两条对边(图1中上下第一阱区01的上下两条对边)。
[0042]本实用新型的所述第一测试结构还包括:如图1所示的第三MOS结构103和第四MOS结构；所述第三MOS结构103和第四MOS结构位于所述第一阱区01之内的中央区域；所述第三MOS结构由若干相同类型的MOS管串联而成；例如，所述若干MOS管同为PMOS管或同为NMOS管；优选地，本实施例中构成所述第三MOS结构的所述若干MOS管为NMOS管；所述若干NMOS管经过相同的工艺条件制作而成，该若干NMOS管彼此之间除由于工艺水平而引起的差别外，彼此之间并无其他差异；同样，所述第四MOS结构由若干相同类型的MOS管串联而成；例如所述若干MOS管同为PMOS管或同为NMOS管；优选地，本实施例中构成所述第四MOS结构的所述若干MOS管为NMOS管；所述若干NMOS管同样也是经过相同的工艺条件制作而成，该若干NMOS管彼此之间除由于工艺水平而引起的差别外，彼此之间并无其他差异。
[0043]本实用新型的所述第三MOS结构与所述第四MOS结构彼此串联，并且所述第三MOS结构与所述第四MOS结构分布于所述第一阱区01的中央区域；由于所述第一阱区01为横截面形状为矩形的矩形阱区；优选地，如图1所示，所述第三、第四MOS结构彼此对称分布于该矩形阱区的中央区域；并且所述第三MOS结构靠近于所述第一MOS结构；所述第四MOS结构靠近于所述第二 MOS结构。由于本实施例中，构成所述第一至第四MOS结构中的MOS管都为NMOS管，因此，对应的所述第一阱区01为N型阱区。
[0044]本实用新型中，所述第一至第四MOS结构中的所述若干MOS管彼此形成串联，串联的方式为:相邻的MOS管的栅极彼此串联，且所述NMOS管的源极与其相邻NMOS管的漏极相连。本实用新型中，如图1所示，彼此串联的所述第一、第二 MOS结构中从所述第一 MOS结构中开始的首个MOS管作为第一测试输入端11，亦即在所述第一 MOS结构中，从右向左数构成所述第一 MOS结构的第一个MOS管为第一测试输入端11，所述第一测试输入端指的是在该NMOS管的源极施加提供通过所述第一 MOS结构电流的电压；从所述第二 MOS结构中开始的末个MOS管作为第一测试输出端12 ;亦即在所述第二 MOS结构中，从右向左数构成所述第二 MOS结构的第一个MOS管为第一测试输出端12 ;所述第一测试输出端12指的是在该NMOS的漏极测试其输出的电流Ip
[0045]如图1所示，彼此串联的所述第三、第四MOS结构中从所述第三MOS结构中开始的首个MOS管作为第二测试输入端21，亦即在所述第三MOS结构中，从右至左的构成所述第三MOS结构的第一个NMOS管为第二测试输入端21 ;所述第二测试输入端21指的是在该NMOS管的源极施加提供通过所述第三MOS结构电流的电压；优选地，该电压等于施加在所述第一测试输入端11的电压。彼此串联的所述第三、第四MOS结构中从所述第四MOS结构中开始的末个MOS管作为第二测试输出端22，亦即在所述第四MOS结构中，从右至左的构成所述第四MOS结构的第一个NMOS管为第二测试输出端22 ;所述第二测试输出端22指的是在该NMOS的漏极测试其输出的电流I2，本实用新型用以对比在相同输入条件下，电流I1和电流I2的值是否匹配，亦即该两个电流值之差是否在允许的误差范围之内。
[0046]由于本实用新型用于对比的所述两个输出电流需要在相同的输入条件下测试，并且构成所述两个串联的MOS结构除了在所述阱区中的位置不同以及除了由制程的微小差别而引起的工艺不同以外，其他工艺条件应该相同。因此，如图1所示，所述第一MOS结构中的MOS管的数目与所述第三MOS结构中的MOS管的数目相等；所述第二 MOS结构中的MOS管的数目与所述第四MOS结构中的MOS管的数目相等。进一步优选地，所述第一 MOS结构中的MOS管的数目与所述第二 MOS结构中的MOS管的数目相等且所述第一至第四MOS结构中的若干MOS管以矩阵形式分布于所述第一阱区。也就是说，所述第一 MOS结构中的MOS管数目加上所述第二 MOS结构中的MOS管数目等于所述第三MOS结构中的MOS管数目加上所述第四MOS结构中的MOS管数目。并且，如图1所示，所述第一至第四MOS结构呈现矩阵的形式分布于所述第一阱区中。
[0047]本实用新型的所述测试结构还包括:如图2所示的第二阱区02以及位于所述第二阱区内的第二测试结构；本实施例中，所述第二测试结构包括:第五MOS结构105、第六MOS结构106、第七MOS结构107以及第八MOS结构108 ;图2中，所述第五、第八MOS结构分布于所述第二阱区边界区域；所述第六、第七MOS结构分布于所述第二阱区的中央区域；所述第五、第六MOS结构彼此串联；所述第七、第八MOS结构彼此串联；所述第五至第八MOS结构分别由若干类型相同的MOS管串联而成。
[0048]优选地，本实施例中构成所述第五MOS结构的所述若干MOS管为NMOS管；所述若干NMOS管经过相同的工艺条件制作而成，该若干NMOS管彼此之间除由于工艺水平而引起的差别外，彼此之间并无其他差异；同样，所述第六MOS结构由若干相同类型的MOS管串联而成；例如所述若干MOS管同为PMOS管或同为NMOS管；优选地，本实施例中构成所述第六MOS结构的所述若干MOS管为NMOS管；所述若干NMOS管同样也是经过相同的工艺条件制作而成，该若干NMOS管彼此之间除由于工艺水平而引起的差别外，彼此之间并无其他差异。
[0049]本实用新型的所述第五MOS结构与所述第六MOS结构彼此串联；所述第七MOS结构与所述第八MOS结构彼此串联；并且如图2所示，所述第五MOS结构与所述第八MOS结构分布于所述第二阱区02的边界区域；作为本实用新型的一种优选方案，如图2所示，所述第二阱区02为横截面形状为矩形的矩形阱区；所述第五MOS结构105和第八MOS结构108彼此对称分布且分别靠近该矩形阱区的其中两条对边(图2中上下第二阱区02的上下两条对边)。
[0050]所述第二测试结构中所述第六MOS结构106和第七MOS结构107位于所述第二阱区02之内的中央区域；所述第五MOS至第八MOS结构都是由若干相同类型的MOS管串联而成；例如所述若干MOS管同为PMOS管或同为NMOS管；优选地，本实施例中构成所述第五MOS结构至第八MOS结构中的所述若干MOS管为NMOS管；所述若干NMOS管经过相同的工艺条件制作而成，该若干NMOS管彼此之间除由于工艺水平而引起的差别外，彼此之间并无其他差异。
[0051]本实用新型的所述第七MOS结构与所述第八MOS结构彼此串联，并且所述第七MOS结构与所述第八MOS结构分布于所述第一阱区01的中央区域；由于所述第二阱区02为横截面形状为矩形的矩形阱区；优选地，如图2所示，所述第六、第七MOS结构彼此对称分布于该矩形阱区的中央区域；并且所述第六MOS结构靠近于所述第五MOS结构；所述第七MOS结构靠近于所述第八MOS结构。由于本实施例中，构成所述第五至第八MOS结构中的MOS管都为NMOS管，因此，对应的所述第二阱区02为N型阱区。
[0052]本实用新型中，所述第五和第六MOS结构中的所述若干MOS管彼此形成串联，串联的方式为:相邻的MOS管的栅极彼此串联，且所述NMOS管的源极与其相邻NMOS管的漏极相连。本实用新型中，如图2所示，彼此串联的所述第五、第六MOS结构中从所述第五MOS结构中开始的首个MOS管作为第三测试输入端31，亦即在所述第五MOS结构中，从右至左的构成所述第五MOS结构的第一个MOS管为第三测试输入端31，所述第三测试输入端指的是在该NMOS管的源极施加提供通过所述第五MOS结构电流的电压；从所述第六MOS结构中开始的末个MOS管作为第三测试输出端32 ;亦即在所述第六MOS结构中，从左至右的构成所述第六MOS结构的末个MOS管为第三测试输出端32 ;所述第三测试输出端指的是在该NMOS的漏极测试其输出的电流13。
[0053]如图2所示，彼此串联的所述第七、第八MOS结构中从所述第八MOS结构中开始的首个MOS管作为第四测试输入端41，亦即在所述第八MOS结构中，从右至左的构成所述第八MOS结构的第一个NMOS管为第四测试输入端41 ;所述第四测试输入端41指的是在该NMOS管的源极施加提供通过所述第八MOS结构电流的电压；优选地，该电压等于施加在所述第三测试输入端31的电压。彼此串联的所述第七、第八MOS结构中从所述第七MOS结构中开始的末个MOS管作为第四测试输出端42，亦即在所述第七MOS结构中，从左至右的构成所述第七MOS结构的末个NMOS管为第四测试输出端42 ;所述第四测试输出端42指的是在该NMOS的漏极测试其输出的电流I4，本实用新型用以对比在相同输入条件下，电流I3和电流I4的值是否匹配，亦即该两个电流值之差是否在允许的误差范围之内。
[0054]由于本实用新型的所述第二测试结构中，用于对比的所述两个输出电流需要在相同的输入条件下测试，并且构成所述两个串联的MOS结构除了在所述阱区中的位置不同以及除由制程的微小差别而引起的工艺不同以外，其他工艺条件应该相同。因此，如图2所示，所述第五MOS结构中的MOS管的数目与所述第八MOS结构中的MOS管的数目相等；所述第六MOS结构中的MOS管的数目与所述第七MOS结构中的MOS管的数目相等。进步一优选地，所述第五MOS结构中的MOS管的数目与所述第六MOS结构中的MOS管的数目相等且所述第五至第八MOS结构中的若干MOS管以矩阵形式分布于所述第二阱区。也就是说，所述第五MOS结构中的MOS管数目加上所述第六MOS结构中的MOS管数目等于所述第七MOS结构中的MOS管数目加上所述第八MOS结构中的MOS管数目。并且，如图2所示，所述第五至第八MOS结构呈现矩阵的形式分布于所述第一阱区中。
[0055]为了便于测试，进一步优选地，所述第一、第二阱区位于同一晶圆上且所述第一至第八MOS结构中的所述若干MOS管类型相同；本实施例中，构成所述第一至第八MOS结构中的所有MOS管为NMOS管；并且所述第一 MOS结构中的MOS管数目与所述第五MOS结构中的MOS管数目相等。
[0056]使用本实用新型的所述测试结构测试电流失配的测试原理如下:
[0057](一 )对第一测试结构进行测试:首先在所述彼此串联的第一 MOS结构101和第二 MOS结构102的栅极施加开启电压，同时在如图1所示的第一测试输入端11接入提供电流(通过相互串联的第一 MOS结构101和第二测MOS结构102的电流)的电压V1，在所述第一测试输出端12测得电流I1 ;在所述彼此串联的第三MOS结构103和第四MOS结构104的栅极施加开启电压，同时在如图1所示的第二测试输入端21接入提供电流(通过相互串联的第三MOS结构103和第四MOS结构104的电流)的电压V2，在所述第二测试输出端22测得电流I2;所述电压V1等于电压V2 ;对比电流I1和电流I2的值，如果电流I1与电流I2的差别在允许的范围内，则说明偏阱效应的窗口是正确的。如果电流I1与电流I2的差别不在允许的范围内，则继续对第二测试结构进行测试。
[0058]( 二)对第二测试结构进行测试:首先在所述彼此串联的第五MOS结构105和第六MOS结构106的栅极施加开启电压，同时在如图2所示的第三测试输入端31接入提供电流(通过相互串联的第五MOS结构105和第六MOS结构106的电流)的电压V3，在所述第三测试输出端32测得电流I3 ;在所述彼此串联的第七MOS结构107和第八MOS结构108的栅极施加开启电压，同时在如图2所示的第四测试输入端41接入提供电流(通过相互串联的第七MOS结构107和第八MOS结构108的电流)的电压V4，在所述第四测试输出端42测得电流I4 ;所述电压V3等于电压V4 ;对比电流I3和电流I4的值，如果电流I3与电流I4的差别在允许的范围内，而同时电流I1与电流I2的差别不在允许的范围内，则需要继续调整偏阱效应的窗口。
[0059]本实用新型的所述第一测试结构中采用阱区边界区域输入同时在阱区边界区域输出的第一、第二 MOS结构和在阱区中央区域输入同时在阱区中央区域输出的第三、第四MOS结构，根据两个输出的电流处于阱区的不同区域，来对比其差异，由该差异是否在允许的范围之内则可以说明电流失配是否是由偏阱效应导致的。如果该差异在允许范围之内，则说明偏阱效应的窗口可行，偏阱效应对电流失配的影响可以忽略；如果该差异不在允许的范围之内，则说明偏阱效应对电流失配产生的影响足够大而不可忽略，需要继续对所述第二测试结构进行测试；所述第二测试结构中的两个输入电流都是处于阱区的边界区域；两个输出电流都是处于阱区的中央区域；电流的流向都是对称的从阱区的边界区域流向中央区域；测试的结果如果是两个输出电流的差异不大，则说明从阱区边界到阱区中央区域的电流在偏阱效应的影响是一样的，因此则需要继续调整偏阱效应窗口。
[0060]综上所述，本实用新型的测试结构通过在阱区不同位置设置MOS测试结构并在阱区中央和边界处测试输出电流；同时依据电流在阱区不同区域的流向来对比阱区中央和边界的MOS结构的电流大小以及来验证电流失配是由于偏阱效应影响进而调整偏阱效应的窗口数据，提高产品生产的良率。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0061]上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属【技术领域】中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
【权利要求】
1.一种测试结构，其特征在于，所述测试结构至少包括: 第一阱区以及位于所述第一阱区内的第一测试结构； 所述第一测试结构至少包括:彼此串联且分布于所述第一阱区边界区域的第一、第二MOS结构；彼此串联且分布于所述第一阱区中央区域的第三、第四MOS结构；所述第一至第四MOS结构分别由若干类型相同的MOS管串联而成； 第二阱区以及位于所述第二阱区内的第二测试结构； 所述第二测试结构至少包括:第五至第八MOS结构；所述第五、第八MOS结构分布于所述第二阱区边界区域；所述第六、第七MOS结构分布于所述第二阱区的中央区域；所述第五、第六MOS结构彼此串联；所述第七、第八MOS结构彼此串联；所述第五至第八MOS结构分别由若干类型相同的MOS管串联而成。
2.根据权利要求1所述的测试结构，其特征在于:所述第一阱区为横截面形状为矩形的矩形阱区；所述第一、第二 MOS结构彼此对称分布且分别靠近该矩形阱区的其中两条对边；所述第三、第四MOS结构彼此对称分布于该矩形阱区的中央区域；且所述第三MOS结构靠近于所述第一 MOS结构；所述第四MOS结构靠近于所述第二 MOS结构。
3.根据权利要求2所述的测试结构，其特征在于:所述第一MOS结构中的MOS管的数目与所述第三MOS结构中的MOS管的数目相等；所述第二 MOS结构中的MOS管的数目与所述第四MOS结构中的MOS管的数目相等。
4.根据权利要求3所述的测试结构，其特征在于:所述第一MOS结构中的MOS管的数目与所述第二 MOS结构中的MOS管的数目相等且所述第一至第四MOS结构中的若干MOS管以矩阵形式分布于所述第一阱区。
5.根据权利要求1所述的测试结构，其特征在于:彼此串联的所述第一、第二MOS结构中从所述第一 MOS结构中开始的首个MOS管作为第一测试输入端，从所述第二 MOS结构中开始的末个MOS管作为第一测试输出端；彼此串联的所述第三、第四MOS结构中从所述第三MOS结构中开始的首个MOS管作为第二测试输入端，从所述第四MOS结构中开始的末个MOS管作为第二测试输出端。
6.根据权利要求1所述的测试结构，其特征在于:所述第二阱区为横截面形状为矩形的矩形阱区；所述第五、第八MOS结构彼此对称分布且分别靠近该矩形阱区的其中两条对边；所述第六、第七MOS结构彼此对称分布于该矩形阱区的中央区域；且所述第六MOS结构靠近于所述第五MOS结构；所述第七MOS结构靠近于所述第八MOS结构。
7.根据权利要求6所述的测试结构，其特征在于:所述第五MOS结构中的MOS管的数目与所述第八MOS结构中的MOS管的数目相等；所述第六MOS结构中的MOS管的数目与所述第七MOS结构中的MOS管的数目相等。
8.根据权利要求7所述的测试结构，其特征在于:所述第五MOS结构中的MOS管的数目与所述第六MOS结构中的MOS管的数目相等且所述第五至第八MOS结构中的若干MOS管以矩阵形式分布于所述第二阱区。
9.根据权利要求1所述的测试结构，其特征在于:彼此串联的所述第五、第六MOS结构中从所述第五MOS结构中开始的首个MOS管作为第三测试输入端，从所述第六MOS结构中开始的末个MOS管作为第三测试输出端；彼此串联的所述第七、第八MOS结构中从所述第八MOS结构中开始的首个MOS管作为第四测试输入端，从所述第七MOS结构中开始的末个MOS管作为第四测试输出端。
10.根据权利要求4或8所述的测试结构，其特征在于:所述第一、第二阱区位于同一晶圆上且所述第一至第八MOS结构中的所述若干MOS管类型相同；所述第一 MOS结构中的MOS管数目与所述第五MOS结构中的MOS管数目相等。
【文档编号】H01L23/544GK204144248SQ201420600607
【公开日】2015年2月4日 申请日期:2014年10月16日 优先权日:2014年10月16日
【发明者】王喆 申请人:中芯国际集成电路制造(北京)有限公司