半导体器件的具有表面超级结结构的终端的制作方法
【专利摘要】半导体器件的具有表面超级结结构的终端使得半导体器件具有良好的耐压和稳定性，属于半导体器件【技术领域】。现有技术器件制作工艺有待简化，器件耐压性能有待提高。在本实用新型之半导体器件的具有表面超级结结构的终端中，所述表面超级结结构由多个P型杂质区和N型杂质区交替排列构成，其特征在于，所述表面超级结结构位于器件芯片终端表面，每个P型杂质区、N型杂质区从有源区边界延伸到芯片边缘。本实用新型能够降低半导体器件芯片终端表面电场强度，芯片终端单位宽度的耐压水平得到明显提高，耐压能力甚至能够等效于绝缘体。同时，制作表面超级结结构的工艺非常常规和简单。
【专利说明】半导体器件的具有表面超级结结构的终端
【技术领域】
[0001]本实用新型涉及一种半导体器件的具有表面超级结结构的终端，具体涉及半导体器件的终端结构，该终端结构使得半导体器件具有良好的耐压和稳定性，属于半导体器件【技术领域】。
【背景技术】
[0002]在器件芯片的终端结构中，器件随着反偏电压的增加，耗尽区向PN结的两侧扩展，在终端表面出现高电场，降低了器件耐压，随着终端表面PN结数量增加和PN结耐压的提高，表面电场分布就更加复杂。现有技术通过终端结构设计来降低器件芯片终端表面电场强度，提高接近器件内部平行PN结的击穿电压，从而提高器件的耐压性能。与此有关的现有半导体器件终端技术包括场板终端技术、JTE (结终端延伸)终端技术、VLD (横向变掺杂)终端技术以及场限环终端技术。
[0003]场板终端技术中的电阻场板技术采用掺氧多晶硅(SIPOS)作为器件的电阻场板，器件在反偏时，从有源区到器件芯片边缘多晶硅中的电位分布近似线性上升，而器件芯片终端硅界面处电位分布上升得更快一些。这样就得到了两个有利的结果:(I)使得器件芯片表面的电场强度分布变得平坦；(2)场板电位在任何一处都低于Si表面，这对增加表面处PN结耗尽区宽度是有利的。因此，击穿电压得到了提高。但是，掺氧多晶硅电阻场板制作工艺复杂，如需要增加多晶硅层淀积工艺，且生产中的过程参数不易控制，如掺氧比例。
[0004]在JTE终端技术、VLD终端技术中，由于表面浓度比较低，对表面电荷比较敏感，容易受界面电荷的影响，器件稳定性受到影响。
[0005]在场限环终端技术中，为了提高半导体器件的耐压，现有半导体器件的终端结构通常为场限环与浮空场板的结合。
[0006]因此需要寻找一项更为有效的提高器件耐压性能的终端技术。
实用新型内容
[0007]为了简化器件制作工艺，提高器件耐压性能，我们发明了一种半导体器件的具有表面超级结结构的终端。
[0008]在本实用新型之半导体器件的具有表面超级结结构的终端中，所述表面超级结结构由多个P型杂质区和N型杂质区交替排列构成，其特征在于，所述表面超级结结构位于器件芯片终端I表面，每个P型杂质区2、N型杂质区3从有源区边界4延伸到芯片边缘5，如图1?4所示。
[0009]本实用新型其技术效果在于，由于表面超级结结构(Surface Super Junct1n,简称SCSJ)的耐压机理与通常的PN结不同，表面超级结结构在反偏后，电场峰值移至表面超级结结构的两端，表面超级结结构中的超级结区表面电场分布均匀，实际上在器件芯片终端表面从有源区边界到芯片边缘形成一个电场分布均匀的耐压层，由于这个耐压层的两端是芯片有源区边界的芯片边缘，表面电场被最大程度地展开，降低了表面电场的强度。终端表面下的半导体电位要小于终端表面表层的电位，因此，芯片耗尽区也在终端表面的拉扯下展开，使表面电场强度分布进一步平滑、强度进一步降低，芯片终端单位宽度的耐压水平得到明显提高，耐压能力甚至能够等效于绝缘体。由于构成超级结结构的P型杂质区和N型杂质区的杂质浓度可以达到很高的程度，所以这个表面超级结结构对表面电荷不敏感，器件耐压稳定。并且，通过改变芯片终端宽度，也就是超级结的长度，就能够调整器件的耐压，这一措施方便、简单。同时，制作表面超级结结构的工艺非常常规和简单。
[0010]从另一角度看，本实用新型还能够在不降低器件的耐压水平的同时，减小芯片终端尺寸，降低对界面电荷的敏感性，提高器件的耐压稳定性。
【专利附图】
【附图说明】
[0011]图1是本实用新型之具有表面超级结结构的终端结构俯视示意图，该图同时作为摘要附图。图2是本实用新型之具有表面超级结结构的终端的芯片四角部分的结构俯视示意图，该图同时表示在矩形芯片四角部位每个P型杂质区、N型杂质区从有源区边界以放射状形式延伸到芯片边缘。图3是本实用新型之具有表面超级结结构局部立体示意图。图4是本实用新型之具有表面超级结结构局部剖视示意图。图5是本实用新型之具有表面超级结结构的终端的芯片四角部分的结构俯视示意图，该图同时表示在矩形芯片四角部位一个P型杂质区沿矩形芯片对角线从有源区边界延伸到芯片边缘。
【具体实施方式】
[0012]在本实用新型之半导体器件的具有表面超级结结构的终端中，所述表面超级结结构由多个P型杂质区和N型杂质区交替排列构成。所述表面超级结结构位于器件芯片终端I表面，每个P型杂质区2、N型杂质区3从有源区边界4延伸到芯片边缘5，如图1?4所不。所述表面超级结结构的制作方式为光刻选择性扩散、刻槽掺杂以及刻槽外延三种方式之一。所述表面超级结结构的每个P型杂质区2、N型杂质区3的杂质浓度、宽度及深度依据RESURF方法优化调整。P型杂质区2与N型杂质区3的宽度相等或者不相等。当P型杂质区2与N型杂质区3的宽度不相等时，P型杂质区2的宽度大于或者小于N型杂质区3的宽度。P型杂质区2与N型杂质区3的深度相等或者不相等。当P型杂质区2与N型杂质区3的深度不相等时，P型杂质区2的深度大于或者小于N型杂质区3的深度。
[0013]在矩形芯片四角部位，所述表面超级结结构中的每个P型杂质区2、N型杂质区3从有源区边界4延伸到芯片边缘5的延伸形式为以下两种之一:
[0014]1、以矩形芯片几何中心为中心呈放射状延伸，如图2所示。如果将从有源区边界4到芯片边缘5的距离定义为所述表面超级结结构的宽度，那么，所述表面超级结结构位于矩形芯片四角部位的部分的宽度大于或者等于所述表面超级结结构位于矩形芯片四边部位的部分的宽度。由于在矩形芯片四角的电场强度较大，当所述宽度关系为大于时，有利于电场强度的降低，进而提高芯片的耐压水平。
[0015]2、一个P型杂质区2沿矩形芯片对角线延伸，如图5所示，在该P型杂质区2两侧各有一组P型杂质区2分支，每组P型杂质区2分支的走向与该侧其他P型杂质区2走向平行。如此规则的分布有利于实现电荷平衡，改善器件芯片终端耐压性能。
【权利要求】
1.一种半导体器件的具有表面超级结结构的终端，所述表面超级结结构由多个P型杂质区和N型杂质区交替排列构成，其特征在于，所述表面超级结结构位于器件芯片终端(I)表面，每个P型杂质区(2)、N型杂质区(3)从有源区边界(4)延伸到芯片边缘(5)。
2.根据权利要求1所述的半导体器件的具有表面超级结结构的终端，其特征在于，所述表面超级结结构的制作方式为光刻选择性扩散、刻槽掺杂以及刻槽外延三种方式之一。
3.根据权利要求1所述的半导体器件的具有表面超级结结构的终端，其特征在于，所述表面超级结结构的每个P型杂质区(2)、N型杂质区(3)的杂质浓度、宽度及深度依据RESURF方法优化调整。
4.根据权利要求1所述的半导体器件的具有表面超级结结构的终端，其特征在于，P型杂质区(2)与N型杂质区(3)的宽度相等或者不相等。
5.根据权利要求4所述的半导体器件的具有表面超级结结构的终端，其特征在于，当P型杂质区(2)与N型杂质区(3)的宽度不相等时，P型杂质区(2)的宽度大于或者小于N型杂质区(3)的览度。
6.根据权利要求1所述的半导体器件的具有表面超级结结构的终端，其特征在于，P型杂质区(2)与N型杂质区(3)的深度相等或者不相等。
7.根据权利要求6所述的半导体器件的具有表面超级结结构的终端，其特征在于，当P型杂质区(2)与N型杂质区(3)的深度不相等时，P型杂质区(2)的深度大于或者小于N型杂质区⑶的深度。
8.根据权利要求1所述的半导体器件的具有表面超级结结构的终端，其特征在于，在矩形芯片四角部位，所述表面超级结结构中的每个P型杂质区(2)、N型杂质区(3)从有源区边界(4)延伸到芯片边缘(5)的延伸形式为以下两种之一: A、以矩形芯片几何中心为中心呈放射状延伸，从有源区边界(4)到芯片边缘(5)的距离为所述表面超级结结构的宽度，所述表面超级结结构位于矩形芯片四角部位的部分的宽度大于或者等于所述表面超级结结构位于矩形芯片四边部位的部分的宽度； B、一个P型杂质区(2)沿矩形芯片对角线延伸，在该P型杂质区(2)两侧各有一组P型杂质区⑵分支，每组P型杂质区⑵分支的走向与该侧其他P型杂质区⑵走向平行。
【文档编号】H01L29/06GK204243046SQ201420622766
【公开日】2015年4月1日 申请日期:2014年10月23日 优先权日:2014年10月23日
【发明者】左义忠, 张海宇, 贾国, 高宏伟, 李延庆 申请人:吉林华微电子股份有限公司