制作不连续直线图案的方法与不连续直线图案结构与流程

本发明涉及一种制作不连续直线图案的方法与一种半导体集成电路(integrated circuit，IC)基底上的不连续直线图案结构，尤指利用自组装(directed self-assembly，DSA)材料以制作不连续直线图案的方法以及相关的半导体集成电路基底上的不连续直线图案结构。

背景技术：

近年来，随着半导体元件尺寸持续地缩小与元件堆叠密度的增加，使得光刻制作工艺接近物理极限，导致设计、制作工艺开发和光掩模的成本急遽上升，许多传统的制作工艺机台与制作工艺方法已无法满足需求，使得业界必须不断开发使用更精密或昂贵的机台才能满足制作工艺需求，例如以较昂贵的氟化氩(ArF)激光曝光机台取代传统曝光机台，以使光刻制作工艺能获得较高的临界尺寸或分辨率。此外，业界另提出以浸润式(immersion)光刻制作工艺配合氟化氩激光机台来进一步提升分辨率。因此，为了满足不断缩小的元件尺寸，必须不断更新制作工艺机台与研发复杂的制作工艺也成了业界的挑战。

技术实现要素：

本发明的目的之一在于提供一种制作不连续直线图案的方法与半导体基底上的不连续直线图案结构，其利用DSA材料及相关制作工艺以达到提高元件临界尺寸的目的。

根据本发明的实施例，其揭露了一种制作不连续直线图案的方法，包含先提供一基底，然后在该基底上形成一DSA材料层，进行该DSA材料层的一相分离(phase separation)制作工艺，以形成一周期性排列图案(ordered periodic pattern)，其中该周期性排列图案包括彼此交替排列的多个第一聚合物结构与多个第二聚合物结构。接着，在该DSA材料层上形成一第一掩 模，覆盖该周期性排列图案的一第一部分，然后进行一第一蚀刻制作工艺，以移除被该第一掩模所曝露的部分该多个第一聚合物结构，之后移除该第一掩模。然后，在该DSA材料层上形成一第二掩模，覆盖该周期性排列图案的一第二部分，其中该周期性排列图案的该第二部分与该第一部分的相邻边界之间具有一间隙(interval)。接着进行一第二蚀刻制作工艺以移除被该第二掩模所暴露的部分该多个第二聚合物结构，以及移除该第二掩模，其中所留下的部分该多个第一聚合物结构与所留下的部分该多个第二聚合物结构彼此不互相连接。

根据本发明的实施例，其揭露了在半导体集成电路(integrated circuit，IC)基底上的不连续直线图案结构，其包含设置于该半导体集成电路基底上的多个第一直线图案与多个第二直线图案。其中，该多个第一直线图案平行于一第一方向，且任二相邻的该多个第一直线图案之间具有一第一线距，而该多个第二直线图案平行于该第一方向，且任二相邻的该多个第二直线图案之间具有一第二线距。该多个第一直线图案与该多个第二直线图案沿着一第二方向交替排列，并且该第二方向垂直于该第一方向，而该多个第一直线图案与该多个第二直线图案彼此不互相连接且在该第二方向上彼此不重叠。

附图说明

图1至图13为本发明制作不连续直线图案的方法的一实施例的制作工艺示意图，其中：

图2为图1所示半导体IC基底沿着切线2-2’的剖面示意图；

图4为图3沿着切线4-4’的剖面示意图；

图9显示了在半导体集成电路基底上的不连续直线图案结构；以及

图10为图9沿着切线10-10’的剖面示意图。

主要元件符号说明

100 半导体IC基底 102 目标膜层

102’ 图案化的目标膜层 103 基底

104 硬掩模层 104’ 图案化的硬掩模

106 中性底层

108 定向自组装材料层 110 周期性排列图案

1101 第一部分 1102 第二部分

112 第一聚合物结构 1121、312第一直线图案

114 第二聚合物结构 1141、314第二直线图案

116 第一掩模 118 间隙

120 第二掩模

200、300 不连续直线图案结构

E1 第一端 E2 第二端

ITV 间隙 S1 第一线距

S2 第二线距 W1、W2 线宽

X 第一方向 Y 第二方向

具体实施方式

为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。

请参考图1至图13，图1至图13为本发明制作不连续直线图案的方法的一实施例的制作工艺示意图，其中图9显示了在半导体IC基底上的不连续直线图案结构。首先请参考图1与图2，其中图1显示了一半导IC基底与其顶部材料层的俯视示意图，而图2为图1所示半导体IC基底沿着切线2-2’的剖面示意图。根据本实施例，本发明方法的目的是欲在半导体IC基底表面形成不连续直线图案结构，该方法包括先提供一基底103，基底103可以是表面包含或未包含其他膜层的半导体晶片，例如为一半导体IC基底，在本实施例中，基底103包括了半导体IC基底100与设置在半导体IC基底100表面的目标膜层102，其中目标膜层102可以为任何需要被图案化以形成不连续直线图案的膜层，例如可以为一介电材料层或一金属层，本实例以目标膜层102包含导电材料为例，但不以此为限。此外，在本实施例的变化实施例中，半导体IC基底100与目标膜层102之间还可设有其他薄膜，而不限于半导体IC基底100表面仅设置一层目标膜层102。根据本实施例，可选择性地在基底103表面依序形成一硬掩模(hard mask)层104与一中性底层(neutral bottom layer)106，其中硬掩模层104的材料举例为氮化硅，而中性底层106可包含中性聚合物材料，例如聚苯乙烯(Poly-Styrele，PS)、聚甲基丙烯酸甲酯(Poly Methyl Metha Crylate，PMMA)或氧化硅(silicon oxide， SiO₂)，厚度举例为约40至100纳米，但不以此为限。在本实施例中，硬掩模层104与中性底层106都是全面性地形成在基底103表面。然后，在基底103表面形成一定向自组装(directed self-assembly，DSA)材料层108，覆盖在硬掩模层104与中性底层106上，其中DSA材料层108的材料包含嵌段共聚物(block co-polymer，BCP)材料，举例为合成聚苯乙烯-b-聚甲基丙烯酸甲酯(polystyrene-b-polymethylmethacrylate，PS-b-PMMA)，但不以此为限，也可包括其他已知的嵌段共聚物材料。此外，DSA材料层108可以旋转涂布方式形成在中性底层106上，但不以此为限。

请参考图3与图4，其中图4为图3沿着切线4-4’的剖面示意图。接着，对DSA材料层108进行一相分离(phase separation)制作工艺，以形成一周期性排列图案(ordered periodic pattern)110。其中，DSA材料层108的相分离制作工艺可通过一退火制作工艺(annealing process)所完成，例如以温度200℃进行退火制作工艺5分钟，但不以此为限。所形成的周期性排列图案110包括彼此交替排列的多个第一聚合物结构112与多个第二聚合物结构114，第一聚合物结构112与第二聚合物结构114都具有条状图案，延伸平行于第一方向X，并且沿着第二方向Y交替间隔并排，其中第一方向X与第二方向Y相交，并且，在本实施例中第一方向X垂直于第二方向Y。前述中性底层106的功能之一是在相分离制作工艺中控制周期性排列图案110中第一聚合物结构112与第二聚合物结构114的排列方式与图案，但不以此为限。第一聚合物结构112与第二聚合物结构114包含不同的聚合物材料，且两者材料具有不同的特性。举例而言，第一聚合物结构112具有亲水性，而第二聚合物结构114具有疏水性，但不以此为限。例如，在不同实施例中，两者的材料或所具有的特性也可以互换。此外，第一聚合物结构112与第二聚合物结构114在沿着第二方向Y上分别具有线宽W1与线宽W2，本实施例的线宽W1与线宽W2相同，亦即第一聚合物结构112与第二聚合物结构114具有相同的尺寸，但不以此为限。线宽W1与线宽W2尺寸范围举例为约9纳米至约30纳米，例如本实施例的线宽W1与线宽W2尺寸分别为20纳米，但不以此为限。

然后请参考图5，在基底103表面形成第一掩模116，覆盖周期性排列图案110的第一部分1101，为了清楚表示第一掩模116的图案，在图5中并不以截断线截断第一掩模116，如图所示，第一掩模116具有大区块图案， 举例而言，在第二方向Y上第一掩模116可以覆盖10条以上的第一聚合物结构112与第二聚合物结构114，因此本实施例的第一掩模116在第二方向Y上的宽度大于280纳米，但不以此为限。第一掩模116的材料可为光致抗蚀剂材料，其形成方法是在基底103表面全面形成一第一光致抗蚀剂层，然后利用曝光显影制作工艺以移除部分第一光致抗蚀剂层，留下的第一光致抗蚀剂层即为第一掩模116，具有如图5所示第一部分1101的图案。由于第一掩模116为区块性图案而不需具有非常精细的图案，因此前述的曝光显影制作工艺可以利用氟化氪(krypton fluoride，KrF)激光机台对第一光致抗蚀剂层曝光以定义出第一掩模116的图案。接着，请参考图6，利用第一掩模116当作蚀刻掩模而进行一第一蚀刻制作工艺，使用对第一聚合物结构112与第二聚合物结构114具有高选择比的蚀刻剂，移除被第一掩模116所曝露出的部分第一聚合物结构112，且第一掩模116所暴露的基底103表面仍留下直条状的第二聚合物结构114。

然后，如图7所示，移除第一掩模116，并且在基底103表面形成第二掩模120而覆盖周期性排列图案110的第二部分1102，其中周期性排列图案110的第二部分1102与第一部分1101不互相重叠，两者的相邻边界之间具有一间隙(interval)118，其中图6以虚线标示出第一掩模116的位置，以表示出周期性排列图案110的第一部分1101以及间隙118。类似于图5，为了清楚表示第二掩模120的图案，在图7中没有以截断线截断第二掩模120，以表示出第二掩模120具有大区块图案，例如在第二方向Y上第二掩模120可以覆盖10条以上的第一聚合物结构112与第二聚合物结构114。第二掩模120的材料可包括光致抗蚀剂材料，其形成方式类似第一掩模116，例如可先在基底103上形成一第二光致抗蚀剂层，然后以曝光显影制作工艺图案化该第二光致抗蚀剂层，在第二光致抗蚀剂层上定义出第二掩模120的图案，其中曝光制作工艺可通过KrF激光机台进行，但不以此为限。需注意的是，本实施例中的间隙118宽度举例为(但不限于)约10至约100纳米，表示在定义第一掩模116与第二掩模120时两者的邻近边界具有约10至约100纳米的间隔，该间隔尺寸是利用KrF激光机台进行光刻制作工艺时能达到的分辨率与临界尺寸为优选。请参考图8，接着以第二掩模120为蚀刻掩模，使用对第二聚合物结构114与第一聚合物结构112具有高选择比的蚀刻剂，对第二聚合物结构114进行一第二蚀刻制作工艺，以移除没有被第二掩模 120所覆盖的部分第二聚合物结构114，但仍然留下被第二掩模120所曝露的第一聚合物结构112。

请参考图9与图10，其中图10为图9沿着切线10-10’的剖面示意图。在进行完第二蚀刻制作工艺后，移除第二掩模120，得到在半导体IC基底100上的不连续直线图案结构200，其中所留下的部分第一聚合物结构112与所留下的部分第二聚合物结构114彼此不互相连接，且在第一方向X上不互相重叠，两者沿着第二方向Y交替错位排列，暴露出下方的膜层，例如中性底层106。

因此，根据本发明图1至图10所揭露的制作工艺，可以形成本发明在半导体IC基底100上的不连续直线图案结构200，如图9所示，不连续直线图案结构200包含多个第一直线图案1121与多个第二直线图案1141设置于半导体IC基底100上。第一直线图案1121与第二直线图案1141都平行于第一方向X，亦即第一直线图案1121与第二直线图案1141直线图案沿着第一方向X延伸，且任二相邻的第一直线图案1121之间具有第一线距S1，任二相邻的第二直线图案1141之间具有第二线距S2。其中，第一直线图案1121与第二直线图案1141沿着第二方向Y交替排列，如前所述，第二方向Y垂直于第一方向X。此外，第一直线图案1121与第二直线图案1141彼此不互相连接，且在第二方向Y上和第一方向X都彼此不重叠。再者，本实施例的第一线距S1相同于第二直线图案1141的线宽W2，而第二线距S2相同于第一直线图案1121的线宽W1，但不以此为限。进一步言之，各第一直线图案1121具有邻近于第二直线图案1141的第一端E1，而各第二直线图案1141具有邻近于第一直线图案1121的第二端E2，且第一端E1与第二端E2在沿着第一方向X上具有一间隙ITV，其中间隙ITV即相同于图7所示第一部分1101与第二部分1102的间隙118，其宽度举例为约50至约60纳米，但不以此为限。由图9可知，在以第一掩模116与第二掩模120定义图案时，两者之间预留的间隙118具有特别的功用，其可以确保在进行第一与第二蚀刻制作工艺时能有效移除在间隙118中被曝露的第一聚合物结构112与第二聚合物结构114，亦即可以确保最后形成的第一直线图案1121与第二直线图案1141之间不会互相连接，在间隙118中能完全切断第一直线图案1121与第二直线图案1141，以形成不连续的直线图案。

由于本发明方法的目的之一包括在基底103表面形成相同于不连续直线 图案结构200的图案，因此，可继续将不连续直线图案结构200的图案转移至基底103上，例如转移到半导体IC基底100表面的目标膜层102上。所以，可接续利用不连续直线图案结构200当作蚀刻掩模，对基底103进行一第三蚀刻制作工艺。详细而言，可以先将第二蚀刻制作工艺后所留下的第一聚合物结构112与留下的第二聚合物结构114的图案先转移至中性底层106与硬掩模层104上，以形成一图案化的硬掩模104’，如图11所示。然后，请参考图12，可选择性地先移除剩下的第一聚合物结构112与第二聚合物结构114，接着再以图案化的硬掩模104’当作蚀刻掩模而进行第三蚀刻制作工艺，移除被图案化的硬掩模104’所曝露的部分基底103。当制作工艺目标欲在目标膜层102表面形成不连续直线图案时，则在第三蚀刻制作工艺中移除未被图案化的硬掩模104’所覆盖的部分目标膜层102，之后再移除图案化的硬掩模104’，以形成图案化的目标膜层102’，其包括了与不连续直线图案结构200相同的图案，亦即目标膜层102’也具有不连续直线图案结构300，如图13所示。目标膜层102的不连续直线图案结构300包括多个第一直线图案312与多个第二直线图案314，分别平行于第一方向X，在第一方向X上第一直线图案312与第二直线图案314彼此不重叠，且第一直线图案312与第二直线图案314沿着第二方向Y交替排列但不互相重叠。之后，可依需要再利用不连续直线图案结构300以在半导体IC基底100上制作其他元件，例如依序在不连续直线图案结构300上形成介电层、介层洞以及插塞元件，以电连接部分第一直线图案312与第二直线图案314，但不以此为限。

根据本发明制作不连续直线图案的方法，其利用DSA材料层的自组装特性，可以在相分离制作工艺后形成具有较小尺寸直线图案的第一与第二聚合物结构，再利用第一与第二聚合物结构具有不同材料与性质的特性，并配合图案尺寸较大的块状第一与第二掩模进行蚀刻以移除不须要的DSA材料层，因此可以在半导体IC基底上形成精细的不连续直线图案结构。值得注意的是，本发明制作方法中需要进行曝光显影制作工艺的部分仅需定义出具有较大尺寸图案的第一与第二掩模，因此在曝光或光刻制作工艺对于分辨率与临界尺寸的要求远低于直接定义出仅有20至40纳米图案的制作工艺要求，例如仅需使用分辨率较低的KrF激光机台进行曝光制作工艺便可定义出第一与第二掩模的图案，亦即仅需定义出如图7所示第一部分与第二部分的边界，即可搭配DSA材料层的特性而得到特定的小尺寸直线图案。因此， 根据本发明，不需使用昂贵或更先进的制作工艺机台(例如的ArF激光机台)以及成本较高的浸润光刻，即能制作出具有精密尺寸的直线图案结构，能有效节省制作工艺成本。换言之，本发明能以简化的制作工艺与较低成本的机台达到现有技术中需要高成本的机台与复杂的制作工艺才能获得的制作工艺分辨率与临界尺寸。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。