本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术：
随着半导体技术的不断发展，半导体器件的尺寸不断减小。32nm以下的高k金属栅极逐渐成为当前半导体技术发展的主流方向。其中，铝栅极由于其优异的特性而受到人们的青睐。
al栅极的化学机械研磨(chemical-mechanicalplanarization，简称cmp)制程是形成铝栅极的最重要的制程之一，化学机械研磨技术兼具有机械式研磨与化学式研磨两种作用，可以使整个晶圆表面达到平坦化，从而精确地控制al栅极台阶(step)。
但是，在常规的cmp制程中常常会在晶圆表面上产生许多缺陷，这些缺陷主要包括划痕(scratch)、微粒、研磨液残留物等，由于这些缺陷可以导致生产良率的损失因此最小化cmp过程中的缺陷是有利提高良率。
cmp技术广泛应用于28nm技术节点中的高k金属栅极中金属栅极电极的制作。在替代金属栅极制程中，往往需要应用到伪栅极多晶硅打开化学机械研磨过程和金属栅极化学机械研磨过程来制作高k金属栅极器件和产品。伪栅极多晶硅打开化学机械研磨过程在伪栅极去除之前，而al金属栅极化学机械研磨过程在功函数金属层沉积之后。
现有的伪栅极多晶硅层打开化学机械研磨过程通常包括三次化学机械研磨，执行第一化学机械研磨，以去除大部分的harp氧化物。接着，执行第二化学机械研磨，停止于研磨停止层上。接着，进行第三化学机械研磨停止于伪栅极的表面上，之后还包括对于半导体器件的清洗步骤，在该步骤中，由于伪栅极的表面直接暴露的清洗溶液中，发现在芯片边缘区域存在多晶硅损伤的问题，进而栅极区域的多晶硅的损失导致栅极高度控制不准确的问题出现。
因此，有必要提出一种新的半导体器件的制造方法，以解决上述技术问题。
技术实现要素：
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种半导体器件的制造方法，所述方法包括：
步骤s1：提供半导体衬底，在所述半导体衬底上形成有若干伪栅极；
步骤s2：依次沉积研磨停止层和层间介电层，以覆盖所述半导体衬底以及所述若干伪栅极，其中所述层间介电层的顶面高于所述伪栅极的顶面；
步骤s3：对所述层间介电层进行第一化学机械研磨停止于所述研磨停止层内；
步骤s4：对所述层间介电层进行第二化学机械研磨停止于所述伪栅极的顶面上；
步骤s5：对所述层间介电层进行第三化学机械研磨，其中，在所述第三化学机械研磨过程中加入包括氧化剂的液体，以氧化所述伪栅极的顶面形成保护层。
可选地，在所述步骤s2中，所述层间介电层包括依次沉积的harp氧化物和teos氧化物。
可选地，所述氧化剂包括双氧水。
可选地，所述第三化学机械研磨的时间范围为10s～50s。
可选地，所述第一化学机械研磨、所述第二化学机械研磨和所述第三化学机械研磨分别在不同的研磨垫上进行。
可选地，采用具有所述层间介电层材料对所述研磨停止层材料的高选择比的研磨液执行所述第一化学机械研磨。
可选地，在所述步骤s5之后，还包括对所述半导体器件进行清洗的步骤。
可选地，使用包括氨水或氢氟酸的清洗液进行所述清洗。
可选地，在所述步骤s5之后，还包括以下步骤：
去除所述伪栅极，以形成栅极沟槽；
在所述栅极沟槽中的底部和侧壁形成功函数金属层；
在所述功函数金属层上形成金属层填充所述栅极沟槽，以形成金属栅极。
可选地，在所述若干伪栅极中的每个伪栅极的侧壁上形成有间隙壁。
综上所述，采用本发明的制造方法，在第三化学研磨过程中，使用双氧水对伪栅极的顶面进行氧化形成保护层，进而保护伪栅极的材料在之后的清洗步骤中不会损失，保持伪栅极的高度的均匀性，提高了器件的良率和性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1a-图1d示出了根据本发明的一个实施例的一种半导体器件的制造方法的相关步骤中所形成的结构的剖视图；
图2示出了根据本发明的一个实施例的使用的cmp设备的俯视图；
图3示出了本发明的一个实施例的方法与现有技术的多晶硅清洗前后的厚度测试数据对比图；
图4为本发明的一个实施例的一种半导体器件的制造方法的示意性流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面，参照图1a-图1d、图2至图4来描述本发明的一个实施例提出的一种半导体器件的制造方法。
示例性地，本发明的一个实施例的半导体器件的制造方法，包括如下步骤：
如图1a所示，提供半导体衬底100，在所述半导体衬底上形成有若干伪栅极101。
其中，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。作为示例，半导体衬底100的构成材料选用单晶硅。
在半导体衬底100中形成有隔离结构(未示出)，隔离结构可以为浅沟槽隔离(sti)结构或者局部氧化硅(locos)隔离结构，在本实施例中，隔离结构较佳地为浅沟槽隔离结构。示例性地，隔离结构可以将半导体衬底100分为nmos区和pmos区。半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。
伪栅极101的材料包括多晶硅或无定形碳，较佳地是多晶硅。
在一个示例中，形成伪栅极101方法为：依次在半导体衬底上沉积形成高k介电层(未示出)和伪栅极材料层，在所述伪栅极材料层上形成图案化的光刻胶层，所述光刻胶层定义了所述伪栅极101的形状以及关键尺寸的大小，以所述光刻胶层为掩膜蚀刻伪栅极材料层以及高k介电层，形成伪栅极结构。然后去除所述光刻胶层。上述伪栅极101的形成方法仅是示例性地，其他任何形成伪栅极101的方法均可适用于本发明。示例性地，所述伪栅极材料层为多晶硅层。可采用本领域技术人员熟知的任何沉积方法形成多晶硅层，例如化学气相沉积法(cvd)，如低温化学气相沉积(ltcvd)、低压化学气相沉积(lpcvd)、快热化学气相沉积(ltcvd)、等离子体化学气相沉积(pecvd)，也可使用例如溅镀及物理气相沉积(pvd)等一般相似方法。
高k介电层的k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，较佳地是氧化铪、氧化锆或氧化铝。可以采用cvd、ald或者pvd等适合的工艺形成高k介电层。高k介电层的厚度范围为10埃至30埃。
在所述若干伪栅极中的每个伪栅极的侧壁上形成有间隙壁。所述间隙壁的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。在本实施例中，间隙壁为氧化物和氮化物的叠层。形成间隙壁的工艺可以为本领域技术人员熟知的任何工艺，例如化学气相沉积。在间隙壁沉积的过程中不可避免的在伪栅极结构的上方也会形成间隙壁，但其会在之后的制程中被化学机械研磨或刻蚀去除。
接着，继续参考图1a所示，依次沉积研磨停止层102和层间介电层103，以覆盖所述半导体衬底100以及所述若干伪栅极101，其中所述层间介电层103的顶面高于所述伪栅极101的顶面。
研磨停止层102可用sicn、sin、sic、siof、sion等材料形成。本实施例中，较佳地，研磨停止层102的材料包括氮化硅。可采用cvd或者pvd等任何适合的沉积方法形成。
形成层间介电层103可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺。层间介电层102可为氧化硅层，包括利用热化学气相沉积(thermalcvd)制造工艺或高密度等离子体(hdp)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(usg)、磷硅玻璃(psg)或硼磷硅玻璃(bpsg)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，sog)、掺杂磷的四乙氧基硅烷(pteos)或掺杂硼的四乙氧基硅烷(bteos)。
在一个示例中，所述层间介电层103还可以包括依次沉积的高深宽比(harp)氧化物103a和teos氧化物103b。
接着，参考图1b所示，对所述层间介电层103进行第一化学机械研磨停止于所述研磨停止层102内。
示例性地，进行第一化学机械研磨，去除大部分层间介电层103，此过程研磨速率比较快，是一种粗研磨方式。采用具有所述层间介电层103材料对所述研磨停止层102材料的高选择比的研磨液执行所述第一化学机械研磨，例如，选择比大于等于50:1。在研磨液作用下，对层间介电层103的研磨速率远大于对研磨停止层102的研磨速率。示例性地，当层间介电层的材料为氧化物，刻蚀停止层的材料为氮化硅时，所述研磨液可以选用旭硝子公司(asahiglassco.ltd)的型号为ces333的研磨液。
一般的cmp设备均配备终点检测装置(epd)，以根据需要对研磨的终点进行检测。当材料被研磨到一个预设的目标厚度或目标材料(目标位置)时，终点检测装置即发出停止研磨的信号。在一个实例中，采用光学终点检测或电机电流终点检测对所述第一化学机械研磨的研磨终点进行检测。
接着，参考图1c，对所述层间介电层102进行第二化学机械研磨停止于所述伪栅极101的顶面上。
第二化学机械研磨为细研磨，第二化学机械研磨的抛光速度低于第一化学机械研磨的抛光速度。该步骤中，第二化学机械研磨停止于所述伪栅极101的顶面上，进而暴露伪栅极的顶面。在本实施例中，采用具有层间介电层103材料对研磨停止层102材料相同或相近的选择比的研磨液执行第二化学机械研磨，同时该研磨液还可具有对伪栅极材料的低的选择比，例如，日本fujimi的pl6116型号研磨液。由于选择比相同或相近，因此研磨速率相同或相近，在对层间介电层103研磨的同时还可对研磨停止层102进行研磨。示例性地，通过采用基于驱动电机电流变化的终点检测技术来检测第二化学机械研磨的终点，使第二化学机械研磨停止于伪栅极101的顶面上，以完全去除伪栅极上方的层间介电层103。
接着，参考图1d，对所述层间介电层103进行第三化学机械研磨，其中，在所述第三化学机械研磨过程中加入包括氧化剂的液体，以氧化所述伪栅极101的顶面形成保护层104。
示例性地，所述氧化剂包括双氧水。例如，进行所述第三化学机械研磨时，向研磨垫中加入包括双氧水的溶液。还可以采用双氧水和研磨液的混合溶液进行第三化学机械研磨。进一步地，所述第三化学机械研磨的时间范围为10s～50s。该第三化学机械研磨具有较低的研磨速率，其为化学抛光的过程，由于在此研磨过程中使用了包括双氧水的液体，多晶硅伪栅极的顶面被氧化形成保护层。该保护层可避免后续清洗过程中清洗液直接接触伪栅极而造成的多晶硅损伤和损失。
进一步，如图2所示，所述第一化学机械研磨、第二化学机械研磨和第三化学机械研磨分别在三个不同的研磨垫上进行，研磨速率依次减小。当研磨头从晶圆承载台22上拾取到晶圆21后，首先通过研磨头传输装置将研磨头移动至第一研磨垫处对晶圆进行第一化学机械研磨，所述第一化学机械研磨采用较高的研磨速率和力度对大部分层间介电层进行平面化和研磨，停止于研磨停止层上。第一化学机械研磨后去除了大部分的层间介电层。第一研磨结束后，将研磨头移动至第二研磨垫处对晶圆进行第二化学机械研磨，第二化学机械研磨对所述晶圆进行细研磨，研磨速率小于第一化学机械研磨，所述第二化学机械研磨去除了伪栅极以上的研磨停止层和层间介电层，暴露出伪栅极的顶面；最后，将研磨头移动至第三研磨垫处对晶圆进行第三化学机械研磨，第三化学机械研磨采用相较前两次化学机械研磨更低的研磨速度和力度，对晶圆进行化学抛光的同时，利用h2o2氧化伪栅极的顶面形成保护层。
之后，还包括清洗的步骤，本实施例中，使用包括氨水或氢氟酸的清洗液对半导体器件进行清洗。
图3示出了本发明的一个实施例的方法与现有技术的多晶硅清洗前后的厚度测试数据对比图。由图可以看出，采用本发明的方法，在清洗步骤前后，多晶硅层的损失接近为零，而采用现有技术的方法，发现晶圆上多晶硅厚度损失接近50埃。
上述步骤仅是金属栅极制作过程中的一些步骤，在对于制作完整的半导体器件还需其他的步骤，例如，之后还可进行以下步骤：去除所述伪栅极，以形成栅极沟槽；在所述栅极沟槽中的底部和侧壁形成功函数金属层；在所述功函数金属层上形成金属层填充所述栅极沟槽，以形成金属栅极。
参照图4，为本发明的一个实施例的一种半导体器件的制造方法的示意性流程图，用于简要示出整个制造工艺的流程。
步骤s401：提供半导体衬底，在所述半导体衬底上形成有若干伪栅极；
步骤s402：依次沉积研磨停止层和层间介电层，以覆盖所述半导体衬底以及所述若干伪栅极，其中所述层间介电层的顶面高于所述伪栅极的顶面；
步骤s403：对所述层间介电层进行第一化学机械研磨停止于所述研磨停止层内；
步骤s404：对所述层间介电层进行第二化学机械研磨停止于所述伪栅极的顶面上；
步骤s405：对所述层间介电层进行第三化学机械研磨，其中，在所述第三化学机械研磨过程中加入包括氧化剂的液体，以氧化所述伪栅极的顶面形成保护层。
综上所述，采用本发明的制造方法，在第三化学研磨过程中，使用双氧水对伪栅极的顶面进行氧化形成保护层，进而保护伪栅极的材料在之后的清洗步骤中不会损失，保持伪栅极的高度的均匀性，提高了器件的良率和性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。