通常，本发明涉及半导体和微电子领域。更具体地，本发明的某些方面涉及基于半导体的超级电容器(semiconductor-basedsupercapacitors)，而本发明的另一些方面涉及多孔半导体的制造。
背景技术：
基于高表面积碳的材料(highsurfaceareacarbonbasedmaterials，例如活性炭、碳化物衍生碳、碳纳米管或石墨烯)通常用作超级电容器电极。
特别是，低成本活性炭已经大规模应用于商业超级电容器中。通常使用聚合物粘合剂和不同的涂覆工艺将碳材料施加在集电体上。
然而，由于这些工艺难以小型化并难以集成到微电子制造工艺中，所以最近已经提出了替代的精细加工和纳米加工工艺。有希望的加工方法包括，例如，从常见光刻胶材料生产高表面积碳(所谓的光刻胶衍生碳)，以及对可以通过微尺度(atmicroscale)激光还原生产的氧化石墨进行部分还原。
可以获得具有比电容为2.35fcm-3的激光图案化氧化石墨烯/还原型氧化石墨烯(go/rgo)微电容器，其运行非常稳定。在商业化之前，氧化石墨薄膜的生产和沉积仍然是待解决的问题。具有碳化硅衍生碳薄膜的装置也被证明具有高达0.7mfcm-2的电容，其与基于cnt的电极(cntbasedelectrodes)相当。该技术的一个缺点是高处理温度-在1050℃下进行石墨化。
英特尔公司的公开号为wo2011/123135a1的国际专利申请公开了电荷存储装置。该电荷存储装置包括通过隔板彼此隔开的第一和第二导电结构。第一和第二导电结构包括具有多个通道的多孔结构。每个通道具有到多孔结构表面的开口。
本申请人的公开号为wo2013/128082a1的国际专利申请公开了可集成的电化学电容器及其制造方法。电化学电容器包括：第一电极，其包括具有第一多孔部的第一刚性件，第二电极，其包括具有第二多孔部的第二刚性件，以及与第一多孔部和第二多孔部接触的电解质。通过该结构，无需在电极间设置隔膜来制造电化学电容器。
发明目的
虽然可以被蚀刻到高表面积的纳米多孔结构内，但到目前为止作为微型超级电容器材料的硅的应用却得到很少关注。多孔si(ps)直接作为电极材料的应用有助于实现容易地集成到现有的制造工艺中。
不幸的是，硅在常见的电解质中是电化学不稳定的，具有有限的润湿性和差的导电性能，从而导致ps超级电容器的整体电性能差。广泛认为ps的涂覆是一种降低电阻，提高稳定性的有吸引力的途径，但即使是涂覆的电极，其性能仍然比基于碳的片上超级电容器(carbonbasedon-chipsupercapacitors)低几个数量级，因为在端部，复合硅纳米结构的电阻不利地限制了功率密度。
wo2013/128082a1中公开的可集成的电化学电容器是相当难制造的。
如果可以操作，wo2011/123135a1中公开的电荷存储装置也是难以实施的。
进一步地，已经证明难以实现将电解质横向限定到电化学电容器或电荷存储装置内部的必要设计。沟槽两端的密封有时是相当困难的。
沟槽中的多孔半导体通道也是难以制造的。即使沟槽可以根据wo2013/128082a1中提出的方式制造，但在绝缘体上硅(soi)晶片的侧面用基于氟化氢的蚀刻液(hydrogenfluoridebasedetchingliquid)处理来生成soi中的介孔表面结构时，氟化氢剧烈地与绝缘体层反应，从而使绝缘体层在蚀刻液的作用下消失。因此，很难甚至无法利用绝缘体层作为超级电容器的载体结构。如果绝缘体层是完好的，也可以将绝缘体上硅晶片用于其他目的。
本发明的第一方面的目的是简化超级电容器或适合用作超级电容器的本体的坯件的制造。该目的可以通过独立权利要求1中的坯件，或并列的独立权利要求13中的超级电容器实现。
本发明的第二方面的目的涉及改善多孔硅的形成方法。该目的可以通过权利要求17的制造多孔硅卷(poroussemiconductorvolume)的方法，权利要求18的自限性蚀刻方法(self-limitingetchingmethod)，和多孔硅的成型方法来实现。
本发明的第三方面的目的是改进多孔半导体通道的制造方法。该目的可以通过用来选择性形成多孔半导体通道的第一、第二或第三方法来实现。
本发明的第四方面的目的是涉及在硅纳米结构中，特别是在微型超级电容器中，使用新型ps-tin混合材料。该目的可以通过在纳米结构中使用多孔硅(ps)-tin混合材料，特别是使用多孔硅(ps)-tin混合材料来制造微型超级电容器的方法来实现，该混合材料通过将块状硅电化学蚀刻成纳米多孔硅，然后进行tin高保形原子层沉积涂覆而制备。
本发明的第五方面的目的涉及在硅结构中制造电极，例如，该硅结构可以用于本发明的任一个其他方面的坯件或超级电容器中。该目的可以通过在硅结构中制造电极的方法来实现。
从属权利要求中描述了坯件，超级电容器和方法的有利方面。
发明优点
适合用作超级电容器的本体的坯件包括：第一多孔半导体卷和第二多孔半导体卷。第二多孔半导体卷由第一多孔半导体卷横向包围并且通过沟槽与第一多孔半导体卷隔开，沟槽适合于容纳电解质。第一和第二多孔半导体卷包括开口至沟槽的通道。
一个主要的优点是，沟槽的端部不再需要封闭(即，沟槽不需要横向封闭)，因为第一多孔半导体卷横向包围第二多孔半导体卷。因此，沟槽可以有利地(但并非必需)形成闭合的形状，如环形，圆形，也可以是矩形或任何形状。重要的是在沟槽相对侧的多孔半导体卷是彼此电隔离的，从而超级电容器的电极不会短路。
当第一多孔半导体卷和第二多孔半导体卷位于同一半导体层中并在整个层的高度上延伸时，可更容易地从沟槽的顶部进行坯件的封闭。以这种方式，甚至可以更好地利用半导体晶片卷的整个高度，从而便于半导体装置的进一步小型化。
当第一多孔半导体卷的沟槽侧边和第二多孔半导体卷的沟槽侧边各形成至少一个电极时，可以在界限分明的(well-defined)位置处进行与坯件(或坯件与超级电容器)的电连接。
当至少一个、两个或所有的电极的各自边缘已至少部分地涂覆时，可以提高超级电容器的稳定性，同时可以保持相对高的电容密度。最有利地，涂覆可通过原子层沉积或其他用于形成保形层的方法来进行，例如，通过使用tin或nbn，或包括tin或nbn的材料、化合物或合金。tin具有足够高的导电率，并且是电化学足够稳定的。除此之外或替代地，涂层可以是或包括导电氧化物或金属。
测试表明，其中第一多孔半导体卷和第二多孔半导体卷是或包括硅的坯件的原型表现出相对良好的稳定性。
当坯件还包括限定到第一多孔卷的底部，第二多孔卷的底部，以及沟槽的底部的绝缘层时，从沟槽的底部进行电解质的密封可以通过该结构来实现，因此不再需要在沟槽的底部进行后续密封步骤。
最有利地，绝缘层是或包括埋设的氧化物层和/或由半导体氧化物组成。半导体氧化物可与半导体相结合。
有利的是，坯件可以位于单面或双面抛光的硅晶片上，该硅晶片是包括绝缘体上硅层的绝缘体上硅晶片，坯件可以位于绝缘体上硅层的相对侧。优选地，坯件位于单面或双面抛光的硅晶片的n++或p++掺杂层中。坯件可以位于单面或双面抛光的硅晶片中，绝缘层覆盖在晶片的另一侧。优选地，坯件位于单面或双面抛光的硅晶片的n++或p++掺杂层中。在soi晶片中，在box层中的绝缘体可以是氮化物，而不是二氧化硅。
在本发明的原型中，确实使用了n++或p++掺杂的绝缘体上硅晶片，其中绝缘体是或由sio2组成。如果sio2层位于中间层中，则第一和第二多孔卷可以形成在晶片的任何一侧。然而，晶片的n++或p++掺杂的硅层下侧(基板或处理晶片)通常比soi层的硅层要厚得多。因此，如果基板侧用于坯件(或用于超级电容器)，则多孔卷可以制造得更大从而增加可获得的电容。
本发明的超级电容器包括通过坯件形成的本体，沟槽中容纳有电解质。第一多孔卷用作一个电极，第二多孔卷用作另一个电极。在电解质插入后，沟槽最优选通过合适的盖覆盖。
当超级电容器还包括通过紧贴于沟槽下方的层导通到电极的电接触点时，接触可从超级电容器的下方进行。以这种方式，位于沟槽下方的层可以作为超级电容器的加强层。进一步地，如果位于沟槽下方的层是埋设的氧化物(box)层，并且如果box层的相反侧上存在box层上的绝缘体上硅(soi)层，则不仅可以方便地进行超级电容器的接触，soi层还可用于制造集成到超级电容器组件的其他组件。
更有利地，超级电容器是无隔板超级电容器，其中沟槽中没有中间隔板或隔板，而是沟槽本身用作隔板。以这种方式，可避免独立的中间隔板或隔板插入到沟槽中。这可使得超级电容器的制造成本更低和/或体积更小。
选择性地形成开口到沟槽的多孔半导体通道的第一方法包括以下步骤：
-蚀刻半导体晶片的半导电的半导体层中的部分沟槽，该半导体晶片包括至少一个半导电的半导体层和至少一个埋设的氧化物层和/或至少一个由半导体氧化物组成的层和/或至少一个电隔离层(例如氮化硅层)，该蚀刻的硅层限定到埋设的氧化物层、半导体氧化物层或电隔离层，
以合适的浓度(特别是1：1、1：2、1：4或任何其他浓度)，通过使用基于氟化氢(hf)的蚀刻液(如hf：乙醇，hf：水，hf：水：乙醇，hw：异丙醇，hf：水：异丙醇，和/或与其它添加剂)，
由此通过在半导体晶片上施加电场来至少部分同时地进行蚀刻，
从而形成开口到沟槽的多孔半导体通道；
-除去基于氟化氢的蚀刻液；
-通过等离子蚀刻更深地蚀刻沟槽，直到到达埋设的氧化物层、半导体氧化物层或电绝缘层。
作为第一方法替代的选择性形成开口到沟槽的多孔半导体通道的第二方法包括以下步骤：
-通过等离子蚀刻法蚀刻半导体晶片的半导电的半导体层中的部分沟槽，该半导体晶片包括至少一个半导体层和至少一个埋设的氧化物层，至少一个由半导体二氧化物组成的层或至少一个电绝缘层(特别是氮化硅层)，蚀刻的半导体层限定到埋设的氧化物层、半导体氧化物层或电绝缘层，
-以合适的浓度(特别是1：1、1：2、1：4或任何其他浓度)，向部分沟槽施加基于氟化氢(hf)的蚀刻液(如hf：乙醇，hf：水，hf：水：乙醇，hw：异丙醇，hf：水：异丙醇，和/或与其它添加剂)，至少部分同时地在半导体晶片上施加电场，从而形成开口到沟槽的多孔半导体通道；
-除去基于氟化氢的蚀刻液；
-通过等离子蚀刻更深地蚀刻沟槽，直到到达埋设的氧化物层、半导体氧化物层或电绝缘层。
作为第一和第二方法替代的选择性形成开口到沟槽的多孔半导体通道的第三方法包括以下步骤：
-通过等离子体蚀刻法蚀刻半导体晶片的半导电的半导体层中的沟槽，该半导体晶片包括至少一个半导电的半导体层和至少一个埋设的氧化物层或至少一个由半导体二氧化物组成的层或至少一个电绝缘层(氮化硅层)，蚀刻的半导电的半导体层限定到埋设的氧化物层、半导体氧化物层或电绝缘层，从而沟槽延伸到所述氮化硅层，
-以合适的浓度(特别是1：1、1：2、1：4或任何其他浓度)，向沟槽施加基于氟化氢(hf)的蚀刻液(如hf：乙醇，hf：水，hf：水：乙醇，hw：异丙醇，hf：水：异丙醇，和/或与其它添加剂)，至少部分同时地在半导体晶片上施加电场，从而形成开口到沟槽的多孔半导体通道；
-除去基于氟化氢的蚀刻液。所有三种方法适合于在包括开口到沟槽的多孔通道的半导体层中制备沟槽，而不破坏紧贴在半导体层的下方的埋设的氧化物层或半导体氧化物层。
以这种方式，例如，容易获得的位于可商购的绝缘体上硅晶片中的埋设的氧化物层，半导体氧化物层，或电绝缘层(尤其可以是氮化硅层)，可被用作坯件或所获得的超级电容器的加强层。进一步地，如果晶片包含在埋设的氧化物层、半导体氧化物层或电绝缘层的另一侧上的其他硅层，则该层不仅可以方便地接触超级电容器的电极，而且可以可选地在同一组件上集成其他微电子组件。
优选地，在选择性形成开口到沟槽的多孔半导体通道的第一、第二和/或第三方法中，蚀刻沟槽来将半导体晶片的层以下列方式划分为第一多孔半导体卷和第二多孔半导体卷：
-第二多孔半导体卷由第一多孔半导体卷横向包围；和
-第二多孔半导体卷通过沟槽与第一多孔半导体卷隔开，该沟槽适合于容纳电解质，其中第一和第二多孔半导体卷包括开口到沟槽的通道。
以这种方式，如果该组件将被用作超级电容器，可以改进在半导体层中制备沟槽的方法，以便在垂直方向从下方限制将要加入到沟槽中的电解质，该半导体层包括开口到沟槽的多孔通道，该方法不会破坏紧贴在半导体层的下方的埋设的氧化物层、半导体氧化物层或电绝缘层。以这种方式，不仅能够省略沟槽端部的密封。因为只需要在沟槽的顶部进行电解质的密封，所以本领域技术人员可以理解这在超级电容器的制造中可以提高密封准确度，或在制造过程中更省力。
优选地，在选择性形成开口到沟槽的多孔半导体通道的第一，第二和/或第三方法中，通过使用原子层沉积在沟槽上至少部分地涂覆有导电材料、化合物或合金，例如，特别有利地涂覆有tin。除了tin，也可以使用nbn和/或导电氧化物或金属。如果是制造超级电容器，在保证足够大的电容的情况下，可以增加得到的超级电容器的稳定性。
如果沟槽被至少部分地涂覆，则优选地从沟槽的底部(如果不完全，至少部分地)除去导电材料、金属、化合物、氧化物或合金。如果得到的产物将被用作超级电容器，这是特别有用的，因为在这种方式中，可以很好地避免电极的意外短路。尽管完全除去该材料、金属、化合物、氧化物或合金可能是困难的，但也足以基本上除去，从而避免通过残存物引起的沟槽短路。
有利的是，所有这三种方法用于制备本发明第一方面的适合用作超级电容器本体的坯件，或本发明第一方面的超级电容器。
半导体可以是硅或包括硅。替代地或另外地，半导体晶片可以是单面或双面抛光的绝缘体上硅晶片或接合至氮化硅层的单面或双面抛光的硅晶片。
在硅纳米结构中使用多孔硅(ps)-tin混合材料的方法在超级电容器的小型化中是有用的，该混合材料通过将块状硅电化学蚀刻成多孔硅，然后进行tin高保形原子层沉积涂覆而制备。
制造多孔硅卷的方法，包括步骤：
-在包括半导电硅层的硅结构上设置电场；
-将基于氟化氢的蚀刻液(特别是氟化氢和乙醇的混合物)引入到半导电硅层中，来选择性地在半导电硅层中形成多孔硅卷，使得由蚀刻液形成的通道的方向由电场线引导。
除了选择性形成方法，在用于制造多孔硅卷的自限性蚀刻方法中，硅结构还包括限定到半导电硅层的非导电层，如box层、sio2层或电绝缘层(特别可以是氮化硅层)。多孔硅以自限制的方式形成在半导电硅层中，使得多孔硅限定到电绝缘层。
多孔硅结构的成形方法包括除去硅结构中的一些多孔硅的步骤，该硅结构通过从入口位置引入蚀刻液到硅结构中获得，其中多孔硅的除去通过在入口位置进行等离子蚀刻来完成。以这种方式，可以增加多孔硅结构对液体电解质的渗透性，因为通常地，在蚀刻液引入后，通道在入口位置更薄，并在更深的位置更宽。所以当入口位置周围的多孔硅至少部分地通过等离子体蚀刻除去时，通道的较宽部分作为电解质通道的开口。
在制造硅结构中的电极的方法中，沟槽涂覆有导电层(特别是tin和/或nbn和/或至少一种导电氧化物或金属)，并且所施加的涂层，然后从沟槽的底部通过等离子体蚀刻除去。
附图说明
在下文中，参照附图更详细地描述本发明，其中：
图1示意性地示出具有nacl电解质的多孔硅-tin-电解质-tin-ps超级电容器的结构图；
图2是在初始阶段生长的tin层的一个ald循环的第一部分的示意性3d图；
图3是在中间阶段生长的tin层的一个ald循环的第二部分的示意性3d图；
图4是几个ald循环之后的tin层的示意性3d图；
图5是通过选择性形成多孔硅进行多孔硅制造的扫描电子显微镜图；
图6示出了通过自限性蚀刻进行多孔硅制造的图；
图7是具有通过图案化的氮化硅掩模层蚀刻的圆形多孔硅区域的直径为150mm的硅晶片的视图；细节是其截面的扫描电子显微镜图；
图8示出了从图7的soi晶片制备的样品图；
图9是在20nm厚的tin层的ald保形涂覆前(原型)的图7的多孔硅层的底部的较大倍率的sem图；
图10是在20nm厚的tin层的ald保形涂覆后的图7的多孔硅层的底部的较大倍率的sem图；
图11是本发明的样品与其他样品数据相比的ragone图；
图12示出了包括由被pdms圈隔开的两个多孔硅电极组成的样品m47(nacl)(图8)的测量图；
图13示出了样品m50(teabf4/pc)的测量图；
图14示出了样品的简化等效电路图；
图15示出了具有水性(#a)和有机(#o)电解质的电池在1.0ma时的电化学特性图(恒电流充/放电曲线图)；
图16示出了与50mωesr串联的3fedlc的理论循环伏安曲线图；
图17示出了与50mωesr串联的3fedlc的测量循环伏安曲线图；
图18示出了没有涂层的多孔硅电极的测量循环伏安曲线图；
图19示出了样品m50(具有有机电解质的样品#o)在-2.0到+2.0v窗口内以100mv/s的扫描速率下进行21、200、1,000、3,000和5,000循环时的循环伏安特性曲线；
图20示出了样品m47(具有水性电解质的样品#a)在-1.0到1.0v窗口内以100mv/s的扫描速率下进行3、1,000和2,000循环时的循环伏安特性曲线；
图21是通过等离子蚀刻在n+si晶片中制造的soi层中的沟槽的sem图；
图22是通过等离子蚀刻在n-si晶片中制造的soi层中的沟槽的sem图；
图23是高度掺杂的n+soi晶片中的两个平行沟槽的截面的sem图；
图24示出了两种可以用来制造超级电容器的坯件的结构图；
图25示出了从soi芯片的处理层(handle)的背侧蚀刻的沟槽或蚀刻到在顶部具有绝缘体层的dsp晶片的沟槽的图；
图26a和27b示出了从处理侧切割为单独的芯片后的图25的处理晶片的图；
图27a和28b示出了从soi侧切割为单独的芯片后的图25的处理晶片的图；
图28示出了从第一种坯件制造的超级电容器的图；
图29示出了从第二种坯件制造的超级电容器的图；
图30a示出了接触点的俯视图；
图30b和30c示出了沟槽的仰视图；
图31是深度蚀刻的沟槽的sem图；
图32是多孔硅的形成过程的sem图；
图33是从沟槽的底部除去多孔硅的过程的sem图；
图34是表示沟槽的侧壁的多孔硅的sem图；
图35是通过原子层沉积进行tin沉积的一组sem图；
图36是tin涂覆的多孔硅的一组sem图；
图37a至37d是从沟槽的底部除去tin的过程的sem图；
图38示出了本发明用于测量的样品架；
图39a和39b示出了超级电容器的测量循环伏安曲线图。
在所有的附图中，相同的附图标记指代相同的技术元件。
使用的参考编号列表：
1半导电硅层
2掩膜
3多孔硅
4电绝缘层
5soi晶片
6硅芯片
7聚二甲基硅氧烷(pdms)层
8样品
9涂覆的多孔硅
10沟槽
11soi层
12box层
13处理层
14n+si晶片
14’n-si晶片
14”高度掺杂的n+soi晶片
14”’n++或p++掺杂的dspsoi晶片
14””n++或p++掺杂的dspsi晶片
14””’处理晶片
15电绝缘层，优选氮化物(si3n4)层
16lto/psi/金属层
17a坯件(基于dspsoi晶片)
17b坯件(基于dspsi晶片)
17坯件
18、19接触点
20其他微电子组件
21第二卷(横向内卷)
22第一卷(横向外卷)
23密封盖
24电解质
25超级电容器
26微电子装置
具体实施方式
i.简介：夹心式超级电容器
已经证明，通过将块状si电化学蚀刻体成介孔si，然后进行tin(图1、2、9、10和11)高保形原子层沉积涂覆制备的ps-tin混合材料，为阻碍硅纳米结构和多孔si在微型超级电容器中广泛利用的顽固问题提供了有吸引力的解决方案。
在图1中，多孔硅中的通道以简化的方式描绘为垂直通道并由水平沟槽分隔。将例如溶解在水中的nacl的电解质引入到沟槽中，使得它也可以进入通道。在图1中，白色圆圈(whitecircles)表示na+离子，闭合圆圈(closedcircles)表示cl-离子。
图2示出了用于形成tin的ald循环的ticl4脉冲。图3示出了用于形成tin的ald循环的nh3脉冲。图4示出了在图2和3中示意性地示出的几个循环之后的tin层。
在图11的ragone图和表1中总结了文献中报道的不同方法获得的具有片上应用潜能的材料与本发明的ps-tin混合材料的能量密度和功率密度的比较结果。
表1：
具有水性和有机电解质的装置的特性。通过恒电流充/放电测量的具有两个对称硅电极的装置的电容值和考虑了ps面积和厚度的比体积值(specificvolumetricvalues)。下面报告的测量使用图8所示的超导体结构进行。
本发明研究的ps-tin混合超级电容器结构示于图1、2、3、4、9、10、11和12中。如图2至图4所示，通过原子层沉积(ald)，将约10-20nm厚的tin层涂覆在孔径为10nm至100nm范围内的多孔硅(图9)上。
即使对于具有高纵横比的结构，ald也能提供保形涂层，而在超级电容器中，tin可以为普通电解质提供所需的良好导电性和化学稳定性。
当用来涂覆具有纵横比超过1/1000的结构时，所使用的tin的ald工艺具有极高的保形性。本发明的tin层的电阻率为0.16mω-cm，而第一原型的电阻率约为0.6mω-cm，与其他数据相当。
由于si具有较高的电阻率(即使重掺杂，记住虽然硅是导电的但导电性比tin涂层低)，tin良好的导电性也是至关重要的，而在高表面积的硅纳米结构中，由于陷阱、量子限制和耗尽效应，电阻会进一步增加。在tin涂覆之前和之后的ps结构的扫描电子显微镜(sem)图分别示于图9和10中，证实了tin涂层的共形性。此外，与原型多孔si相比，涂层将ps转化为高亲水性的，改善了水性电解质在孔内的填充。
使用微电子工业典型的标准工具和工艺，在150mmsi晶片(图7)上进行tin涂覆的ps电极的制造，包括光刻、形成ps和ald。为了测试和比较未涂覆的ps电极和ps-tin混合电极的可行性，在实验中使用了基于nacl的水性电解质(naclbasedaqueous)和有机teabf4/pc电解质。
装置#a(水性电解质)和#o(有机电解质)的参数统计在表1中。
曲线的三角形、几乎对称的形状是edlc表现良好的特征。从充-放电曲线评估的超级电容器的效率是高的，在使用水性和有机电解质时分别为88％和83％。使用没有tin涂层的多孔硅电极的装置的恒电流充-放电表征表现出和edl电容器一样差的性能，这与先前文献关于si装置的报道是一致的。
ps-tin超级电容器的小信号频率响应可以通过nyquist图进行验证，其中阻抗的虚分量z”相对于实分量z’作图。在测量中，本发明的装置的几乎纯的电容行为都是由小的实分量和高的拐点频率来表示的，其中极坐标曲线的角度接近45°。样本#o的拐点频率为400hz，样本#a的拐点频率为200hz。高频率部分的半圆表示电解质和多孔电极之间的电荷转移产生极小的电阻，即描述离子到多孔电极的扩散的warburg阻抗很小。通过外推极坐标曲线的直线垂直部分与z'轴相交，从nyquist图中可以看出，样本#a和#o的等效串联电阻(esr)值分别为5ω和18ω。这与图15的脉冲串联测量获得的esr值很一致：对于#a和#o，分别为5ω和17ω。
通过广泛的循环伏安法(cv)测量(图20和19)进一步研究了ps-tin混合电极的性能。在不同扫描速率下对水性和有机电解质获得的曲线几乎是理想的矩形形状，归一化cv曲线表明电容变化很小(图20和19)，证实了几乎纯的edlc行为。这种行为是基于si的纳米结构(si-basednanostructures)无法比的，实际上，本发明未涂覆的样品也显示出非常不理想的行为。在图20中示出了用具有水性电解质的装置(装置#a)测量的cv曲线。在接近水性电解质的最大电压窗口的-1.0v到+1.0v的电压窗口内进行3、1000和3000次充-放电循环期间，该装置表现出良好的稳定性。在0.5v到1.0v的电压窗口内进行更长的循环测量。
测量表明电容保持高达13,000个循环(受可用测量时间的限制)。电容的初始瞬态/下降可能与tin顶层的部分氧化和/或电解质的分解产物阻塞最小孔或加热有关。
cv曲线不含氧化和还原相关的电流峰，证实了tin涂层在水性电解质中的稳定性。具有有机电解质的装置可以在较高电压下工作，产生较高的最大功率。高达2.5v的循环伏安法扫描表明，在高于2.0v时，充电电流开始增加，这可能与有机电解质中水分的存在有关。在-2.0v到+2.0v窗口内测量电容保持。cv曲线显示出几乎完美的矩形。在前300个循环期间观察到电容快速下降，类似于水性电解质的结果，之后电容缓慢接近初始值。在1.0v和2.0v电压窗口(13,000个循环)内更长的cv测试也表明良好的电容保持，与使用水性电解质的样品相似。
本发明的ps-tin混合装置的比电容值确认了ald涂层的成功作用(表1)。本发明的ps-tin混合装置的体积能量和功率图-微电容器的品质参数图与其他方法相当(表1和图11)。这两个量比掺杂和涂覆的硅纳米线或氮化钛纳米线或光刻胶衍生碳的相应值大至少两个数量级。本发明的样品#o的功率密度值为500w/cm3，其比先前文献报道的基于硅纳米结构的超级电容器的功率密度至少大150倍。只有最近的石墨烯超级电容器表现出类似的功率密度。
在图11中，
-阴影圆圈表示sic；
-阴影三角形表示tin纳米线；
-阴影菱形表示a/0.1mmpdms；
-阴影正方形表示o/0.1mmpdms；
-加号表示su-8碳；
-星型代表rgo；
-十字形表示激光写入go；
-空心(open)菱形表示a/2.0mmpdms；和
-空心正方形表示o/2.0mmpdms。
ps-tin混合电极有助于用于局部储能的可扩展的小型脚印超级电容器的片上集成。集成的一个有吸引力的途径是部分利用硅芯片的体的体积，否则其仅仅用作用于集成的微型和纳米装置的非功能平台。
如果，例如，采用标准的si芯片，并使用从表1的值中获得超级电容器的50％体积，则可以获得每1mm2使用水性(有机)电解质的芯片的电容为1mf(0.6mf)，能量为0.6mj(1.5mj)和功率为20mw(169mw)。这些值对于片上集成非常有吸引力，并且比通过常规方法获得的基于固体-固体电容器的装置的值大至少三个数量级。通过优化孔隙度，ald涂层和电解质可以实现进一步改善。
总之，本发明结合了si的电化学蚀刻和tin的原子层沉积，并开发了纳米多孔si-tin混合电极，其可用于高性能微型超级电容器。这些混合电极表现出高效和稳定的操作性能，达到基于碳的材料(carbonbasedmaterials)的性能水平，而原型硅纳米结构由于化学不稳定性和高电阻率而不能直接用作超级电容器电极。用于微型超级电容器的多孔硅的重要因素是与标准硅微加工工艺的相容性，以及利用用于超级电容器的硅芯片的非功能体积的能力，这两个因素有助于片上集成。
ii.方法
a)多孔硅的制备
这里描述了用作本发明测试结构的样品的制造方法，旨在优化多孔硅/tin电极的结构。
使用重掺杂的直径为150mm(100)取向的电阻率为1-4mωcm的p型硅晶片(掺杂浓度(doping)为2.75×1019-1.3×1020cm-3)作为初始材料。也可以使用(110)和(111)晶片，同样也可以选择任何其它电阻率范围。
通过低压化学气相沉积(lpcvd)技术沉积200nm厚的氮化硅层，以形成用于形成多孔硅的掩模。通过uv光刻和等离子体蚀刻对氮化硅掩模进行图案化，得到20个相同的圆形窗口(图7)，每个窗口直径为1.4cm。通过在含有1：4的50％hf和乙醇溶液的商业蚀刻池(ammt，德国)中对整个硅晶片进行电化学蚀刻来制备多孔硅窗口。如通过重量测量评估地，ps层的孔隙率为87-88％。将单个多孔电极层(6μm厚，面积1.5cm2)的质量评价为0.27mg。
b)原子层沉积
在
组装和填充电解质。将加工的晶片切割成23×23mm2的芯片，其中心处具有单个多孔区域。
在中间的具有多孔硅区域的两个硅芯片之间夹有聚二甲基硅氧烷(pdms)框架。约2毫米厚的pdms框架由sylgard184制备，并用作电解质的存储器。
硅芯片和pdms通过粘结连接在一起。使用注射器将电池充满电解质。本发明使用1mnacl水溶液(水性电解质)和0.5mteabf4的pc溶液(四氟硼酸四乙基铵的碳酸丙烯酯溶液，有机电解质)。
检验和测量技术。制备和tin涂覆的多孔硅层用
对上述对称结构进行电性能表征。用arbin超级电容器测试站(arbininstruments，美国)测量在0.1ma和1.0ma时的恒电流充-放电曲线。arbin测试站也给出了脉冲测量esr。在循环伏安法(cv)扫描和电化学阻抗谱中，本发明使用了iviumtech恒电位仪(iviumtechnologies，荷兰)。
换句话说，很好地建立了使用多孔硅蚀刻和aldtin进行电极制造的理论背景，并用由具有pdsm环彼此连接的两个分开的电极组成的电容器结构进行测试。
本发明的结果是可重复的，并且表明使用我们开发的方法制造的结构如图8所示的夹心式微型超级电容器在电容、能量密度和功率密度方面优于目前已知的任何微型超级电容器。
iii.硅晶片内的超级电容器，以及用于其的坯件
在下文中，本发明描述了硅晶片内的超级电容器，以及用于其的坯件。超级电容器和坯件的结构的示例如图21至39所示。
本发明的概念验证示范例是在soi晶片的处理层(handle)内部和块状硅晶片内部制造的。装置显示出预期的行为，例如，对于具有沟槽(直径为1cm的环)的结构，其电容约为120μf。可以进一步优化装置的结构，特别是关于它们的几何形状和鲁棒性。
已经制造和表征了概念验证装置。其如预期运行。
微型超级电容器可以用作能量采集器、智能系统或独立装置中的集成储能装置。他们的使用领域包括能量采集、片上储能、智能系统、独立系统以及与电池的集成。
微型超级电容器的优点可能包括：小尺寸，高性能，可以直接集成在芯片上或芯片内部，可以使用处理晶片的其他未使用的体积，提高效率，是可扩展的，使用微电子工艺和材料制造，适用于异构集成，高能量和功率密度，电容是可扩展的，可以直接集成在芯片上或芯片内，或通过封装技术进行集成。
iv.多孔硅的选择性形成和自限性蚀刻
图5是表示选择性形成多孔硅3卷的扫描电子显微镜图。半导电硅层1(在下文中，术语“硅”可以用于半导电硅层)被si3n4掩模2掩蔽。通过蚀刻在硅中形成多孔硅3卷。
在包括半导电硅层1和掩模2的结构上设置电场。然后将基于氟化氢的蚀刻液(例如，特别是氟化氢和乙醇的混合物)引入硅层1中。蚀刻液在硅层1中产生多孔结构(即多孔卷3)，因此，由蚀刻流形成的通道倾向于跟随电场线，即它们被电场线引导。
本发明进一步改进了选择性形成多孔硅3卷的方法，本发明称之为自限性蚀刻。
图6示出了通过自限性蚀刻制造多孔硅3卷的图(左图是sem图像，右图是显示蚀刻通道孔隙形成细节的放大图)。除了半导电性硅层1之外，硅结构还包括限定到半导电硅层1的电绝缘层4(其可以是box层和/或sio2层和/或sin层)。
多孔硅3卷以自限制的方式形成在半导电硅层1中，使得多孔硅3限定到电绝缘层4。
图7示出了soi晶片5中的多孔硅蚀刻之后的soi晶片5。本发明从soi晶片5上切下芯片6，并将它们用于制备样品8(参见图8)，使得pdms层位于两个芯片之间。在soi晶片5下是soi晶片的sem图，显示出多孔硅3的结构。可以看出，通过选择性形成方法形成多孔硅3。
图9是多孔硅3的较大倍率图。
本发明还通过原子层沉积来涂覆多孔硅3。图10示出了涂覆的多孔硅9。本发明使用tin作为涂层。
图11是各种材料的ragone图。
图12和14示出了样品8、样品m47(图12，nacl)和样品m50(图13，teabf4/pc)的两电极测量图。在图10至20所示的测量中使用相同的测量原理。
图14示出了样品的简化等效电路图。除了电容c之外，样品8具有等效串联电阻resr和泄漏电阻rleak。
图15示出了样品m47(a)和m50(o)的恒电流充-放电曲线图。
图16示出了与50mωesr串联的3fedlc的理论循环伏安曲线图。图17示出了与50mωesr串联的3fedlc的实际(测量)循环伏安曲线图。
图18示出了具有多孔硅电极的样品8的测量循环伏安曲线图，其初始和两周后没有涂层(即由多孔硅3形成)。可以看出，多孔硅电极3不是非常稳定的，因此对于长期应用，它们是非常有限的。
v.沟槽制备
图21是通过等离子体蚀刻制造的soi层11中的沟槽10在n+si晶片14中的sem图。显示的是box层12和处理层13。
图22是通过等离子体蚀刻制造的soi层11中的沟槽10在n-si晶片14’中的sem图。
图23是示出高度掺杂n+soi晶片中的圆柱形沟槽的截面的sem图。可以看出，通过等离子体蚀刻，能够获得具有近似矩形形状的垂直侧壁。这有助于我们制造界限分明的多孔硅结构。
vi.超级电容器和用于其的坯件
图24示出了第一坯件17a的截面的一半和第二坯件17b的截面的一半。两个坯件17a，17b都是本发明的概念验证测试装置。
坯件17a基于(n++或p++掺杂)dspsoi晶片14”’。
通过使用上述方法形成沟槽10，并且在底部将其限定到box层。多孔硅3通过使用ald涂覆有tin以形成涂覆的多孔硅9。
接触点18、19穿过box层12以及soi层11，因此能够在soi层11中或soi层11上实现接触。这有助于将坯件17a集成到还包括其他微电子组件的芯片内结构中。
作为坯件17a的替代，坯件17b基于(n++或p++掺杂)dspsi晶片14””。可以看出，半导电硅层1限定到sin层15，其顶部具有lto层、psi层或金属层。
图25示出了从处理晶片14””’的背面蚀刻的沟槽10。处理晶片14””’可以特别是n++或p++掺杂的dspsoi晶片14”’或高度掺杂的n+soi晶片14”。
处理晶片14””’包括多个坯件17，其可以是坯件17a。处理晶片14””’还可以包括除了坯件17的其他微电子组件。
图26a和26b分别示出了从处理层13侧切成分离的芯片(坯件17和其他微电子组件20)后的处理晶片14””’，图27a和27b分别示出了从soi层11侧切成分离的芯片(坯件17和其他微电子组件20)后的处理晶片14””’。
可以理解，沟槽10将坯件17分成两个卷：作为横向外卷的第一卷22，其包围作为横向内卷的第二卷21。
接触点18(其可以是任何数量，从一到非常大的数量)与第一卷22接触。接触点19(其可以是任何数量，从一到非常大的数量)与第二卷21接触。通过使用更大数量的接触点，可以在超级电容器25的卷内进行更均匀的电荷转移。
图28示出了从坯件17a通过将电解质24添加到沟槽10中并且紧固23密封盖从顶部封闭沟槽10来制造的超级电容器25，使得电解质24不会从超级电容器29逸出。
图29示出了从坯件17b通过将电解质24添加到沟槽10中并且紧固23密封盖从顶部封闭沟槽10而制造的超级电容器25，使得电解质24不会从超级电容器25逸出。
两个超级电容器25可以包括其他的微电子装置26。如果超级电容器25由坯件17b制造，则至少一些微电子装置26优选地位于超级电容器25的soi层26中。
图30a示出了触点18、19的俯视图。它们被lto/psi/金属层16或soi层11包围。图30b和30c示出了沟槽10的仰视图，沟槽10将第一卷22(即横向外卷)与第二卷21(即横向内卷)隔开。如上所述，沟槽10可以具有任何闭合或非闭合形状，只要沟槽相对侧上的多孔半导体卷彼此电绝缘，超级电容器的电极就不会短路。
vii.本发明的样品和方法的选定细节
图31是半导电硅层1中的深度蚀刻的沟槽10的sem图。右图是较大倍率图。
图32是在多孔硅3中深度蚀刻的沟槽10的sem图。左下角的图是较大倍率图，右侧的图也是较大倍率图。沟槽10制造在处理晶片14””’的处理层13中。
图33示出了从沟槽10的底部除去多孔硅3的过程的图。蚀刻后可能需要除去多孔硅，特别是当图32所示的沟槽10的底部不能满足要求时。
图34示出了在沟槽10的侧壁上和通道的端部(即在多孔硅3和半导电硅层1(例如，soi层11)的界面处)的多孔硅3的图。
图35示出了通过原子层沉积进行tin沉积的图。底部的图是较大倍率图，第三个图是更大倍率图。沟槽10的侧壁涂覆有tin(即涂覆的多孔硅9)。
图36是图35所示的tin涂覆的ps的更大倍率的sem图。
图37a至37d示出从沟槽10的底部除去tin的过程的图。图37a和图37b分别示出了具有约78nm的tin层的沟槽的侧壁和底部的图。图37c和图37d分别示出了通过等离子体蚀刻从沟槽10底部除去tin之后的沟槽的侧壁和底部的图。
图38示出了用于测量的样品架的图。
图39a和39b示出了在硅晶片内制造的某些超级电容器的测量循环伏安曲线图。
图39a示出了具有aldtin涂层，没有多孔硅卷的超级电容器的测量结果。超级电容器的电容为4μf。
图39b示出了具有aldtin涂层和多孔硅卷的超级电容器的测量结果。超级电容器的电容为140μf。
总而言之，根据本发明的超级电容器25为小型化和集成的储能装置开辟了新的可能性。通常称为超级电容器的电化学双层电容器(edlc)为可用于小型化装置的短期大功率储能装置提供了有吸引力的可能性。利用大面积硅纳米结构(如多孔硅(ps))的超级电容器元件的片上或芯片内集成可以提供可扩展的片上解决方案。即使原型ps-电解质界面表现出差的电气特性和稳定性，并且ps的高电阻限制了功率提取，导致性能显著低于基于碳的片上超级电容器，本发明在该专利申请的基础上为超级电容器电极展示了一种新的基于si的混合纳米材料，其达到了最好的石墨烯电极的性能，并且可以应用于可扩展的片上储能装置。这种性能是通过用原子层沉积(ald)技术用超薄氮化钛层涂覆ps获得的。ps使得这些tin-ps混合电极具有大的有效面积，从而产生非常高的比电容(～4140μfcm-3)和能量密度(4.5jcm-3)值。由于tin层的低电阻率和化学稳定性，本发明的方法还提供了高功率密度(高达500wcm-3)和非常好的运行稳定性(超过13,000个循环)。
本发明不应被理解为仅限于所附权利要求，而应理解为包括其所有合法等同物。
尽管上述方法、装置和结构通过使用tin作为涂层进行了描述，但是目前我们认为可能还有其他合适的材料。这些候选材料包括：nbn和导电氧化物。
作为电解质24，除了水性电解质或有机(液体)电解质之外，还可以使用固体电解质，例如tio2。晶片内超级电容器可以容易地串联或并联连接以改变电压或总电容。