本发明涉及一种高压金属氧化物半导体(highvoltagemetal-oxide-semiconductor，以下简称为hvmos)晶体管元件，尤其是涉及一种高压横向双扩散金属氧化物半导体(highvoltagelateraldouble-diffusedmetal-oxide-semiconductor，hv-ldmos)晶体管元件。
背景技术：
在具有高压处理能力的功率元件中，双扩散金属氧化物半导体(double-diffusedmos，dmos)晶体管元件持续受到重视。常见的dmos晶体管元件有垂直双扩散金属氧化物半导体(verticaldouble-diffusedmos，vdmos)与横向双扩散金属氧化物半导体(ldmos)晶体管元件。而ldmos晶体管元件因具有较高的操作频宽与操作效率，以及易与其他集成电路整合的平面结构，现已广泛地应用于高电压操作环境中，如中央处理器电源供应(cpupowersupply)、电源管理系统(powermanagementsystem)、直流/交流转换器(ac/dcconverter)以及高功率或高频段的功率放大器等等。ldmos晶体管元件主要的特征为源极端所设置的低掺杂浓度、大面积的横向扩散漂移区域，其目的在于缓和源极端与漏极端之间的高电压，因此可使ldmos晶体管元件获得较高的击穿电压(breakdownvoltage)。
由于hvmos晶体管元件所追求的两个主要特性为高元件密度以及高击穿电压，且这两个要求常常是彼此冲突难以权衡的。因此目前仍需要一种可在高电压环境下正常运作，且满足高击穿电压但不致降低元件密度的解决途径。
技术实现要素：
本发明提供一种鳍状晶体管(finfet)元件，包含至少一鳍状结构，一第一导电型态掺杂阱以及一与之相邻的第二导电型态掺杂阱定义于该鳍状结构上，一凹槽位于该鳍状结构中，并位于该第一导电型态掺杂阱与该第二导 电型态掺杂阱之间，一绝缘层位于该凹槽内，以及一金属栅极横跨并位于该绝缘层上。
本发明另提供一种鳍状晶体管(finfet)元件，包含至少一鳍状结构，一第一导电型态掺杂阱以及一与之相邻的第二导电型态掺杂阱定义于该鳍状结构上，一区域边界位于该第一导电型态掺杂阱与该第二导电型态掺杂阱之间，一凹槽位于该鳍状结构中，并位于该第一导电型态掺杂阱与该第二导电型态掺杂阱之间，一绝缘层位于该凹槽内，以及一金属栅极横跨并位于该绝缘层上，其中该金属栅极的一侧壁与该区域边界对齐。
本发明提供一种具有ldmos结构的高压鳍状晶体管。通过设置一绝缘层在工作栅极下，不仅增加ldmos的源极至漏极的长度(也就是通道长度)，也同时提高ldmos的击穿电压。此外，本发明的高压鳍状晶体管结构可与目前现有的技术相容，却不会增加晶体管元件的大小。
附图说明
图1至图8绘示根据本发明第一较佳实施例的一具有横向双扩散金属氧化物半导体的高压鳍状晶体管的结构示意图，其中:
图1绘示鳍状结构位于一基底上；
图2绘示形成一绝缘层于该鳍状结构内；
图3绘示形成多个虚置栅极堆叠结构于该鳍状结构上；
图4-图5绘示形成多个外延层于该鳍状结构上；
图6绘示形成一绝缘层于该鳍状结构上，并对该些外延层进行一离子掺杂步骤；
图7-图8绘示形成多个金属栅极结构于该鳍状结构上。
图9至图10绘示根据本发明第二较佳实施例的一具有横向双扩散金属氧化物半导体的高压鳍状晶体管的结构示意图，其中:
图9绘示形成多个虚置栅极堆叠结构于一鳍状结构上；
图10绘示形成多个金属栅极结构于该鳍状结构上。
图11绘示根据本发明第三较佳实施例的一具有横向双扩散金属氧化物半导体的高压鳍状晶体管的结构示意图。
图12与图13绘示根据本发明另外两较佳实施例的具有横向双扩散金属氧化物半导体的高压鳍状晶体管的结构示意图。
主要元件符号说明
100高压鳍状晶体管
110基底
120鳍状结构
122凹槽
122a凹槽
122b凹槽
130绝缘层
130a绝缘层
130b绝缘层
142虚置栅极堆叠结构
143虚置栅极堆叠结构
143a虚置栅极堆叠结构
144栅极堆叠结构
144a栅极堆叠结构
144b栅极堆叠结构
144c栅极堆叠结构
144d栅极堆叠结构
145间隙壁
146栅极氧化层
146a栅极氧化层
148虚置栅极层
148b侧壁
149开口
150开口
152外延层
152a外延层
152b外延层
160绝缘层
170开口
172高介电常数层
182导电层
190通道
192栅极结构
193栅极结构
194栅极结构
194a栅极结构
s1源极掺杂层
d1漏极掺杂层
dp1第一掺杂层
p1垂直延伸部
p2水平延伸部
p3垂直延伸部
p4水平延伸部
z1第一导电型态掺杂阱
z2第二导电型态掺杂阱
v1垂直交界线
具体实施方式
图1至图8绘示根据本发明第一较佳实施例的一具有横向双扩散金属氧化物半导体(double-diffusedmetal-oxide-semiconductor，hv-ldmos)的高压鳍状晶体管(high-voltagefinfet)的结构示意图。以下依序介绍制作此具有横向双扩散金属氧化物半导体的高压鳍状晶体管的方法:
请参考图1，首先提供一基底110，例如一半导体基底。基底110上包含有至少一鳍状结构120。其中鳍状结构120定义有两个区域，分别是彼此相邻的一第一导电型态掺杂阱z1以及一第二导电型态掺杂阱z2，其中第一导电型态掺杂阱z1与第二导电型态掺杂阱z2具有互补的导电型态，举例来说，第一导电型态掺杂阱z1为一n型掺杂阱，而第二导电型态掺杂阱z2为一p型掺杂阱，或是第一导电型态掺杂阱z1为一p型掺杂阱，而第二导电型态掺杂阱z2为一n型掺杂阱。
接下来请参考图2，通过一曝光显影等方式，在鳍状结构120中形成一 凹槽122，其中凹槽122位于第一导电型态掺杂阱z1与第二导电型态掺杂阱z2的交界处，也就是说，凹槽122与第一导电型态掺杂阱z1以及第二导电型态掺杂阱z2皆有部分重叠。接着，一绝缘层130填入凹槽122中，其中绝缘层130并未填满凹槽122，而仅部分填入凹槽122之内，并在凹槽122内留有部分空间。因此，如图2所示，绝缘层130的顶面较鳍状结构120的顶面更低。
接着如图3所示，在凹槽122中部分填入绝缘层130之后，接着形成多个虚置栅极堆叠结构142于鳍状结构120上，以及至少一栅极堆叠结构144于鳍状结构120上并部分填入凹槽122内。此外，形成多个间隙壁145，分别位于虚置栅极堆叠结构142与栅极堆叠结构144的两侧。本实施例中，虚置栅极堆叠结构142可能位于第一导电型态掺杂阱z1或第二导电型态掺杂阱z2内，而栅极堆叠结构144则同时位于第一导电型态掺杂阱z1以及第二导电型态掺杂阱z2内。此外，各虚置栅极堆叠结构142彼此之间并不互相接触，也不与栅极堆叠结构144直接接触。
上述形成虚置栅极堆叠结构142、栅极堆叠结构144的方法如下:首先，形成一栅极氧化层146于鳍状结构120表面，以及覆盖于凹槽122的内部侧壁，接着再形成一虚置栅极层148(例如一多晶硅层)于栅极氧化层146，值得注意的是，虚置栅极层148填满凹槽122，且同时位于鳍状结构120的上方。接下来，进行一蚀刻步骤，移除部分的栅极氧化层146与虚置栅极层148，以形成虚置栅极堆叠结构142与栅极堆叠结构144。其中，因为栅极堆叠结构144填入于凹槽122，并且位于绝缘层130上，因此栅极堆叠结构144包含有一垂直延伸部p1以及一水平延伸部p2。其中垂直延伸部p1填满凹槽122并且位于绝缘层130上，水平延伸部p2则位于鳍状结构120上，并且跨越第一导电型态掺杂阱z1以及一第二导电型态掺杂阱z2。此外，本实施例中，垂直延伸部p1与水平延伸部p2的延伸方向较佳互相垂直。
值得注意的是，由于栅极堆叠结构144中的栅极氧化层146(图3中标示为栅极氧化层146a)沿着凹槽122的表面形成，例如通过一沉积步骤所形成，因此其具有一“倒ω”型剖面。此外，各虚置栅极堆叠结构142也同样包含有栅极氧化层146以及虚置栅极层148，但各虚置栅极堆叠结构142中的栅极氧化层146仅有一平坦剖面结构。
请参考图4与图5，如图4所示，在形成虚置栅极堆叠结构142与栅极 堆叠结构144之后，接着进行一蚀刻步骤，以在鳍状结构120中形成多个开口150，其中各开口150位于虚置栅极堆叠结构142两侧，或是位于栅极堆叠结构144两侧。接下来，如图5所示，可以选择性地形成多个外延层152于各开口150中，例如通过一选择性外延成长(selectiveepitaxialgrowth，seg)步骤或其他适合的方法，较佳而言，各外延层152的一顶面与鳍状结构120的顶面切齐，但不限于此。此外，本实施例中，包含有形成凹槽150与外延层152的步骤，但在其他实施例中，也可以省略形成凹槽与外延层的步骤，也属于本发明的涵盖范围内。
请参考图6，接下来，对各外延层152进行一掺杂步骤。此外，
在其他实施例中，若外延层没有形成，则对鳍状结构120进行一掺杂步骤。本实施例中，各外延层152皆被掺杂一具有第一导电型态的离子，而与第一导电型态掺杂阱z1具有相同的导电型态。其中，第一导电型态掺杂阱z1内且相邻绝缘层130一侧的一外延层152(标示为152a)，被掺杂之后形成一漏极掺杂层d1；另外，第二导电型态掺杂阱z2内且相邻绝缘层130旁的另一外延层152(标示为152b)，被掺杂后形成一源极掺杂层s1，而其余被掺杂后的外延层152则定义为第一掺杂层dp1，因此本实施例中，第一掺杂层dp1并不位于源极掺杂层s1与漏极掺杂层d1之间的区域。
在一实施例中，若第一导电型态掺杂阱z1为一n型掺杂阱，而第二导电型态掺杂阱z2为一p型掺杂阱，则上述的源极掺杂层s1、漏极掺杂层d1与第一掺杂层dp1皆可通过掺杂适当离子(例如磷、砷离子)而形成n型掺杂区。除此之外，外延层152例如为一硅磷外延层(phosphorus-doped-siliconepitaxiallayer)，以进一步提供通道拉伸应力，但不限于此。此时的高压鳍状晶体管即定义为一n型高压鳍状晶体管。
在另一实施例中，若第一导电型态掺杂阱z1为一p型掺杂阱，而第二导电型态掺杂阱z2为一n型掺杂阱，则上述的源极掺杂层s1、漏极掺杂层d1与第一掺杂层dp1皆可通过掺杂适当离子(例如硼离子)而形成p型掺杂区。除此之外，外延层152例如为一硅锗外延层(silicon-germaniumepitaxiallayer)，以进一步提供通道压缩应力，但不限于此。而此时的高压鳍状晶体管即定义为一p型高压鳍状晶体管。
接下来，可全面性于鳍状结构120以及虚置栅极堆叠结构142、栅极堆叠结构144上先形成一绝缘层(图未示)，上述绝缘层例如为氮化硅等绝缘材 质。接下来进行一平坦化制作工艺，例如化学机械研磨(cmp)，以移除多余的绝缘层，并且曝露出各虚置栅极堆叠结构142与栅极堆叠结构144。因此，多个绝缘层160形成于各外延层152上，其中绝缘层160填入虚置栅极堆叠结构142与栅极堆叠结构144之间的空隙，或是填入各虚置栅极堆叠结构142之间的空隙。
在上述漏极掺杂层d1、源极掺杂层s1与第一掺杂层dp1完成后，进行一金属栅极置换(replacementmetalgate,rmg)步骤，将虚置栅极堆叠结构142与栅极堆叠结构144置换成金属栅极。接着如图7至图8所示，金属栅极置换步骤包含:首先，将虚置栅极堆叠结构142与栅极堆叠结构144的虚置栅极层148移除，并形成多个开口170于各绝缘层160之间。上述移除的方式例如为一蚀刻步骤。值得注意的是，在本实施例的图7中，并未将栅极氧化层146移除，但在本发明的其他实施例中，栅极氧化层146可选择性随着虚置栅极层148被一并移除，也属于本发明的涵盖范围内。另外，若栅极氧化层146在此步骤中被移除，则后续在形成金属栅极之前，需重新形成另外一栅极氧化层于金属栅极的导电层与鳍状结构120之间，上述形成栅极氧化层的方法例如通过一原位蒸气生成(in-situsteamgeneration，issg)但不限于此。
接下来，如图8所示，依序形成一高介电常数层172于各开口170内，以及形成一导电层182于高介电常数层172上，以完成多个栅极结构192以及至少一栅极结构194，栅极结构192与栅极结构194皆包含有栅极氧化层146、高介电常数层172与导电层182。此外，栅极结构192与栅极结构194的形状分别与原先虚置栅极堆叠结构142与栅极堆叠结构144相同，因此栅极结构194同样包含有一垂直延伸部p3以及一水平延伸部p4(对应图3中的垂直延伸部p1以及水平延伸部p2)。
本实施例中，高介电常数层172包含有介电常数大于4的介电材料，例如选自氧化铪(hafniumoxide，hfo2)、硅酸铪氧化合物(hafniumsiliconoxide，hfsio4)、硅酸铪氮氧化合物(hafniumsiliconoxynitride，hfsion)、氧化铝(aluminumoxide，al2o3)、氧化镧(lanthanumoxide，la2o3)、氧化钽(tantalumoxide，ta2o5)、氧化钇(yttriumoxide，y2o3)、氧化锆(zirconiumoxide，zro2)、钛酸锶(strontiumtitanateoxide，srtio3)、硅酸锆氧化合物(zirconiumsiliconoxide，zrsio4)、锆酸铪(hafniumzirconiumoxide，hfzro4)、锶铋钽氧化物 (strontiumbismuthtantalate,srbi2ta2o9,sbt)、锆钛酸铅(leadzirconatetitanate,pbzrxti1-xo3,pzt)、钛酸钡锶(bariumstrontiumtitanate,baxsr1-xtio3,bst)、或其组合所组成的群组。而导电层182则可包含有功函数金属层以及/或是具有优良填充能力与较低阻值的金属或金属氧化物，例如钨(tungsten，w)、铝(aluminum，al)、铝化钛(titaniumaluminide，tial)或氧化铝钛(titaniumaluminumoxide，tialo)，但不限于此。到此步骤为止，本实施例的所述具有ldmos结构的具有ldmos结构的高压鳍状晶体管100已完成。
值得注意的是，上述栅极结构194位于源极掺杂层s1与漏极掺杂层d1之间，并且同时位于绝缘层130的正上方。本发明的其中一特点在于，在具有ldmos结构的高压鳍状晶体管100运作过程中，由于栅极结构194位于第一导电型态掺杂阱z1与第二导电型态掺杂阱z2的交界处，因此栅极结构194作为控制晶体管的通道开启与否的开关，可视为一工作栅极(workinggate)，而其余的栅极结构192则被视作为虚置栅极(dummygate)。本发明的目的之一在于提高ldmos的击穿电压(breakdownvoltage)，因此在栅极结构(工作栅极)194的下方设置有绝缘层130，绝缘层130位于源极掺杂层s1与漏极掺杂层d1之间，可避免晶体管的源极与漏极之间产生穿隧(punchthrough)现象，进而预防晶体管的源极与漏极之间产生漏电流。换句话说，由于设置绝缘层130，ldmos的通道190(由源极掺杂层s1至第一导电型态掺杂阱z1)仅能形成于绝缘层130的下方位置，因此ldmos的通道长度将会增加。通过绝缘层的设置，ldmos的击穿电压可有效地提升。与现有的ldmos结构相比，由于绝缘层130仅设置于鳍状结构120之内，因此虽然ldmos的通道长度增加，却不会占用更多元件表面积，所以每一单位的ldmos大小(从剖视图来看，即为源极掺杂层s1与漏极掺杂层d1之间的水平长度)并不会额外增加，本发明的结构适用于现有的具有ldmos结构的高压鳍状晶体管。
除此之外，本发明的另外一优点在于工作栅极(栅极结构194)包含有一垂直延伸部p1延伸入鳍状结构120中，因此在不额外增加整体元件面积的情况下，工作栅极接触到鳍状结构的面积增加，因此也可以一并提高工作栅极对于ldmos元件的控制性。
下文将针对本发明的高压鳍状晶体管结构的不同实施样态进行说明，且 为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明的各实施例中相同的元件以相同的标号进行标示，以利于各实施例间互相对照。
图9-图10绘示本发明第二较佳实施例的一具有横向双扩散金属氧化物半导体的高压鳍状晶体管的结构示意图。本实施例中，同样包含有一基底110、一鳍状结构120，且鳍状结构120上定义有第一导电型态掺杂阱z1与第二导电型态掺杂阱z2，以及一凹槽122位于第一导电型态掺杂阱z1与第二导电型态掺杂阱z2的交界处，一绝缘层130部分填入凹槽122中(请参考第一实施例所述的图1与图2)。与上述第一较佳实施利不同之处在于，本实施例中形成的栅极堆叠结构144a结构与上述第一较佳实施例所述的栅极堆叠结构144不同。详细而言，在形成栅极堆叠结构144之后(参考图3)，更进行一蚀刻步骤，以形成一开口149于部分凹槽122中，并将栅极堆叠结构144分割为两部分:一栅极堆叠结构144a与一虚置栅极堆叠结构143。本实施例中，栅极堆叠结构144a并未完整填满凹槽122，而且栅极堆叠结构144a的其中一侧壁148b与第一导电型态掺杂阱z1与第二导电型态掺杂阱z2的垂直交界线(图9中标示为v1)对齐，因此本实施例中栅极堆叠结构144a所包含的栅极氧化层146具有一“z”型剖面。
接下来，与第一较佳实施例相同，依序进行后续步骤，包含形成外延层、进行离子掺杂步骤、形成绝缘层以及进行金属栅极置换步骤等。上述步骤与第一较佳实施例所述的步骤相同，在此不在赘述。本发明第二较佳实施例最终完成的ldmos结构如图10所示，其中栅极结构194a的一侧壁与第一导电型态掺杂阱z1与第二导电型态掺杂阱z2的垂直交界线对齐，另外栅极结构193则位于栅极结构194a与漏极掺杂层之间。除此之外，其余各部件的特征、材料特性以及制作方法与上述第一较佳实施例相似，故在此并不再赘述。
在本发明的其他实施例中，如图11所示，其绘示本发明第三较佳实施例的一具有横向双扩散金属氧化物半导体的高压鳍状晶体管(high-voltagefinfet)的结构示意图。与上述第二较佳实施例的结构相似，栅极堆叠结构144b的其中一侧壁148b与第一导电型态掺杂阱z1与第二导电型态掺杂阱z2的垂直交界线(图9中标示为v1)对齐，而本实施例与上述第二较佳实施利不同之处在于，虚置栅极堆叠结构143a同时位于鳍状结构120表面上以 及部分凹槽122中。除此之外，其余各部件的特征、材料特性以及制作方法与上述第二较佳实施例相似，故在此并不再赘述。
在本发明的其他实施例中，如图12与图13所示，其绘示本发明另外两较佳实施例的具有横向双扩散金属氧化物半导体的高压鳍状晶体管的结构示意图。在一实施例中，凹槽122a的位置并不位于第一导电型态掺杂阱z1与第二导电型态掺杂阱z2的交界处，而是位于第一导电型态掺杂阱z1内(如图12所示)，而栅极堆叠结构144c位于凹槽122a内的绝缘层130a上。或是在其他实施例中，凹槽122b可能位于第二导电型态掺杂阱z2内(如图13所示)，而栅极堆叠结构144d位于凹槽122b内的绝缘层130b上。上述结构也属于本发明的涵盖范围内，除此之外，其余各部件的特征、材料特性以及制作方法与上述第一较佳实施例相似，故在此并不再赘述。
综上所述，本发明提供一种具有ldmos结构的高压鳍状晶体管。通过设置一绝缘层在工作栅极下，不仅增加ldmos的源极至漏极的长度(也就是通道长度)，也同时提高ldmos的击穿电压。此外，ldmos中的各元件，包含绝缘层、虚置栅极、工作栅极、源极掺杂层与漏极掺杂层都设置在同一高压鳍状晶体管内，因此本发明的结构并不会降低元件密度，换句话说，本发明的高压鳍状晶体管结构可与目前现有的技术相容，却不会增加晶体管元件的大小。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。