PLDMOS结构及其制造方法与流程

本发明涉及半导体领域，特别是涉及一种pldmos结构。本发明还涉及所述pldmos结构的制作方法。

背景技术：

在高压功率集成电路中常采用高压ldmos(横向扩散金属氧化物半导体)满足耐高压、实现功率控制等方面的要求，常用于射频功率电路。ldmos与晶体管相比，在关键的器件特性方面，如增益、线性度、开关性能、散热性能以及减少级数等方面优势很明显。ldmos由于更容易与cmos工艺兼容而被广泛采用。ldmos能经受住高于双极型晶体管3倍的驻波比，能在较高的反射功率下运行而没有破坏ldmos设备。ldmos管有一个低且无变化的互调电平到饱和区，不像双极型晶体管那样互调电平高且随着功率电平的增加而变化。这种主要特性允许ldmos晶体管执行高于双极型晶体管二倍的功率，且线性较好。ldmos晶体管具有较好的温度特性温度系数是负数，因此可以防止热耗散的影响。这种温度稳定性允许幅值变化只有0.1db，而在有相同的输入电平的情况下，双极型晶体管幅值变化从0.5～0.6db,且通常需要温度补偿电路。

如图1所示，是一种常见的pldmos结构，其包括：p型衬底中n型埋层，n埋层两侧的第一p型埋层和第二p型埋层，n型埋层、第一p型埋层和第二p型埋层上方的n型外延层，n型外延层上部第一n阱，第一n阱上部的n+注入区，n+注入区两侧位于第一n阱上部的第一p+注入区和第二p+注入区，第一n阱两侧n型外延层上部第一p型基区和第二p型基区，第一p型埋层上方的第一p阱，第二p型埋层上方的第二p阱，第二n阱位于第一p型基区和第一p阱之间的n型外延层中，第三n阱位于第二p型基区和第二p阱之间的n型外延层中，第一场氧位于第一p阱、第二n阱和n型外延层上方，第一栅氧位于第一p型基区上部，第三p+注入区位于第一场氧和第一栅氧之间的第一p型基区上部，第一多晶硅栅位于第一栅氧、第一p型基区、n型外延层和n阱上方，第二场氧位于第二p阱、第三n阱和n型外延层上方，第二栅氧位于第二p型基区上部，第四p+注入区位于第二栅氧和第二场氧之间的第二p型基区上部，第二多晶硅栅位于第二栅氧、第二p型基区、n型外延层和n阱上方。

上述结构的bv(击穿电压)受限于n型埋层至p型埋层的击穿电压和器件漏端至n型埋层的击穿电压，由于外延较薄且下方n型埋层的存在，使得器件耐压无法提升到70v以上，加长漂移区的长度耐压达到50v以上后基本不再增加；在标准bcd350ge工艺中，这两方面的限制使得器件只能满足40v的pldmos应用，无法实现更高的耐压(60v的应用)。

技术实现要素：

本发明要解决的技术问题是提供一种在标准bcd350ge工艺中能实现70v以上击穿电压的pldmos结构。本发明还提供了一种所述pldmos结构的制造方法。

为解决上述技术问题，本发明提供的pldmos结构，包括：p型衬底中的n型埋层，n埋层两侧的第一p型埋层和第二p型埋层，n型埋层、第一p型埋层和第二p型埋层上方的n型外延层，n型外延层上部第一n阱，第一n阱上部的n+注入区，n+注入区两侧位于第一n阱上部的第一p+注入区和第二p+注入区，第一n阱两侧n型外延层上部第一p型基区和第二p型基区，第一p型埋层上方的第一p阱，第二p型埋层上方的第二p阱，第二n阱位于第一p型基区和第一p阱之间的n型外延层中，第三n阱位于第二p型基区和第二p阱之间的n型外延层中，第一场氧位于第一p阱、第二n阱和n型外延层上方，第一栅氧位于第一p型基区上部，第三p+注入区位于第一场氧和第一栅氧之间的第一p型基区上部，第一多晶硅栅位于第一栅氧、第一p型基区、n型外延层和n阱上方，第二场氧位于第二p阱、第三n阱和n型外延层上方，第二栅氧位于第二p型基区上部，第四p+注入区位于第二栅氧和第二场氧之间的第二p型基区上部，第二多晶硅栅位于第二栅氧、第二p型基区、n型外延层和n阱上方；其中：n型埋层与第一p型埋层和第二p型埋层之间具有n型外延层和p型衬底。

进一步改进，第一p型埋层和第二p型埋层之间的具有多个n型埋层。

进一步改进，所述由多个n型埋层彼此之间具有n型外延层和p型衬底形成交替排列的结构。

进一步改进，所述由多个n型埋层彼此之间的距离和所述多个n型埋层其自身的宽度相等。

本发明提供上述任意一种pldmos结构的制造方法，包括：

1)在p型衬底上通过光刻定义出多个n型埋层区域，进行n型离子的高能注入，通过高温推进形成多个n型埋层；

2)通过光刻定义出p型埋层区域，进行p型离子的注入，通过快速退火形成p型埋层；

3)在p型衬底上生长n型外延层；

4)在n型外延层上光刻定义出p型基区区域，进行p型离子注入，通过高温推进形成p型基区；

5)生长氧化层并淀积氮化硅，由光罩定义有源区，并湿法刻蚀掉氮化硅，生长场氧在漂移区上方形成场氧，然后将氮化硅湿法去除；

6)通过光刻定义出n阱区域，并进行n阱的注入；

7)通过光刻定义出p阱区域，并进行p阱的注入；

8)生长栅氧并淀积多晶硅，光罩定义形成多晶硅栅；

9)离子注入形成p+注入区，作为源区和漏区；

10)将电极引出。

进一步改进，实施步骤1)时注入p型离子为锑。

进一步改进，实施步骤2)时注入p型离子为硼离子。

进一步改进，实施步骤4)时注入p型离子为硼离子。

本发明基于bcd350ge薄外延工艺(4.5um)通过对器件下方n型埋层结构的调整，形成n型埋层和没有n型埋层的交替结构，进而拉开外围n型埋层和n型埋层之间的空间，从而使得pldmos提高耐压40％，本发明能实现器件耐压达到70v以上。本发明的制造工艺与标准工艺完全兼容，不产生额外的光罩，节约生产成本。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是一种现有pldmos的结构示意图。

图2是本发明第一实施例的结构示意图。

图3是本发明第二实施例的结构示意图。

附图标记说明

1是p型衬底

2是n型埋层

3是第一p型埋层

4是第二p型埋层

5是n型外延层

6是第一n阱

7是第二n阱

8是第三n阱

9是n+注入区

10是第一p+注入区

11是第二p+注入区

12是第一p型基区

13是第二p型基区

14是第一p阱

15是第二p阱

16是第一场氧

17是第二场氧

18是第三p+注入区

19是第四p+注入区

20是第一栅氧

21是第二栅氧

22是第一多晶硅栅

23是第二多晶硅栅

具体实施方式

如图2所示，本发明一实施例，包括：本发明提供的pldmos结构，包括：p型衬底中的n型埋层，n埋层两侧的第一p型埋层和第二p型埋层，n型埋层、第一p型埋层和第二p型埋层上方的n型外延层，n型外延层上部第一n阱，第一n阱上部的n+注入区，n+注入区两侧位于第一n阱上部的第一p+注入区和第二p+注入区，第一n阱两侧n型外延层上部第一p型基区和第二p型基区，第一p型埋层上方的第一p阱，第二p型埋层上方的第二p阱，第二n阱位于第一p型基区和第一p阱之间的n型外延层中，第三n阱位于第二p型基区和第二p阱之间的n型外延层中，第一场氧位于第一p阱、第二n阱和n型外延层上方，第一栅氧位于第一p型基区上部，第三p+注入区位于第一场氧和第一栅氧之间的第一p型基区上部，第一多晶硅栅位于第一栅氧、第一p型基区、n型外延层和n阱上方，第二场氧位于第二p阱、第三n阱和n型外延层上方，第二栅氧位于第二p型基区上部，第四p+注入区位于第二栅氧和第二场氧之间的第二p型基区上部，第二多晶硅栅位于第二栅氧、第二p型基区、n型外延层和n阱上方；其中：n型埋层与第一p型埋层和第二p型埋层之间具有n型外延层和p型衬底。

如图3所示，在上述实施例的基础上进一步改进，第一p型埋层和第二p型埋层之间的具有多个n型埋层。

在图3所示实施例的基础上进一步改进，所述由多个n型埋层彼此之间具有n型外延层和p型衬底形成交替排列的结构。

进一步改进，所述由多个n型埋层彼此之间的距离和所述多个n型埋层其自身的宽度相等。

本发明提供上述任意一种pldmos结构的制造方法，包括：

1)在p型衬底上通过光刻定义出多个n型埋层区域，进行n型离子的高能注入，通过高温推进形成多个n型埋层；

2)通过光刻定义出p型埋层区域，进行p型离子的注入，通过快速退火形成p型埋层；

3)在p型衬底上生长n型外延层；

4)在n型外延层上光刻定义出p型基区区域，进行p型离子注入，通过高温推进形成p型基区；

5)生长氧化层并淀积氮化硅，由光罩定义有源区，并湿法刻蚀掉氮化硅，生长场氧在漂移区上方形成场氧，然后将氮化硅湿法去除；

6)通过光刻定义出n阱区域，并进行n阱的注入；

7)通过光刻定义出p阱区域，并进行p阱的注入；

8)生长栅氧并淀积多晶硅，光罩定义形成多晶硅栅；

9)离子注入形成p+注入区，作为源区和漏区；

10)将电极引出。

进一步改进，实施步骤1)时注入p型离子为锑。

进一步改进，实施步骤2)时注入p型离子为硼离子。

进一步改进，实施步骤4)时注入p型离子为硼离子。

以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。