一种减少光刻标记图形损失的方法和半导体结构与流程

本发明涉及半导体集成电路制造领域，特别涉及一种减少光刻标记图形损失的方法和半导体结构。

背景技术：

半导体技术正持续朝向缩小外观尺寸的方向发展，持续缩小至65纳米、45纳米甚至更小。伴随着半导体制造技术的发展线宽越来越小，光刻图形线宽的误差以及光刻图形缺陷对芯片制造过程中的电性的影响也越来越明显。如何在光刻的过程中减少光刻图形缺陷是工艺人员不得不考虑的问题。光刻图形缺陷的产生的原因很多，例如光刻胶缺陷、光刻设备的异常都有可能导致光刻图形缺陷。其中光刻标记图形的异常就是导致光刻设备产生光刻图形缺陷的原因之一，因此用以制造小的外观尺寸的光刻定位标记图形要求也越来越高。光刻标记图形缺失严重的会导致光刻设备无法识别，设备异常报警。光刻标记图形缺失同时也会影响光刻设备的光刻精度，导致芯片的电性产生异常，影响芯片的良率。

现有工艺是先在半导体衬底上形成控制栅，控制栅由多晶硅和氮化硅组成，通过刻蚀控制栅中间表面，形成中间凹陷的图形，之后在具有中间凹陷图形的控制栅表面生长多晶硅填充，最后通过CMP(即化学机械平坦化)多晶硅的表面至控制栅层。由于控制栅层表面材料为氮化硅，其中氮化硅的莫氏硬度为9，多晶硅的莫氏硬度为7，其硬度远大于多晶硅，在CMP过程中，两者的莫氏硬度相差较大，抛光速率不一样，导致多晶硅与氮化硅表面接触的地方光刻标记图形损失较大，影响产品在线监测的准确性。

技术实现要素：

本发明提供了一种减少光刻标记图形损失的方法和半导体结构，解决以上所述技术问题。

本发明解决上述技术问题的技术方案如下：一种减少光刻标记图形损失的方法,包括以下步骤：

步骤1，在半导体衬底上沉积控制栅层；

步骤2，对所述控制栅层的预设位置进行刻蚀直到露出所述半导体衬底，形成至少一个凸起图形；

步骤3，在所述凸起图形上表面以及凸起图形外侧沉积介质层；

步骤4，对所述介质层的上表面进行化学机械平坦化处理，直至露出所述凸起图形的上表面。

本发明的有益效果是：本发明的技术方案通过改变光刻版图，将刻蚀控制栅层中间区域改为刻蚀控制栅层的边缘区域，即相对现有技术，本发明对控制栅层的刻蚀区域较大，形成的凸起图形宽度较小同时沉积的介质层面积也较大，从而使凸起图形上表面与介质层接触面积变小，减少在CMP过程中介质层与凸起图形上表面的CMP速率不一样导致的光刻标记图形的损失。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步，步骤2中，采用干法刻蚀方法形成所述至少一个凸起图形，所述至少一个凸起图形组合形成光刻标记图形。

采用上述进一步方案的有益效果是：干法刻蚀得到的图形精度高，不会出现湿法腐蚀产生的侧腐蚀，保证了凸起图形的完整性。

进一步，所述凸起图形为长方体状凸起图形。

进一步，所述控制栅层为多层结构，自下而上依次为多晶硅层和氮化硅层，所述多晶硅层沉积在半导体衬底上。

进一步，所述凸起图形的宽度范围为90nm～150nm，所述凸起图形的高度范围为200nm～300nm。

进一步，步骤1中，采用低压化学气相沉积方法沉积所述多晶硅层和氮化硅层。

采用上述进一步方案的有益效果是：采用低压化学气相沉积方法，即LPCVD方法生长的多晶硅层均匀性好，台阶覆盖性好，成本低，广泛应用于集成电路芯片栅极层。LPCVD生长的氮化硅密度高，不易被氢氟酸腐蚀，广泛应用于集成电路芯片工艺的硬质掩膜层，浅沟隔离的CMP停止层。同时，本进一步技术方案中，由于凸起图形的最上层材料为氮化硅层，因此氮化硅层与介质层接触面积变小，从而减少在化学机械平坦化过程中介质层与氮化硅层的速率不一样导致的光刻标记图形的损失，同时提高了CMP的均匀性。

进一步，所述介质层为多晶硅层。

进一步，步骤3中，采用低压化学气相沉积方法沉积所述介质层。

采用上述进一步方案的有益效果是：LPCVD生长的多晶硅层均匀性好，成本低，广泛应用于集成电路芯片欧姆接触层或互连线层。

为了解决本发明的技术问题，还提供了一种半导体结构，包括半导体衬底和利用所述的减少光刻标记图形损失的方法在半导体衬底上形成的至少一个所述凸起图形，所述凸起图形的外侧沉积有介质层。

进一步，所述凸起图形为长方体状凸起图形，所述凸起图形的宽度范围为90nm～150nm，所述凸起图形的高度范围为200nm～300nm。

采用上述进一步方案的有益效果是：本发明的进一步技术方案形成的凸起图形宽度较小同时沉积的介质层面积较大，从而使凸起图形上表面与介质层接触面积变小，减少在CMP过程中介质层与凸起图形上表面的CMP速率不一样导致的光刻标记图形的损失。

附图说明

图1为本发明实施例一种减少光刻标记图形损失的方法的流程示意图；

图2为图1实施例中半导体衬底上生长的控制栅层的剖面示意图；

图3为图1实施例中半导体衬底形成凸起图形的剖面示意图；

图4为图1实施例中生长的介质层的剖面示意图；

图5为图1实施例中形成光刻标记图形的剖面示意图。

附图中，各标号所代表的部件列表如下：

1、半导体衬底，2、多晶硅层，3氮化硅层，4、凸起图形，5、介质层，6、光刻标记图形。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

如图1所示，本发明实施例一种减少光刻标记图形损失的方法流程示意图，包括以下步骤：

步骤1，在半导体衬底上沉积控制栅层；

步骤2，对所述控制栅层的预设位置进行刻蚀直到露出所述半导体衬底，形成至少一个凸起图形；

步骤3，在所述凸起图形上表面以及凸起图形外侧沉积介质层；

步骤4，对所述介质层的上表面进行化学机械平坦化处理，直至露出所述凸起图形的上表面。

本发明实施例通过改变光刻版图，将刻蚀控制栅层中间区域改为刻蚀控制栅层的边缘区域，即相对现有技术，本发明对控制栅层的刻蚀区域较大，形成的凸起图形宽度较小同时沉积的介质层面积也较大，从而使凸起图形上表面与介质层接触面积变小，从而减少在CMP过程中介质层与凸起图形上表面的CMP速率不一样导致的光刻标记图形的损失。

优选的，在本发明一个实施例的步骤2中，所述控制栅层为多层结构，自下而上依次为多晶硅层2和氮化硅层3，所述多晶硅层2沉积在半导体衬底1上，如图2所示。具体的，首先在所述半导体衬底1上，以SiH4(即硅烷)为原料，在LPCVD(即)设备中生长多晶硅层2，之后在多晶硅层2的上表面以SiH2Cl2(即二氯二氢硅)和NH3(即氨气)为原料，在LPCVD设备中生长氮化硅层3，从而形成包括氮化硅层3和多晶硅层2的控制栅层。采用低压化学气相沉积的多晶硅层均匀性好，台阶覆盖性好，成本低，广泛应用于集成电路芯片栅极层，氮化硅密度高，不易被氢氟酸腐蚀，广泛应用于集成电路芯片工艺的硬质掩膜层，浅沟隔离的CMP停止层。

优选的，在本发明的一个实施例中，步骤2中采用干法刻蚀方法，在感应耦合等离子体腔体刻蚀控制栅层边缘区域形成所述至少一个凸起图形4，所述至少一个凸起图形4组合形成光刻标记图形，所述凸起图形4为长方体状凸起图形，如图3所示。具体的，所述干法刻蚀采用刻蚀气体为含氟基的气体，比如CF4(即四氟化碳)、CHF3(即三氟氢碳)，采用氟基作为刻蚀气体，对于多晶硅以及氮化硅有较快的刻蚀速率。

在一个优选的实施例中，所述长方体状凸起图形的宽度范围为90nm～150nm，比如100nm、120nm或者130nm等等，所述长方体状凸起图形的高度范围为200nm～300nm，比如220nm、250nm或者270nm等等，本优选实施例中，对控制栅层的刻蚀区域较大，形成的凸起图形宽度较小同时沉积的介质层面积也较大，从而使凸起图形上表面与介质层接触面积变小，从而减少在CMP过程中介质层与凸起图形上表面的CMP速率不一样导致的光刻标记图形的损失。

优选的，在本发明的一个实施例中，在所述凸起图形4的上表面以及凸起图形4的外侧沉积介质层5,如图4所示，本实施例中，所述介质层5为多晶硅层。具体的工艺步骤为：以SiH4为原料，在LPCVD设备中生长，在所述凸起图形4的上表面以及凸起图形4的外侧沉积介质层5,所述多晶硅层应用于集成电路芯片欧姆接触层或互连线连接层。然后对所述介质层5的上表面进行化学机械平坦化处理，直至露出所述凸起图形4的上表面，形成化学机械平坦化后的光刻标记图形6，如图5所示。

本发明的实施例还提供了一种半导体结构，包括半导体衬底1和利用所述的减少光刻标记图形损失的方法在半导体衬底1上形成的至少一个所述凸起图形4，所述凸起图形4的外侧沉积有介质层，如图5所示。本实施例中，所述凸起图形4为多层结构，自下而上依次为多晶硅层和氮化硅层，所述多晶硅层沉积在半导体衬底1上，同时所述介质层5为多晶硅层。在一个优选的实施例中，所述凸起图形为长方体状凸起图形，长方体状凸起图形的宽度范围为90nm～150nm，比如100nm、120nm或者130nm等等，所述凸起图形的高度范围为200nm～300nm，比如220nm、250nm或者270nm等等。

本发明的技术方案通过改变光刻版图，将刻蚀控制栅层中间区域改为刻蚀控制栅层的边缘区域，即相对现有技术，本发明对控制栅层的刻蚀区域较大，形成的凸起图形宽度较小同时沉积的介质层面积也较大，从而使凸起图形上表面与介质层接触面积变小，从而减少在CMP过程中介质层与凸起图形上表面的CMP速率不一样导致的光刻标记图形的损失。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。