基于SPiN二极管的频率可重构套筒偶极子天线制备方法与流程

本发明属于半导体技术领域，具体涉及一种基于SPiN二极管的频率可重构套筒偶极子天线制备方法。

背景技术：

在天线技术发展迅猛的今天，传统的套筒单极子天线以其宽频带、高增益、结构简单、馈电容易且纵向尺寸、方位面全向等诸多优点广泛应用于车载、舰载和遥感等通信系统中。但是普遍使用的套筒单极子天线的电特征不仅依赖于套筒结构，且与地面有很大的关系，这就很难满足舰载通信工程中架高天线对宽频带和小型化的需求。

套筒偶极子天线是天线辐射体外加上了一个与之同轴的金属套筒而形成的振子天线。套筒天线在加粗振子的同时，引入不对称馈电，起到了类似电路中参差调谐的作用，进而更有效地展宽了阻抗带宽。同时，为突破传统天线固定不变的工作性能难以满足多样的系统需求和复杂多变的应用环境，可重构天线的概念得到重视并获得发展。可重构微带天线因其体积小，剖面低等优点成为可重构天线研究的热点。基于此，可重构的套筒偶极子天线成为当前市场前景较好的产品之一。

因此，如何设计出结构简单，易于实现的频率可重构的套筒偶极子天线，是本领域技术人员亟需解决的问题。

技术实现要素：

为了解决现有技术中存在的上述问题，本发明提供了一种基于SPiN二极管的频率可重构套筒偶极子天线制备方法。本发明要解决的技术问题通过以下技术方案实现：

本发明的实施例提供了一种基于SPiN二极管的频率可重构套筒偶极子天线制备方法，其中，所述天线包括半导体基片1、SPiN二极管天线臂2、第一SPiN二极管套筒3、第二SPiN二极管套筒4、同轴馈线5、直流偏置线9、10、11、12、13、14、15、16、17、18、19；其中，所述制备方法包括：

在所述半导体基片1上按照所述天线的结构特征制作SPiN二极管；

采用半导体工艺将多个所述SPiN二极管的P+接触区及N+接触区依次串接形成多个SPiN二极管串w1、w2、w3、w4、w5、w6、w7、w8、w9；

制作连接所述SPiN二极管串w1、w2、w3、w4、w5、w6、w7、w8、w9与电源的直流偏置线9、10、11、12、13、14、15、16、17、18、19；

采用半导体工艺对所述SPiN二极管串w1、w2、w3、w4、w5、w6、w7、w8、w9进行制作形成所述SPiN二极管天线臂2、所述第一SPiN二极管套筒3及所述第二SPiN二极管套筒4；

制作所述同轴馈线5以连接所述SPiN二极管天线臂2、所述第一SPiN二极管套筒3及所述第二SPiN二极管套筒4以形成所述天线。

在本发明的一个实施例中，所述半导体基片1为Si基SOI基片。

在本发明的一个实施例中，在所述半导体基片1制作SPiN二极管，包括：

刻蚀所述SOI基片形成隔离槽，填充所述隔离槽形成隔离区，所述隔离槽的深度大于等于所述SOI基片的顶层Si的厚度；

刻蚀所述SOI基片形成P型沟槽和N型沟槽；

在所述P型沟槽和N型沟槽内采用离子注入形成P型有源区和N型有源区；以及

在所述SOI基片上形成引线以完成所述SPiN二极管的制备。

在本发明的一个实施例中，在所述P型沟槽和N型沟槽内采用离子注入形成P型有源区和N型有源区，包括：

平整化所述P型沟槽和N型沟槽；

对所述P型沟槽和N型沟槽进行离子注入以形成第一P型有源区和第一N型有源区，所述第一N型有源区为沿离子扩散方向距所述N型沟槽侧壁和底部深度小于1微米的区域，所述第一P型有源区为沿离子扩散方向距所述P型沟槽侧壁和底部深度小于1微米的区域；

填充所述P型沟槽和N型沟槽以形成P+区27和N+区26；

对所述P+区27和所述N+区26进行离子注入以在所述SOI基片的顶

层Si内形成第二P型有源区和第二N型有源区。

在本发明的一个实施例中，对所述P型沟槽和N型沟槽进行离子注入以形成第一P型有源区和第一N型有源区，包括：

光刻所述P型沟槽和N型沟槽；

采用带胶离子注入的方法对所述P型沟槽和N型沟槽分别注入P型杂质和N型杂质以形成所述第一P型有源区和所述第一N型有源区；

去除光刻胶。

在本发明的一个实施例中，对所述P+区27和所述N+区26进行离子注入以在所述SOI基片的顶层Si内形成第二P型有源区和第二N型有源区，包括：

在所述SOI基片上生成多晶硅；

光刻所述P+区27和所述N+区26；

采用带胶离子注入的方法对所述P+区27和所述N+区26分别注入P型杂质和N型杂质以在所述SOI基片的顶层Si内形成第二P型有源区和第二N型有源区；

去除光刻胶；

利用湿法刻蚀去除P型电极和N型电极以外的所述多晶硅。

在本发明的一个实施例中，在所述SOI基片上形成引线以完成所述SPiN二极管的制备，包括：

在所述SOI基片上生成二氧化硅；

利用退火工艺激活所述P型有源区和N型有源区中的杂质；

在所述P+区27和所述N+区26光刻引线孔以形成引线；

钝化处理并光刻PAD23/24以形成所述SPiN二极管。

在本发明的一个实施例中，所述直流偏置线9、10、11、12、13、14、15、16、17、18、19由铜、铝或者高掺杂的多晶硅制备形成。

在本发明的一个实施例中，所述SPiN二极管天线臂2和所述第一SPiN二极管套筒3及所述第二SPiN二极管套筒4均包括串行连接的3个所述SPiN二极管串w1、w2、w3、w4、w5、w6、w7、w8、w9。

在本发明的一个实施例中，制作所述同轴馈线5，包括：

将所述同轴馈线5的内芯线7连接至所述SPiN二极管天线臂2且将所述同轴馈线5的外导体8连接至所述第一SPiN二极管套筒3与所述第二SPiN二极管套筒4。

与现有技术相比，本发明的有益效果：

本发明制备的基于SPiN二极管的频率可重构套筒偶极子天线，体积小、剖面低，结构简单、易于加工、无复杂馈源结构、频率可快速跳变，且天线关闭时将处于电磁波隐身状态，可用于各种跳频电台或设备；由于其所有组成部分均在半导体基片一侧，为平面结构，易于组阵，可用作相控阵天线的基本组成单元。

附图说明

图1为本发明实施例提供的一种基于SPiN二极管的频率可重构套筒偶极子天线的结构示意图；

图2为本发明实施例提供的一种基于SPiN二极管的频率可重构套筒偶极子天线制备方法示意图；

图3为本发明实施例提供的一种SPiN二极管的制备方法示意图；

图4为本发明实施例提供的一种SPiN二极管的结构示意图；

图5为本发明实施例提供的一种SPiN二极管串的结构示意图；以及

图6a-图6s为本发明实施例的一种SPiN二极管的制备方法示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1，图1为本发明实施例提供的一种基于SPiN二极管的频率可重构套筒偶极子天线的结构示意图。该天线包括半导体基片1、SPiN二极管天线臂2、第一SPiN二极管套筒3、第二SPiN二极管套筒4、同轴馈线5、直流偏置线9、10、11、12、13、14、15、16、17、18、19；

所述SPiN二极管天线臂2、所述第一SPiN二极管套筒3、所述第二SPiN二极管套筒4及所述直流偏置线9、10、11、12、13、14、15、16、17、18、19均制作于所述半导体基片1上；所述SPiN二极管天线臂2与所述第一SPiN二极管套筒3及所述第二SPiN二极管套筒4通过所述同轴馈线5连接，所述同轴馈线5的内芯线7连接所述SPiN二极管天线臂2且所述同轴馈线5的外导体8连接所述第一SPiN二极管套筒3及所述第二SPiN二极管套筒4；

其中，所述SPiN二极管天线臂2包括串行连接的SPiN二极管w1、w2、w3，所述第一SPiN二极管套筒3包括串行连接的SPiN二极管w4、w5、w6，所述第二SPiN二极管套筒4包括串行连接的SPiN二极管w7、w8、w9，每个所述SPiN二极管串w1、w2、w3、w4、w5、w6、w7、w8、w9通过对应的所述直流偏置线9、10、11、12、13、14、15、16、17、18、19连接至直流偏置电源。

该天线是通过金属直流偏置线控制SPiN二极管导通时形成的等离子天线臂及套筒长度实现天线工作频率的可重构，本发明的天线具有易集成、可隐身、频率可快速跳变的特点。

请参见图2，图2本发明实施例提供的一种基于SPiN二极管的频率可重构套筒偶极子天线制备方法示意图。该天线的制备方法可以包括：

步骤a、在所述半导体基片1上按照所述天线的结构特征制作SPiN二极管；

步骤b、采用半导体工艺将多个所述SPiN二极管的P+接触区及N+接触区依次串接形成多个SPiN二极管串w1、w2、w3、w4、w5、w6、w7、w8、w9；

步骤c、制作连接所述SPiN二极管串w1、w2、w3、w4、w5、w6、w7、w8、w9与电源的直流偏置线9、10、11、12、13、14、15、16、17、18、19；

步骤d、采用半导体工艺对所述SPiN二极管串w1、w2、w3、w4、w5、w6、w7、w8、w9进行制作形成所述SPiN二极管天线臂2、所述第一SPiN二极管套筒3及所述第二SPiN二极管套筒4；

步骤e、制作所述同轴馈线5以连接所述SPiN二极管天线臂2、所述第一SPiN二极管套筒3及所述第二SPiN二极管套筒4以形成所述天线。

其中，步骤a中，半导体基片1优选为Si基SOI基片。

在步骤c中，所述直流偏置线9、10、11、12、13、14、15、16、17、18、19优选采用CVD工艺制作于所述半导体基片1上。其中，所述直流偏置线9、10、11、12、13、14、15、16、17、18、19由铜、铝或者高掺杂的多晶硅制备形成。

步骤d中，本发明对SPiN二极管天线臂2、第一SPiN二极管套筒3及第二SPiN二极管套筒4的制作主要在于对于SPiN二极管串的划分，以保证这些部件中SPiN二极管串组成的长度保持一致。该制备方法与现有的制备方法类似，此处不再赘述。

步骤e中，所述同轴馈线5一端的内芯线7焊接于所述SPiN二极管天线臂2连接的金属触片20上，且所述金属触片20同时连接所述直流偏置线9。所述同轴馈线5与内芯线7相同端外导体8屏蔽层焊接于所述第一SPiN二极管套筒3和所述第二SPiN二极管套筒4连接的金属触片21上，且所述金属触片21同时连接所述直流偏置线10。所述同轴馈线5的另一端通过SMA连接器连接至射频连接器6上。具体的，天线输入阻抗为50Ω。

需要说明的是，上述步骤并非具有特定的制作顺序，在实际制备中可以根据实际情况进行调整，此处不做限制。

本实施例中，SPiN二极管天线臂和SPiN二极管套筒均包括N段SPiN二极管串，N的取值范围为N≥2。且每段SPiN二极管串中的SPiN二极管的个数可根据实际需要选取，此处不做任何限制。

优选地，N＝3。即所述SPiN二极管天线臂2包括三段SPiN二极管串w1、w2、w3。所述第一SPiN二极管套筒3和所述第二SPiN二极管套筒4分别包括三段SPiN二极管串，其中，所述第一SPiN二极管套筒3包括三段SPiN二极管串w4、w5、w6，所述第二SPiN二极管套筒4包括三段SPiN二极管串w7、w8、w9。且所述SPiN二极管串w1和所述SPiN二极管串w6、所述SPiN二极管串w9的长度相等，所述SPiN二极管串w2和所述SPiN二极管串w5、所述SPiN二极管串w8的长度相等，所述SPiN二极管串w3和所述SPiN二极管串w4、所述SPiN二极管串w7的长度相等。每一个SPiN二极管串亦有直流偏置线外接电压正极。

本实施例制备的天线，其频率可重构偶极子天线体积小、剖面低，结构简单、易于加工、无复杂馈源结构、频率可快速跳变，且天线关闭时将处于电磁波隐身状态，可用于各种跳频电台或设备；由于其所有组成部分均在半导体基片一侧，为平面结构，易于组阵，可用作相控阵天线的基本组成单元。

实施例二

请参见图3，图3为本发明实施例提供的一种SPiN二极管的制备方法示意图。该SPiN二极管优选采用SOI基片制备，具体地，该制备方法可以包括如下步骤：

步骤1、刻蚀所述SOI基片形成隔离槽，填充所述隔离槽形成隔离区，所述隔离槽的深度大于等于所述SOI基片的顶层Si的厚度；

步骤2、刻蚀所述SOI基片形成P型沟槽和N型沟槽；

步骤3、在所述P型沟槽和N型沟槽内采用离子注入形成P型有源区和N型有源区；以及

步骤4、在所述SOI基片上形成引线以完成所述SPiN二极管的制备。

其中，在步骤1中，刻蚀所述SOI基片形成隔离槽，包括：

(11)在SOI基片表面形成第一保护层。

(12)利用光刻工艺在第一保护层上形成第一隔离区图形。

(13)利用干法刻蚀工艺在第一隔离区图形的指定位置处刻蚀第一保护层及SOI基片以形成隔离槽。

其中，步骤2可以包括：

(21)在SOI基片表面形成第二保护层。

(22)利用光刻工艺在第二保护层上形成第二隔离区图形。

(23)利用干法刻蚀工艺在第二隔离区图形的指定位置处刻蚀第二保护层及SOI基片以形成P型沟槽和N型沟槽。

其中，步骤3包括：

(31)平整化P型沟槽和N型沟槽。

具体地，平整化处理可以采用如下步骤：氧化P型沟槽和N型沟槽以使P型沟槽和N型沟槽的内壁形成氧化层；利用湿法刻蚀工艺刻蚀P型沟槽和N型沟槽内壁的氧化层以完成P型沟槽和N型沟槽内壁的平整化。这样做的好处在于：可以防止沟槽侧壁的突起形成电场集中区域，造成Pi和Ni结击穿。

(32)对所述P型沟槽和N型沟槽进行离子注入以形成第一P型有源区和第一N型有源区，所述第一N型有源区为沿离子扩散方向距所述N型沟槽侧壁和底部深度小于1微米的区域，所述第一P型有源区为沿离子扩散方向距所述P型沟槽侧壁和底部深度小于1微米的区域。

具体地，离子注入过程可以为：光刻P型沟槽和N型沟槽；采用带胶离子注入的方法分别对P型沟槽和N型沟槽注入P型杂质和N型杂质以形成第一P型有源区和第一N型有源区；去除光刻胶。

其中，形成第一有源区的目的在于：在沟槽的侧壁形成一层均匀的重掺杂区域，该区域即为Pi和Ni结中的重掺杂区，而第一有源区的形成具有如下几个好处，以槽中填入多晶硅作为电极为例说明，第一、避免了多晶硅与Si之间的异质结与Pi和Ni结重合，导致的性能的不确定性；第二、可以利用多晶硅中杂质的扩散速度比Si中快的特性，进一步向P和N区扩散，进一步提高P和N区的掺杂浓度；第三、这样做防止了在多晶硅工艺过程中，多晶硅生长的不均性造成的多晶硅与槽壁之间形成空洞，该空洞会造成多晶硅与侧壁的接触不好，影响器件性能。

(33)填充P型沟槽和N型沟槽以形成P+区27和N+区26。

其中，填充沟槽的材料可以为金属、重掺杂多晶硅锗或重掺杂硅，此处可优选为多晶硅。

(34)对所述P+区27和所述N+区26进行离子注入以在SOI基片的顶层Si内形成第二P型有源区和第二N型有源区。

具体地，形成第二P型有源区和第二N型有源区的过程可以为：在SOI基片上生成多晶硅；光刻所述P+区27和所述N+区26；采用带胶离子注入的方法分别对所述P+区27和所述N+区26注入P型杂质和N型杂质以在SOI基片的顶层Si内形成第二P型有源区和第二N型有源区；去除光刻胶；利用湿法刻蚀去除P型电极和N型电极以外的多晶硅。

另外，步骤4可以包括：

(41)在SOI基片上生成二氧化硅；

(42)利用退火工艺激活P型有源区和N型有源区中的杂质；

(43)在P型接触区和N型接触区光刻引线孔以形成引线；

(44)钝化处理并光刻PAD以形成SPiN二极管。

请一并参见图4及图5，图4为本发明实施例提供的一种SPiN二极管的结构示意图；图5为本发明实施例提供的一种SPiN二极管串的结构示意图。每个SPiN二极管串中包括多个SPiN二极管，且这些SPiN二极管串行连接。所述SPiN二极管串中的SPiN二极管由P+区27、N+区26和本征区22组成，金属接触区23位于P+区27处，金属接触区24位于N+区26处，处于SPiN二极管串的一端的SPiN二极管的金属接触区23连接至直流偏置的正极，处于SPiN二极管串的另一端的SPiN二极管的金属接触区24连接至直流偏置的负极，通过施加直流电压可使整个SPiN二极管串中所有SPiN二极管处于正向导通状态。

实施例三

请参见图6a-图6s，图6a-图6s为本发明实施例的一种SPiN二极管的制备方法示意图。本实施例在上述实施例的基础上，以制备等离子区域长度为100μm的SOI基SPiN二极管(固态等离子pin二极管)为例对SPiN二极管的制备进行详细说明，具体步骤如下：

S10、选取SOI基片。

请参见图6a，该SOI基片101的晶向可以是(100)或者(110)或者(111)，此处不做任何限制，另外，该SOI基片101的掺杂类型可以为n型，也可以是为p型，掺杂浓度例如为10¹⁴～10¹⁵cm^-3的，即电阻率为40～1000Ω·cm，顶层Si的厚度例如为0.5～80μm。采用SOI基片的原因在于，对于可重构套筒偶极子天线由于其需要良好的微波特性，而SPiN二极管为了满足这个需求，需要具备良好的隔离特性和载流子即固态等离子体的限定能力，而SOI基片由于其具有能够与隔离槽方便的形成pin隔离区域、二氧化硅(SiO2)也能够将载流子即固态等离子体限定在顶层Si中，所以优选采用SOI作为SPiN二极管的衬底。

S20、在该SOI基片上形成第一保护层。

请参见图6b，可以利用化学气相沉积(Chemical vapor deposition，简称CVD)的方法，在SOI基片101上连续生长两层材料，第一层可以是厚度在300～500nm的二氧化硅(SiO₂)层201，第二层可以是厚度在1～3μm的氮化硅(SiN)层202。

S30、光刻隔离区。

请参见图6c，通过光刻工艺在上述保护层上形成隔离区。采用湿法刻蚀工艺刻蚀该氮化硅(SiN)层，形成隔离区图形，再采用干法刻蚀，形成例如宽为2～10μm，深1～81μm的隔离区301；本步骤中，优选隔离区为深槽隔离，这样做的好处在于，槽的深度大于等于顶层Si，保证了后续槽中二氧化硅(SiO₂)与衬底二氧化硅(SiO₂)的连接，形成完整的绝缘隔离。

S40、衬底氧化。

请参见图6d，光刻隔离区之后，利用CVD方法淀积二氧化硅(SiO₂)材料401将深槽填满。可以理解的是，该二氧化硅(SiO₂)材料401主要用于进行隔离，其可以由多晶硅等其他材料替代，此处不做任何限制。

S50、平整表面。

请参见图6e，利用化学机械抛光(Chemical Mechanical Polishing，简称CMP)，去除表面二氧化硅(SiO₂)层和氮化硅(SiN)层，使表面平整。

S60、在该SOI基片上形成第二保护层。

请参见图6f，具体做法可以是：利用CVD的方法，在衬底上连续长两层材料，第一层为厚度在300～500nm的二氧化硅(SiO₂)层601，第二层为厚度在400～600nm的氮化硅(SiN)层602。这样做的好处在于，利用二氧化硅(SiO₂)的疏松特性，将氮化硅(SiN)的应力隔离，使其不能传导进顶层Si，保证了顶层Si性能的稳定；基于氮化硅(SiN)与Si在干法刻蚀时的高选择比，利用氮化硅(SiN)作为干法刻蚀的掩蔽膜，易于工艺实现。

S70、光刻P、N区沟槽。

请参见图6g，具体做法可以是：光刻P、N区深槽，湿法刻蚀P、N区氮化硅(SiN)层，形成P、N区图形，干法刻蚀，形成宽2～8μm，深0.4～10μm的深槽701。刻蚀深槽的目的在于：形成杂质分布均匀、且高掺杂浓度的P、N区和和陡峭的Pi与Ni结，以利于提高i区等离子体浓度。

S80、沟槽平整化处理。

请参见图6h和图6i，具体做法可以是：衬底氧化，使深槽内壁形成10～50nm厚度的氧化层801，湿法刻蚀深槽内氧化层801，使槽内壁光滑。沟槽内壁光滑的目的在于：防止侧壁的突起形成电场集中区域，造成Pi和Ni结击穿。

S90、形成第一有源区。

请参见图6j，具体做法可以是：光刻P区深槽，采用带胶离子注入的方法对P区槽侧壁进行p⁺注入，使侧壁上形成薄的p⁺有源区1001，浓度达到0.5×10²⁰～5×10²⁰cm^-3，除掉光刻胶；光刻N区深槽，采用带胶离子注入的方法对N区槽侧壁进行n⁺注入，使侧壁上形成薄的n+有源区1002，浓度达到0.5×10²⁰～5×10²⁰cm^-3，除掉光刻胶。

S100、填充多晶硅。

请参见图6k，可以利用CVD的方法，在P、N区槽中淀积多晶硅1101，并将沟槽填满。采用多晶硅填充沟槽的目的在于：作为接触电极。当然，也可以采用金属、重掺杂多晶硅锗、重掺杂硅等材料来替换。

S110、平整表面。

请参见图6l，可以采用CMP方法去除表面多晶硅与氮化硅(SiN)层，使表面平整。

S120、生长多晶硅层。

请参见图6m，可以利用CVD的方法，在表面淀积一多晶硅层1301，厚度为200～500nm；

S130、形成第二有源区。

请参见图6n，可以通过光刻P区有源区，采用带胶离子注入方法进行p+注入，使P区有源区掺杂浓度达到0.5×10²⁰～5×10²⁰cm^-3，去除光刻胶，形成P接触(P+区)1401；光刻N区有源区，采用带胶离子注入进行n⁺注入，使N区有源区掺杂浓度为0.5×10²⁰～5×10²⁰cm^-3，去除光刻胶，并形成N接触(N+区)1402。

S140、形成P/N接触区。

请参见图6o，可以采用湿法刻蚀，刻蚀掉P、N接触区以外的多晶硅，形成P、N接触区。

S150、在表面形成二氧化硅(SiO₂)。

请参见图6p，可以利用CVD的方法，在表面淀积二氧化硅(SiO₂)层1601，厚度为500～1000nm。

S160、杂质激活。

在950-1150℃，退火0.5～2分钟，使离子注入的杂质激活、并且推进多晶硅中杂质。

S170、在P、N接触区光刻引线孔。

具体，请参照图6q，在二氧化硅(SiO₂)层上光刻引线孔1701。

S180、形成引线。

请参照图6r，可以在衬底表面溅射金属，合金化形成金属硅化物，并刻蚀掉表面的金属；再在衬底表面溅射金属1801，光刻引线；

S190、钝化处理，光刻PAD。

请参照图6s，可以通过淀积氮化硅(SiN)形成钝化层1901，光刻PAD。最终形成SPiN二极管，作为制备该天线材料。

本发明制备的应用于可重构套筒偶极子天线的SOI基SPiN二极管的P区与N区采用了基于刻蚀的SOI深槽刻蚀的多晶硅镶嵌工艺，该工艺能够提供突变结pi与ni结，并且能够有效地提高pi结、ni结的结深，使等离子体的浓度和分布的可控性增强。另外，该制备工艺采用了一种基于刻蚀的SOI深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。

另外，常规制作SPiN二极管的P区与N区的制备工艺中，均采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响SPiN二极管的电学性能，导致固态等离子体浓度和分布的可控性差。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。