图像传感器像素、图像传感器像素电路及成像系统的制作方法

本申请要求由Sergey Velichko发明的、提交于2016年2月23日的名称为“Image Sensors Having High Efficiency Charge Storage Capabilities”(具有高效电荷存储能力的图像传感器)的美国临时申请No.62/298683的优先权，该临时申请以引用方式并入本文并且据此要求该申请的共同主题的优先权。

技术领域

本实用新型整体涉及成像设备，并且更具体地讲，涉及具有能够存储电荷的图像传感器的成像设备。

背景技术：

图像传感器常在电子设备，例如，移动电话、相机和计算机中用来捕获图像。在典型布置方式中，电子设备设置有被布置成像素行和像素列的图像像素阵列。通常将电路耦接到各个像素列以读出来自图像像素的图像信号。

图像像素包含响应于图像光而生成电荷的光电二极管以及对应的电荷存储区。光电二极管和电荷存储区形成在半导体衬底内。图像传感器通常被配置成使用全局快门方案或卷帘快门方案进行操作。当在全局快门方案下操作时，图像传感器中的所有像素被同时重置。然后，使用电荷转移操作，将每个图像像素的光电二极管中收集的电荷同时转移至相关联的电荷存储区。接着，可从每个电荷存储区逐行读出数据。当在卷帘快门方案下操作时，图像传感器中的一行中的所有像素被同时重置。使用电荷转移操作，将电荷从光电二极管逐行转移到相关联的电荷存储区。接着，在快门与读出之间的一些积聚时间后，逐行读出电荷存储区。

在常规图像传感器像素中，电荷存储区在半导体衬底上占据的面积基本上类似于光电二极管在半导体衬底上占据的面积。然而，在半导体衬底上占据过多面积可不利地将电荷存储区暴露于光，从而降低图像系统的快门效率。另外，过大的电荷存储区会减小对应的光电二极管尺寸，从而降低像素的总灵敏度。

因此，可能有利的是能够提供具有改进的图像传感器像素的成像设备。

技术实现要素：

一方面，本实用新型提供一种图像传感器像素，其特征在于包括：光敏区，所述光敏区响应于图像光而生成电荷；电荷存储区域；电荷转移晶体管，所述电荷转移晶体管被配置成将所生成的电荷从所述光敏区转移到所述电荷存储区；电容器；以及受钉扎势垒，所述受钉扎势垒耦接在所述电荷存储区与所述电容器之间，其中所述受钉扎势垒被配置成将所转移的电荷的一部分从所述电荷存储区传送到所述电容器。

根据上述图像传感器像素的一个单独实施例，其特征在于所述光敏区表现出第一受钉扎电位，所述电荷存储区表现出第二受钉扎电位，并且所述受钉扎势垒表现出第三受钉扎电位，所述第三受钉扎电位在所述第一受钉扎电位与所述第二受钉扎电位之间。

根据上述图像传感器像素的一个单独实施例，其特征在于还包括：浮动扩散区；以及附加的电荷转移晶体管，所述附加的电荷转移晶体管被配置成将所转移的电荷中的至少一些从所述电荷存储区转移到所述浮动扩散区。

根据上述图像传感器像素的一个单独实施例，特征在于还包括：双转换增益晶体管，所述双转换增益晶体管耦接在所述电容器和所述浮动扩散区之间，其中所述双转换增益晶体管被配置成将所转移的电荷的所述一部分从所述电容器转移到所述浮动扩散区。

根据上述图像传感器像素的一个单独实施例，其特征在于还包括：浮动扩散区；以及耦接在所述电容器和所述浮动扩散区之间的晶体管，其中所述晶体管被配置成将所转移的电荷的所述一部分从所述电容器转移到所述浮动扩散区。

根据上述图像传感器像素的一个单独实施例，其特征在于所述晶体管被配置成调整所述图像传感器像素的转换增益。

根据上述图像传感器像素的一个单独实施例，其特征在于还包括：附加的电荷转移晶体管，所述附加的电荷转移晶体管耦接在所述电荷存储区与所述浮动扩散区之间。

根据上述图像传感器像素的一个单独实施例，其特征在于所述电荷存储区和所述光敏区形成在半导体衬底内，其中所述电容器形成在所述半导体衬底上并在所述电荷存储区上方，并且其中所述电容器被配置成为所述电荷存储区遮挡所述图像光。

根据上述图像传感器像素的一个单独实施例，其特征在于还包括：介电叠堆，所述介电叠堆形成在所述半导体衬底上方，其中所述电容器包括第一电容器板和第二电容器板，其中所述第一电容器板形成在所述介电叠堆的第一金属化层中，并且其中所述第二电容器板形成在所述介电叠堆的第二金属化层中。

根据上述图像传感器像素的一个单独实施例，其特征在于所述电荷存储区和所述光敏区形成在半导体衬底内，其中所述电容器在所述光敏区后方和所述半导体衬底下方延伸，并且其中所述电容器被配置成朝所述光敏区反射所述图像光中的至少一些。

根据上述图像传感器像素的一个单独实施例，其特征在于还包括：导电层，所述导电层形成在所述半导体衬底的与所述光敏区相对的那侧上方，其中所述导电层使用负偏置电压来偏置。

根据上述图像传感器像素的一个单独实施例，其特征在于所述光敏区包括第一类型的半导体注入物并具有第一掺杂剂浓度，所述电荷存储区包括第一类型的半导体注入物并具有第二掺杂剂浓度，所述第二掺杂剂浓度不同于所述第一掺杂剂浓度，并且所述受钉扎势垒包括第一类型的半导体注入物并具有第三掺杂剂浓度，所述第三掺杂剂浓度不同于所述第一掺杂剂浓度和所述第二掺杂剂浓度。

根据上述图像传感器像素的一个单独实施例，其特征在于还包括：附加的电荷存储区；附加的电荷转移晶体管，所述附加的电荷转移晶体管耦接在所述附加的电荷存储区与所述光敏区之间；附加的电容器；以及附加的受钉扎势垒，所述附加的受钉扎势垒耦接在所述附加的电容器与所述附加的电荷存储区之间。

根据上述图像传感器像素的一个单独实施例，其特征在于所述电容器包括选自由以下电容器结构构成的组中的电容器结构：金属-隔离体-金属(MIM)电容器结构、多晶硅-隔离体-多晶硅(PIP)电容器结构和深沟槽电容器结构。

根据上述图像传感器像素的一个单独实施例，其特征在于还包括：深沟槽隔离结构，所述深沟槽隔离结构形成在所述光敏区的相对侧上。

另一方面，本实用新型提供一种图像传感器像素电路，其特征在于包括：光电二极管；电荷存储节点；浮动扩散节点；电容器；第一晶体管，所述第一晶体管耦接在所述光电二极管与所述电荷存储节点之间；第二晶体管，所述第二晶体管耦接在所述电荷存储节点与所述浮动扩散节点之间；第三晶体管，所述第三晶体管耦接在所述电容器与所述浮动扩散节点之间；以及第四晶体管，所述第四晶体管耦接在所述电荷存储节点与所述电容器之间，其中所述第四晶体管的栅极端子接收控制信号，所述控制信号调整所述电荷存储节点与所述电容器之间的势垒，以将电荷从所述电荷存储节点转移到所述电容器上。

根据上述图像传感器像素电路的一个单独实施例，其特征在于所述第三晶体管被配置成将所转移的电荷中的至少一些从所述电容器传送到所述浮动扩散节点。

根据上述图像传感器像素电路的一个单独实施例，其特征在于所述光电二极管被配置成响应于图象光而生成图像电荷，所述第一晶体管被配置成将所述图像电荷转移到所述电荷存储节点上，所述第四晶体管被配置成将所述图像电荷的一部分从所述电荷存储节点转移到所述电容器，并且所述第三晶体管被配置成将所述图像电荷的所述一部分从所述电容器转移到所述浮动扩散节点，所述图像传感器像素电路还包括：读出电路，其中所述读出电路被配置成将所述图像电荷的所述一部分从所述浮动扩散电路输出到列读出线，其中所述第二晶体管被配置成在所述图像电荷的所述一部分已输出到所述列读出线后，将所述图像电荷的其余部分从所述电荷存储节点转移到所述浮动扩散节点，并且其中所述读出电路被配置成从所述浮动扩散节点输出所述图像电荷的所述其余部分。

根据上述图像传感器像素电路的一个单独实施例，其特征在于所述电容器包括选自由以下电容器结构构成的组中的电容器结构：遮光电容器结构和反光电容器结构，所述遮光电容器结构被配置成为所述电荷存储节点遮挡所述图像光，所述反光电容器结构被配置为将所述图像光中的至少一些朝所述光电二极管反射。

再一方面，本实用新型提供一种成像系统，其特征在于包括：中央处理单元；存储器；镜头；输入-输出电路；以及全局快门图像像素，其中所述全局快门图像像素包括：衬底；位于所述衬底中的光电二极管，其中所述光电二极管表现出第一受钉扎电位，并且其中所述镜头被配置成将图像光导向所述光电二极管；位于所述衬底中的电荷存储二极管，其中所述电荷存储二极管表现出第二受钉扎电位；位于所述衬底中的浮动扩散节点；电容器，所述电容器形成在所述衬底上方；双转换增益晶体管，所述双转换增益晶体管耦接在所述电容器与所述浮动扩散节点之间；以及受钉扎势垒，所述受钉扎势垒在所述衬底中并耦接在所述电荷存储二极管与所述电容器之间，其中所述受钉扎势垒表现出第三受钉扎电位，所述第三受钉扎电位在所述第一受钉扎电位与所述第二受钉扎电位之间，并且其中所述电容器包括选自包括下列电容器结构组中的电容器结构：遮光电容器结构和反光电容器结构，所述遮光电容器结构被配置成为所述电荷存储二极管遮挡所述图像光，所述反光电容器结构被配置为将所述图像光中的至少一些朝所述光电二极管反射。

附图说明

图1为根据一个实施方案的示例性电子设备的示意图，该电子设备具有图像传感器和处理电路以便使用图像像素阵列捕获图像。

图2为根据一个实施方案的示例性像素阵列以及用于从该像素阵列读出图像信号的相关读出电路的示意图。

图3为根据一个实施方案的示例性图像传感器像素的电路图，该图像传感器像素具有耦接在电荷存储节点与电荷存储电容器之间的受钉扎势垒。

图4为根据一个实施方案的示例性图像传感器像素的电路图，该图像传感器像素具有耦接在电荷存储节点与电荷存储电容器之间的电荷转移晶体管。

图5为根据一个实施方案的示例性图像传感器像素的剖视图和电位图，该图像传感器像素具有耦接在电荷存储节点与电荷存储电容器之间的受钉扎势垒或转移晶体管。

图6为根据一个实施方案的用于操作图3和图5所示类型的图像传感器像素的示例性时序图。

图7为根据一个实施方案的图3至图5所示类型的示例性前照式图像像素的剖视图，其中电荷存储电容器为电荷存储节点形成遮光罩。

图8为根据一个实施方案的图3至图5所示类型的示例性背照式图像像素的剖视图，其中电荷存储电容器为像素中的光电二极管形成反光器。

图9为根据一个实施方案的示例性图像传感器像素的电路图，该图像传感器像素具有耦接在多个电荷存储节点与对应的电荷存储电容器之间的受钉扎势垒。

图10为根据一个实施方案的用于操作图9所示类型的图像传感器像素的示例性时序图。

图11为根据本实用新型的一个实施方案的处理器系统的框图，该处理器系统采用图1至图10的实施方案。

具体实施方式

电子设备，例如，数字相机、计算机、移动电话和其他电子设备可包括图像传感器，所述图像传感器收集入射光以捕获图像。图像传感器可包括图像像素阵列。图像传感器中的像素可包括光敏元件，例如，将入射光转换为图像信号的光电二极管。图像传感器可具有任何数量(如，数百或数千或更多)的像素。典型的图像传感器可(例如)具有数十万或数百万像素(如，百万像素)。图像传感器可包括控制电路(例如，用于操作图像像素的电路)和用于读出图像信号的读出电路，所述图像信号与光敏元件所生成的电荷相对应。

图1为示例性成像系统(例如，电子设备)的示意图，该成像系统使用图像传感器捕获图像。图1的电子设备10可为便捷式电子设备，诸如相机、移动电话、平板计算机、网络相机、摄像机、视频监控系统、汽车成像系统、具有成像能力的视频游戏系统或者捕获数字图像数据的任何其他所需成像系统或设备。相机模块12可用于将入射光转换成数字图像数据。相机模块12可包括一个或多个镜头14以及一个或多个对应的图像传感器16。镜头14可包括固定镜头和/或可调镜头，并且可包括形成于图像传感器16的成像表面上的微镜头。在图像捕获操作期间，可通过镜头14将来自场景的光聚焦到图像传感器16上。图像传感器16可包括用于将模拟像素数据转换成要提供给存储和处理电路18的对应数字图像数据的电路。如果需要，相机模块12可设置有镜头14的阵列和对应图像传感器16的阵列。

存储和处理电路18可包括一个或多个集成电路(如，图像处理电路、微处理器、诸如随机存取存储器和非易失性存储器的存储设备等)，并且可使用与相机模块12分开和/或形成相机模块12的一部分的组件(如，形成包括图像传感器16的集成电路或者与图像传感器16相关的模块12内的集成电路的一部分的电路)来实施。可使用处理电路18处理和存储已被相机模块12捕获的图像数据(如，使用处理电路18上的图像处理引擎、使用处理电路18上的成像模式选择引擎等)。可根据需要使用耦接到处理电路18的有线和/或无线通信路径将经过处理的图像数据提供给外部设备(如，计算机、外部显示器或其他设备)。

如图2所示，图像传感器16可包括含有被布置成行和列的图像传感器像素22(有时在本文称为图像像素或像素)的像素阵列20以及控制和处理电路24。阵列20可包含例如几百或几千行以及几百或几千列图像传感器像素22。控制电路24可耦接到行控制电路26和图像读出电路28(有时称为列控制电路、读出电路、处理电路或列解码器电路)。行控制电路26可从控制电路24接收行地址，并且通过行控制路径30将对应的行控制信号，例如，复位控制信号、行选择控制信号、电荷传输控制信号、双转换增益控制信号和读出控制信号提供给像素22。可将一根或多根导线(例如，列线32)耦接到阵列20中的各列像素22。列线32可用于读出来自像素22的图像信号以及用于将偏置信号(如，偏置电流或偏置电压)提供给像素22。如果需要，在像素读出操作期间，可使用行控制电路26选择阵列20中的像素行，并且可沿列线32读出由该像素行中的图像像素22生成的图像信号。

图像读出电路28可通过列线32接收图像信号(如，由像素22生成的模拟像素值)。图像读出电路28可包括用于对从阵列20读出的图像信号进行采样和暂时存储的采样保持电路、放大器电路、模拟/数字转换(ADC)电路、偏置电路、列存储器、用于选择性启用或禁用列电路的闩锁电路或者耦接到阵列20中的一个或多个像素列以用于操作像素22以及用于读出来自像素22的图像信号的其他电路。读出电路28中的ADC电路可将从阵列20接收的模拟像素值转换成对应的数字像素值(有时称为数字图像数据或数字像素数据)。图像读出电路28可针对一个或多个像素列中的像素通过路径25将数字像素数据提供给控制和处理电路24和/或处理器18(图1)。

如果需要，图像像素22可包括一个或多个光敏区，以响应于图像光而生成电荷。图像像素22内的光敏区可成行成列地布置在阵列20上。图像阵列20可设置有滤色器阵列，该滤色器阵列具有多个滤色器元件以允许单个图像传感器对不同颜色的光进行采样。例如，诸如阵列20中的图像像素的图像传感器像素可设置有滤色器阵列，该滤色器阵列允许单个图像传感器使用被布置成拜耳马赛克图案的对应的红色、绿色和蓝色图像传感器像素对红光、绿光和蓝光(RGB)进行采样。拜耳马赛克图案由重复的2×2个图像像素的单元格组成，其中两个绿色图像像素沿对角线彼此相对，并且邻近与蓝色图像像素沿对角线相对的红色图像像素。在另一个合适的实例中，拜耳图案中的绿色像素被替换为具有宽带滤色器元件(例如，透明滤色器元件、黄色滤色器元件等)的宽带图像像素。这些实例仅仅是示例性的，并且一般来讲，可在任何所需数量的图像像素22上方形成任何所需颜色和任何所需图案的滤色器元件。

图像传感器16可以被配置成支持全局快门操作(例如，像素22可以在全局快门模式下进行操作)。例如，阵列20中的图像像素22各自可包括光电二极管、浮动扩散区和本地电荷存储区。采用全局快门方案，图像传感器中的所有像素被同时重置。然后，使用电荷转移操作，将每个图像像素的光电二极管中收集的电荷同时转移至相关联的电荷存储区。接着例如可从每个存储区逐行读出数据。

图3为可在全局快门模式或卷帘快门模式下进行操作的示例性图像传感器像素22的电路图。如图3所示，像素22可包括光敏元件，诸如光电二极管40。可在正电源端子50处提供第一(正)电源电压V_AAPIX。电源端子50可经由快门栅极46耦接到光电二极管40。可由光电二极管40收集入射光。然后，光电二极管40可响应于接收入射的光子而生成电荷(如电子)。由光电二极管40收集的电荷量可取决于入射光的强度和曝光时间(或积聚时间)。

在拍摄图像之前，可使复位控制信号RST生效。信号RST生效使重置晶体管52导通，并将电荷存储节点54(也称浮动扩散区FD)重置为V_AAPIX。然后复位控制信号RST可被解除生效，使复位晶体管54截止。类似地，在电荷积聚前，可使信号SG脉冲到高水平，以将光电二极管40重置为电源电压V_AAPIX(例如，通过经由快门栅极46将V_AAPIX传递到光电二极管40)。

像素22还可包括第一电荷转移晶体管44，其可操作用于将来自光电二极管40的电荷转移到电荷存储节点42(有时称为电荷存储区42)。电荷存储区42可以是受钉扎掺杂半导体区域(例如，通过离子注入、杂质扩散或其他掺杂技术在硅衬底中形成的掺杂硅区域)，该受钉扎掺杂半导体区域能够暂时存储从光电二极管40转移来的电荷。能够暂时存储转移来的电荷的区域42有时被称为受钉扎“存储二极管”(SD)。存储节点42和光电二极管40可耦接到接地电源端子41。可将第一电荷转移控制信号TX1脉冲到高水平，以将电荷经由晶体管44从光电二极管40转移到存储二极管42上。在全局快门模式下，例如可将信号TX1同时针对阵列20中的所有像素22脉冲到高水平。

像素22可包括第二转移栅极(晶体管)60。转移栅极60可具有栅极端子，该栅极端子受第二电荷转移控制信号TX2控制。可将转移控制信号TX2脉冲到高水平，以将电荷从受钉扎存储二极管区42转移到浮动扩散区54上。例如，浮动扩散区54可以是掺杂半导体区域(例如，通过离子注入、杂质扩散或其他掺杂工艺在硅衬底中掺杂的区域)。浮动扩散区54可充当另一存储区域，在图像数据采集操作期间用于存储电荷。

像素22还可包括读出电路，该读出电路包括行选择晶体管58和源极跟随器晶体管56。晶体管58可具有栅极，该栅极受行选择控制信号RS控制。当控制信号RS生效时，晶体管58导通，并且对应信号PIXOUT(例如，大小与浮动扩散节点54处的电荷量成比例的输出信号)被传递到列读出路径32。

像素22可以低转换增益模式运行以用于捕获更亮场景的图像，并且可以高转换增益模式运行以用于捕获更暗场景的图像。在图像捕获操作期间，阵列20的一部分可捕获来自所成像场景的更暗部分的图像信号，而阵列20的其他部分可捕获来自所成像场景的更亮部分的图像信号。如果需要，可通过行控制电路26和/或列读出电路28(图2)向阵列20上的像素22提供增益控制信号。

由像素22接收的增益控制信号可以调整该像素的增益。例如，位于阵列20的较亮区域中的像素22可通过控制线32和/或30被提供控制信号，该控制信号指示那些像素以低转换增益模式运行(例如，以阻止图像像素的过饱和)，而位于阵列20的较暗区域中的像素22可被提供控制信号，该控制信号指示那些像素以高转换增益模式运行(例如，以提高由那些像素捕获的图像信号中的信噪比)。提供给像素22的增益控制信号可包括例如双转换增益(DCG)控制信号，所述控制信号被配置为调整给定像素22的电荷存储容量。

像素22可设置有增益选择电路，该电路增强由图像传感器16产生的图像的动态范围。例如，每个像素22可使用所选转换增益设置(转换增益模式)生成对应的信号。在一些配置中，所选增益设置可取决于在暴露期间(即，像素重置之间的积聚周期，在该周期期间，光敏元件响应于入射光而生成电荷)由像素捕获的光的量。在其他配置中，增益可保持恒定的设置。如图3所示，图像像素22可包括串联耦接在浮动扩散节点54与电路节点64之间的DCG晶体管68。电容器66可耦接在电路节点64与接地端子41之间。电容器66可具有电荷存储容量(电容)C。电容器66可包括采用任何所需布置的具有任何所需电容的任何所需数量的电容器。电容器66可例如为金属-隔离体-金属(MIM)电容器、多晶硅-隔离体-多晶硅(PIP)电容器、深沟槽电容器或任何其他所需类型的电容器。

晶体管68可具有栅极端子，该端子使用双转换增益控制信号DCG进行控制。像素22可以高转换增益模式(高增益模式)以及以低转换增益模式(低增益模式)运行。如果晶体管68被禁用(例如，如果信号DCG为低)，则像素22被置于高转换增益模式。如果晶体管68被启用(例如，如果信号DCG为高)，则像素22被置于低转换增益模式。

一般来讲，图像转换增益与节点FD处的负载电容量成反比。当晶体管68导通时，电容器66被切换到使用中以便为浮动扩散节点54提供额外电容(如，额外电荷存储容量)。这导致像素22的转换增益较低。当晶体管68断开时，电容器66的额外负载被移除并且像素22恢复到相对较高的像素转换增益配置。

一般来说，存储节点42的物理尺寸(面积)与图像传感器16的快门效率成反比。例如，较大存储节点42可导致传感器16的快门效率低于使用较小存储节点42时的快门效率。低快门效率可导致在最终图像中形成幻影或阴影。另外，较大存储节点42可比较小存储节点42在系统中生成更多的不期望暗电流。此外，较大存储节点42可使光电二极管40的物理尺寸比使用较小存储节点42时减小得更多，由此减小光电二极管40的灵敏度和全阱容。为了减少最终图像中的幻影和阴影，减小系统中暗电流的影响，并为较大的光电二极管提供空间，可能期望减小电荷存储节点42的尺寸。例如，存储节点42可具有比光电二极管40小至少五倍的物理尺寸。虽然减小存储节点42的物理尺寸可提高快门效率、减少系统中的暗电流并为光电二极管释放更多空间，但是减小存储节点42的物理尺寸也减少了节点42的电荷存储容量。

如图3所示，电荷存储节点42可耦接到电容器66(例如，经由电路节点64)以扩展节点42的电荷存储容量。如果需要，DCG晶体管68可被导通，以进一步将存储节点42的电容扩展为包括浮动扩散节点54。以此方式将节点42耦接到电容器66可使得全局快门效率提高、暗电流减少，并使可用于像素22中的光电二极管的空间更多，而不牺牲存储节点42的电荷存储容量。

为了进一步减少系统中的暗电流，可将受控势垒62插置在存储区42与电容器66之间。势垒62可例如允许像素22将存储节点42上的低读出噪声与存储在电容器66上的相对大的信号分离。势垒62可提供处于光电二极管40的受钉扎电位与存储节点42的受钉扎电位之间的受钉扎电位。例如，势垒62可以高于光电二极管40的受钉扎电位且低于存储节点42的受钉扎电位。又如，势垒62可以低于光电二极管40的受钉扎电位且高于存储节点42的受钉扎电位。势垒62的受钉扎电位可由阵列20的半导体衬底中的势垒62的掺杂剂浓度提供。势垒62被提供作为阵列20的掺杂区域的实例仅是例示性的。如果需要，势垒62可用电荷转移晶体管替换。

图4为像素22的电路图，其中势垒62已替换为电荷转移晶体管90。图4所示像素22的其他组件起到与如结合图3所述类似的作用，并且为了简洁起见，不再重复相应描述。

如图4所示，可调整第三电荷转移控制信号TX3以导通晶体管90，使得存储节点42上的电荷传递到电容器66上。可对控制信号TX3进行控制以调整从二极管42转移到电容器41的电荷量(例如，栅极控制信号TX3可由晶体管90调整电容器66与存储节点42之间提供的势垒)。图4的布置方式可例如允许相较使用受钉扎势垒62的情况(如图3中的那些)更灵活地控制电荷转移到电容器66上。然而，与图4的布置方式相比，图3的具有受钉扎势垒62的布置方式可表现出例如减少的暗电流、更大电荷容量以及对工艺可变化性的更好的耐受度。

图5是图3和图4所示类型的全局快门像素的剖视图。图5还示出了对应的电位图71，其示出在成像操作期间电荷如何在像素22中流动。

如图5所示，像素22包括形成在半导体衬底55内的光电二极管区域40、存储二极管42、势垒62、节点64以及浮动扩散节点54。区域40和42和势垒62可由半导体衬底55内的掺杂注入物形成。区域40、42和62可例如由相同类型的注入物但以不同掺杂剂浓度来形成。掺杂剂浓度的差异可造成区域之间的电位差异。

如电位图71所示，光电二极管40可以处于受钉扎电位(电压)电平V1。电荷载流子(例如，电子)67可以响应于图像光而聚积在区域40中。第一电荷转移信号TX1可生效以使栅极44的电位从电平V0上升到电平V1，从而允许电子67流动到存储二极管42上，如由箭头69所示。存储二极管42可以处于大于电平V1的受钉扎电位电平V3。电子67可聚积在存储二极管42中。受钉扎势垒62可以处于小于电平V3且大于电平V1的电位电平V2。当在存储二极管42上已聚积足够量的电荷时，电子可跨势垒62流动到电容器66上(例如，经由节点64)，如箭头73所示。这可使存储二极管42的有效电荷容量增大以包括电容器66的容量，尽管存储二极管42占据的物理面积相对较小。增大二极管42的电荷容量还可增大像素的动态范围。

在读出期间，电荷67可通过转移栅极60(图3)和/或通过栅极68(例如，通过使信号DCG生效)从节点42和66转移到浮动扩散54上。例如，在信号积聚结束时存储在节点42上的电荷可经由转移栅极60传递到浮动扩散54以便读出，而存储在电容器66上的电荷经由DCG栅极68转移到浮动扩散54。

如果需要，控制信号DCG可任选地进行调整以进一步扩展节点42和66的电荷容量来包括浮动扩散节点54。例如，DCG栅极68的电位可通过使控制信号DCG生效而从电平75上升到电平77，从而允许电子67流动到浮动扩散54上，如箭头79所示。这可进一步扩展存储区42的电荷容量，尽管存储区42所占据的物理面积相对较小。

如果需要，势垒62可用电荷转移栅极90替换。电荷转移信号TX3可生效以调整存储节点42与节点64之间的势垒(例如，将势垒调整为电平V2或更高的电平)，从而允许电子67流动到电容器66上。

图6是可用于控制像素22的操作的时序图的实例。如图6所示，在重置阶段中，电荷转移信号TX1和TX2、快门信号SG、转换增益信号DCG和重置信号RST可在时间T1处生效并在时间T2处解除生效。在时间T3处，可使转移信号TX1和快门信号SG生效(例如，在全局快门模式下，针对阵列20中的所有像素22同时生效)。转移信号TX1可在时间T4处解除生效，并且快门信号SG可在时间T5处解除生效。在时间T5与T6之间，光电二极管40可以积聚电荷。在时间T6处，转移信号TX1针对阵列中的所有像素22生效，以将所积聚的电荷转移到对应存储节点42上。快门信号SG可在时间T6处或其之后不久生效，以重置光电二极管40。此过程可重复任何所需次数(例如，直到时间T7为止)，以继续将电荷聚积到存储二极管42上。

通过重复此过程，电荷积聚可以铺展至像素22的整个总帧时间。这种时序铺展可例如减少光源闪烁(例如，发光二极管(LED)闪烁)以确保闪烁光源被像素捕获到，即使在光源碰巧在给定时间关闭时也是如此。如果转移到存储区42上的电荷超出受钉扎势垒62，则过量电荷可流动到电荷存储电容器66上(例如，如图5中的箭头73所示)。在形成电荷转移晶体管90的情况下，可对转移信号TX3进行周期性地脉冲，或者可在过量电荷已聚积在存储节点42上时对转移信号进行脉冲，以将过量电荷转移到电容器66上。

在时间T7处，重置信号RST可生效以重置浮动扩散54。在时间T8处，重置信号RST可被解除生效。读出阶段可在时间T8处开始以便逐行读出阵列20。例如，在时间T8处，可使控制信号DCG和行选择信号RS生效。这可允许在时间T7前聚积在电容器66上的电荷转移到浮动扩散54上。接着，将来自电容器66的电荷经由晶体管56和58读出到线32上作为图像电平信号。在时间T8处，可使图像电平采样信号SHS生效(例如，提供到读出电路28中的采样保持电路)，以对来自电容器66的图像电平信号进行采样。在时间T9处，可将信号SHS解除生效。

重置信号RST可在时间T9处生效并在时间T10处解除生效，以重置浮动扩散54。在时间T9处，可使重置电平采样信号SHR生效(例如，提供到读出电路28中的采样保持电路)，以对来自浮动扩散54的重置电平进行采样。在时间T11处，可将转移信号TX2脉冲到高水平，以将积聚电荷从电荷存储节点42转移到浮动扩散54上。来自存储节点42的电荷可经由晶体管56和58读出为图像电平信号。在时间T12处，可将采样保持信号SHS脉冲到高水平，以对来自存储节点42的图像信号进行采样。如果需要，此图像信号可与从电容器66转移的图像信号合并(例如，可与来自电容器66的信号相加，与来自电容器66的信号进行平均，或以任何其他所需方式合并)。读出电路28可使用所采样的重置电平信号来降低kTC重置噪声(例如，经由相关双采样(CDS)算法)。图6的实例仅为例示性的，并且一般来说，可使用任何所需时序方案。

如果需要，可将电容器66用作阵列20中的遮光结构或反光结构。例如，电容器66可用于为存储节点42提供遮挡以阻止其接收图像光，从而提高像素的快门效率。例如，可将电容器66用作进入光电二极管40的光的反射器，从而提高像素的灵敏度。

图7中示出了剖视图，其示出电容器66可如何形成像素22内的遮光结构。在图7的实施例中，像素22是前照式像素。如图7所示，像素22可包括形成在半导体衬底如衬底55(例如，p型半导体衬底、分级EPI衬底等)内的光电二极管40。像素22可包括形成在衬底55内的存储二极管42、转移晶体管44的部分、电容器节点64以及受钉扎势垒62。如果需要，受钉扎势垒62可用转移晶体管90替换。在光电二极管40的任一侧上可形成P型阱隔离注入物112以将光电二极管40与相邻像素22隔离。

在衬底55上可形成介电叠堆，如介电叠堆102。介电叠堆102可由介电材料(如氧化硅)形成。光导结构LG可形成在位于光电二极管40上方的介电叠堆102中。光导LG可将入射的图像光104导向光电二极管40。如果需要，可将钝化钉扎层114插置在光导LG与光电二极管40之间。在介电叠堆102中可形成互连布线结构106(例如，导电信号布线通路和导电通孔)，以将叠堆102中的一个或多个层导电耦接。因此，介电叠堆102有时可被称为互连叠堆。一般来说，介电叠堆102可包括另选的金属布线层(例如，形成金属布线通路的介电层)和通孔层(例如，其中导电通孔将导电结构从一个相邻金属布线层耦接到另一相邻金属布线层中的对应导电结构的介电层)。例如，叠堆102可包括金属布线层(有时称为金属化层)M1和M2。如果需要，叠堆102可包括任何所需数量的金属化层。

滤色器阵列(如滤色器阵列结构108)可形成在介电叠堆102的顶部上。滤色器元件108可用于传递所需波长的光。滤色器阵列108的顶部上可形成微透镜阵列。微透镜阵列可包括滤色器元件108的顶部上形成的第一微透镜110。微透镜110可用于将光104朝光导聚焦并最终聚焦到光电二极管40上。

电容器66可形成在衬底55上方，并且可用作存储节点42的遮光罩。电容器66可具有第一电容器板66-1和第二电容器板66-2。第二电容器板66-2可耦接到接地端子41，而第一电容器板66-1耦接到节点64(例如，通过给定导电通孔106)。第一电容器板66-1和第二电容器板66-2可间隔开以表现出电容C。

板66-1和66-2可形成在叠堆102的不同层中。例如，板66-1可形成在金属化层M2中，而板66-2形成在金属化层M1中。一般来说，板66-1和66-2可形成在任何所需金属化层内。在另一合适布置中，板66-1形成在金属化层M1中、掩埋在叠堆102的介电层内，位于区域42上方的某个位置处。在又一合适布置中，板66-1和66-2两者都被掩埋。如果需要，电容器66可以包括相互竖直堆叠的两个以上的板(例如，3个板、4个板、5个板、5个以上板等)。

嵌入电容器板66可用于使入射光104反射，如由箭头104’所示。通过反射入射光，板66可有效地为存储节点42遮挡入射光，由此提高像素22的快门效率。例如，与在其他地方形成电容器板66的情况相比，在区域42上方形成电容器板66可使所有波长下的快门效率提高多达两倍。

在图7的实例中，像素22是前照式像素，其中图像光104经由金属化层和信号布线层102接收。如果需要，像素22可为背照式像素。在这种情况中，电容器板66可用作反射器结构以提高光电二极管40对光104的吸收。

图8是剖视图，示出电容器66可如何形成背照式像素22的反光器结构。如图8所示，像素22可通过该像素的背侧(例如，通过衬底55)来接收光104。介电叠堆102可形成在该像素的前侧上(例如，基板55的形成有光电二极管40的那侧)。如果需要，可在衬底55的任一侧形成深沟槽隔离结构122。结构122可允许硅厚度增大并允许光电二极管40处对所有波长的光的吸收提升。可将可选导电衬里120插置在滤色器108与衬底55之间，以及插置在结构122与衬底55之间。衬里120可以电压V_BIAS进行偏置。电压V_BIAS可处于负电位，以有助于将光子生成的电荷推向光电二极管40并减少暗电流生成。在读出期间，电压V_BIAS可保持处于接地电压电平。衬里120可以例如包括多晶硅或任何其他所需材料。

电容器板66-1和66-2可延伸到节点42和40后方(例如，像素的整个宽度)。电容器板66-1和/或66-2可将图像光104朝光电二极管40反射回，如线104’所示。与未执行反射的情况相比，这可增加光电二极管40内对所有波长的光104的吸收。例如，反射光104’可增加光电二极管40对绿光、红光和红外(IR)光的吸收(而其他波长可在到达电容器66前被光电二极管40吸收)。例如，增加对光104的吸收可提高像素22的量子效率。

图3和图4中，使用单个电荷存储节点42为光电二极管40存储电荷的实例仅是说明性的。如果需要，在给定像素中的光电二极管40和浮动扩散54可耦接到多个电荷存储节点42。图9为电路图，示出了具有多个电荷存储节点42的像素22。

如图9所示，光电二极管410可经由电荷转移晶体管44A耦接到第一电荷存储节点42A，并且可经由电荷转移晶体管44B耦接到第二电荷存储节点42B。控制信号TX1A可为脉冲式的，以将电荷从光电二极管40转移到存储节点42A上。控制信号TX1B可为脉冲式的，以将电荷从光电二极管40转移到存储节点42B上。存储节点42A可经由转移晶体管60A耦接到浮动扩散54。存储节点42B可经由转移晶体管60B耦接到浮动扩散54。控制信号TX2A可为脉冲式的，以将电荷从存储节点42A转移到浮动扩散54上。控制信号TX2B可为脉冲式的，以将电荷从存储节点42B转移到浮动扩散54上。

存储节点42A可经由受钉扎势垒(PBA)62A耦接到电容器节点64A。存储节点42B可经由受钉扎势垒(PBB)62B耦接到电容器节点64B。势垒62A可以处于光电二极管40的受钉扎电位与存储节点42A的受钉扎电位之间的电势电平。势垒62B可以处于光电二极管40的受钉扎电位与存储节点42B的受钉扎电位之间的电势电平。

电容器66A可耦接到节点64A。电容器66A可存储来自存储节点42A的过量电荷(例如，当聚积电荷超过受钉扎势垒PBA时)。电容器66B可耦接到节点64B。电容器66B可存储来自存储节点42B的过量电荷(例如，当聚积电荷超过受钉扎势垒PBB时)。

电容器66A可经由DCGA晶体管68A耦接到浮动扩散54。电容器66B可经由DCGB晶体管68B耦接到浮动扩散54。通过对提供到DCGA栅极68A的控制信号DCGA进行脉冲，可将电容器66A上的电荷转移到浮动扩散54。通过对提供到DCGB栅极68B的控制信号DCGB进行脉冲，可将电容器66B上的电荷转移到浮动扩散54。

具有多个存储节点42的布置(如图9的布置)可允许从远处采集与不同光谱光源和/或投射图案同步的图像，以便进行三维成像、多色特殊成像等。例如，光电二极管40可与光源或图案同步暴露，并且之后可将所采集的电荷存储在存储装置42A和42B中。例如，形成多个存储节点42可允许执行光闪烁减少(LFM)和/或高动态范围(HDR)成像操作。

如果需要，势垒62A和62B可用对应的转移晶体管(如图4的晶体管90)替换。一般来说，可在光电二极管40和浮动扩散54上耦接任何所需数量的存储区42(例如，3个区42、4个区42、4个以上的区42等)。

图10为可用于控制图9所示类型的像素的时序图的实例。如图10所示，可在重置阶段200期间使控制信号TX1A、SG、TX2A、DCGA、TX1B、TX2B、DCGB和RST同时生效。这可重置光电二极管40、存储节点42A和42B、以及电容器66A和66B。

在采集阶段202期间，可通过分别对转移栅极44A和44B进行周期性地脉冲，将电荷重复聚积在存储节点42A和42B上。周期性地将电荷转移到存储节点42A和42B可以例如减少成像场景中的光和LED闪烁。可使用第一存储节点42A来存储在长积聚时间T1期间收集到的电荷，而使用第二存储节点42B来存储在短积聚时间T2期间收集的电荷(例如，可采集长积聚时间图像信号和短积聚时间图像信号)。电容器66A和66B可分别存储来自存储节点42A和42B的过量电荷，从而增大该系统的总体动态范围，尽管节点42A和42B的物理尺寸相对较小。与节点42A和42B与光电二极管40的尺寸大约相同的情况相比，节点42A和42B相对较小的物理尺寸可提高快门效率。

在读出阶段204期间，可读出存储在节点42A和42B上的电荷以及存储在电容器66A和66B上的电荷。读出信号可形成长积聚信号和短积聚信号。如果需要，可将长积聚信号和短积聚信号组合以形成最终HDR图像。在图10的实例中，使控制信号DCGA和采样保持控制信号SHS同时生效，以读出存储在电容器66A上的电荷(例如，由光电二极管40收集并存储在电容器66A上的长积聚图像信号的一部分)。随后，可使重置信号RST和重置采样保持控制信号SHR生效，以读出重置电平信号，用于利用从电容器66A读出的信号并稍后利用从存储二极管42A读出的信号来执行相关双采样。接着，可使转移信号TX2A和采样保持控制信号SHS生效，以从存储二极管42A读出长积聚图像信号的一部分。如果需要，该读出信号的这个部分可与从电容器66A读出的信号组合。

接着，可使控制信号DCGB和采样保持控制信号SHS同时生效，以读出存储在电容器66B上的电荷(例如，由光电二极管40收集并存储在电容器66B上的短积聚图像信号的一部分)。随后，可使重置信号RST和重置采样保持控制信号SHR生效，以读出重置电平信号，用于利用从电容器66B读出的信号并稍后利用从存储二极管42B读出的信号来执行相关双采样。接着，可使转移信号TX2B和采样保持控制信号SHS生效，以从存储二极管42B读出短积聚图像信号的一部分。如果需要，该读出信号的这个部分可与从电容器66B读出的信号组合。

从电容器66A和存储节点42A读出的图像信号可与从电容器66B和存储节点42B读出的图像信号组合，以生成高动态范围图像(例如，在图像中，来自节点42A和电容器66A的长积聚时间图像信号用于该图像场景的相对暗淡部分，而来自节点42B和电容器66B的短积聚时间图像信号用于该图像场景的相对明亮部分；或者来自节点42A和节点42B的信号相加，来自电容器62A和电容器62B的信号相加，并且这两个操作的结果被组合成HDR信号)。图10的例子仅仅是示例性的。一般来说，任何所需时序方案都可用于操作具有多个存储节点42的像素22。

图11为包括成像设备1008(如图1所示相机模块)的示例性处理器系统1000(如数码相机)的简化图，该成像设备采用的成像器具有如上图1-10所述的像素。在不进行限制的前提下，这种系统可包括计算机系统、静态或视频摄像机系统、扫描仪、机器视觉系统、车辆导航系统、视频电话、监控系统、自动对焦系统、星体跟踪器系统、运动检测系统、图像稳定系统，以及其他采用成像设备的系统。

处理器系统1000例如数字静态或视频摄像机系统一般包括镜头1114，该镜头用于在快门释放按钮1116被按下时，将图像聚焦到成像设备1008中的一个或多个像素阵列上；以及中央处理单元(CPU)1002，诸如微处理器，其控制相机功能和一个或多个图像流功能。处理单元1102可通过系统总线1006与一个或多个输入-输出(I/O)设备1110通信。成像设备1008还可经由总线1006与CPU 1002通信。系统1000还可包括随机存取存储器(RAM)1004并且可任选地包括可移动存储器1112，诸如闪存存储器，该存储器也可通过总线1006与CPU 1002通信。成像设备1008可在单个集成电路或不同芯片上与CPU相组合，无论是否具有存储器。尽管总线1006被示为单总线，但该总线也可以是一个或多个总线、桥接器或其他用于互连系统1000的系统组件的通信路径。

已描述了各种实施方案，这些实施方案示出用于使用图像传感器像素生成图像的系统和方法，所述图像传感器像素具有的电荷存储节点显著小于像素中对应的光电二极管。

图像传感器像素可包括光电二极管、电荷存储节点、浮动扩散节点和电容器。第一晶体管可耦接在光电二极管与电荷存储节点之间。第二晶体管可耦接在电荷存储节点与浮动扩散节点之间。第三晶体管可耦接在电容器与浮动扩散节点之间。受钉扎势垒可形成在电荷存储节点与电容器之间。受钉扎势垒可表现出处于光电二极管的电位与电荷存储节点的电位之间的电位。例如，受钉扎势垒、光电二极管和电荷存储节点可使用相同类型的半导体注入物但使用不同掺杂剂浓度来形成。

在另一合适布置中，第四晶体管可耦接在电荷存储节点与电容器之间。第四晶体管的栅极端子可以接收控制信号，该控制信号将电荷存储节点与电容器之间的势垒调整至光电二极管的电位与电荷存储节点的电位之间的电平。

例如，光电二极管可配置成响应于图像光而生成图像电荷。第一晶体管可以将图像电荷转移到电荷存储节点。第四晶体管或受钉扎势垒可将图像电荷的一部分(例如，溢出部分)从电荷存储节点转移到电容器。第三晶体管可配置成将图像电荷的这个部分从电容器转移到浮动扩散节点。如果需要，可控制第三晶体管以调整像素转换增益。

图像传感器像素中的读出电路可将图像电荷的这个部分从浮动扩散电路输出到列读出线上。第二晶体管可配置成在该图像电荷的这个部分已输出到列读出线后，将图像电荷的其余部分从电荷存储节点转移到浮动扩散节点。读出电路可配置成从浮动扩散节点输出图像电荷的其余部分。读出电荷可组合以生成最终图像信号。

根据以上布置中的任何布置，电容器可形成遮光罩结构来为电荷存储节点遮挡图像光。根据以上布置中的任何布置，电容器可形成反光器结构以将图像光中的至少一些朝光电二极管反射。

前述内容仅是对本实用新型原理的示例性说明，因此本领域技术人员可以在不脱离本实用新型的精神和范围的前提下进行多种修改。上述实施方案可单独地或以任意组合方式实施。