本发明涉及半导体制造领域，尤其涉及一种熔丝结构及其形成方法。
背景技术：
在半导体工业中，熔丝元件由于具有多种用途而被广泛使用在集成电路中。例如，在集成电路中设计多个具有相同功能的电路模块作为备份，当发现其中一个电路模块失效时，通过熔丝元件将电路模块和集成电路中的其它功能电路烧断，而使用具有相同功能的另一个电路模块取代失效的电路模块。又如，设计一款通用的集成电路，根据不同用户的需求，将不需要的电路模块通过熔丝元件烧断，这样一款集成电路就可以以经济的方式制造并适用于不同客户。
随着集成电路的集成度不断减小，熔丝结构的性能难以满足要求。
技术实现要素：
本发明解决的问题是提供一种熔丝结构及其形成方法，以提高熔丝结构的性能。
为解决上述问题，本发明提供一种熔丝结构的形成方法，包括：提供基底；在所述基底上形成熔丝层和覆盖熔丝层的层间介质层，所述熔丝层包括熔断区；刻蚀熔丝层熔断区上的层间介质层以在层间介质层中形成暴露出熔丝层熔断区的通孔，且所述刻蚀层间介质层的工艺还对熔丝层熔断区的表面进行刻蚀。
可选的，所述通孔仅暴露出熔丝层熔断区的顶部表面；所述刻蚀层间介质层的工艺仅对熔丝层熔断区的顶部表面进行刻蚀。
可选的，所述通孔暴露出熔丝层熔断区的顶部表面和侧壁表面；所述刻蚀层间介质层的工艺对熔丝层熔断区的顶部表面和侧壁表面进行刻蚀。
可选的，所述熔丝层熔断区投影到基底表面图形的形状为条形；在所述熔丝层熔断区投影图形的宽度方向上，所述通孔的尺寸大于所述熔丝层熔断区的尺寸。
可选的，在所述熔丝层熔断区投影图形的宽度方向上，所述通孔的尺寸为所述熔丝层熔断区尺寸的1.1倍～2倍。
可选的，所述通孔的数量为一个或者多个。
可选的，所述熔丝层熔断区投影到基底表面图形的形状为条形；当所述通孔的数量为多个时，所述通孔沿所述熔丝层熔断区投影图形的长度方向排列。
可选的，所述熔丝层熔断区投影到基底表面图形的形状为条形；所述熔丝层还包括位于熔断区两侧的电极区，自电极区到熔断区的方向垂直于所述熔丝层熔断区投影图形的宽度方向，在所述熔丝层熔断区投影图形的宽度方向上，熔丝层电极区的尺寸大于熔丝层熔断区的尺寸。
可选的，还包括：在所述熔丝层电极区上的层间介质层中形成电极孔，所述电极孔暴露出熔丝层电极区。
可选的，在所述熔丝层熔断区投影图形的宽度方向上，所述电极孔的尺寸小于所述熔丝层电极区的尺寸且大于所述熔丝层熔断区的尺寸。
可选的，还包括：在所述通孔中形成保护层；所述保护层的材料为绝缘体材料，或者，所述保护层的材料为导电材料。
可选的，还包括：在所述基底上形成控制电路模块，所述控制电路模块和熔丝层电学连接，所述控制电路模块适于给熔丝层提供熔断电流而使熔丝层熔断。
本发明还提供一种熔丝结构，包括：基底；位于所述基底上的熔丝层，所述熔丝层包括熔断区；位于所述基底上且覆盖熔丝层的层间介质层；位于层间介质层中且暴露出熔丝层熔断区的通孔。
可选的，所述通孔仅暴露出熔丝层熔断区的顶部表面；或者，所述通孔暴露出熔丝层熔断区的顶部表面和侧壁表面。
可选的，所述熔丝层熔断区投影到基底表面图形的形状为条形；当通孔暴露出熔丝层熔断区的顶部表面和侧壁表面时，在熔丝层熔断区投影图形的宽度方向上，所述通孔的尺寸大于所述熔丝层熔断区的尺寸。
可选的，在所述熔丝层熔断区投影图形的宽度方向上，所述通孔的尺寸为所述熔丝层熔断区尺寸的1.1倍～2倍。
可选的，所述通孔的数量为一个或者多个；所述熔丝层熔断区投影到基底表面图形的形状为条形；当所述通孔的数量为多个时，所述通孔沿所述熔丝层熔断区投影图形的长度方向排列。
可选的，所述熔丝层熔断区投影到基底表面图形的形状为条形；所述熔丝层还包括位于熔断区两侧的电极区，自电极区到熔断区的方向垂直于所述熔丝层熔断区投影图形的宽度方向，在所述熔丝层熔断区投影图形的宽度方向上，熔丝层电极区的尺寸大于熔丝层熔断区的尺寸。
可选的，还包括：位于所述通孔中的保护层；所述保护层的材料为绝缘体材料，或者，所述保护层的材料为导电材料。
可选的，所述基底上还具有控制电路模块，所述控制电路模块和熔丝层电学连接，所述控制电路模块适于给熔丝层提供熔断电流而使熔丝层熔断。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的熔丝结构的形成方法中，刻蚀熔丝层熔断区上的层间介质层以在层间介质层中形成暴露出熔丝层熔断区的通孔，且所述刻蚀层间介质层的工艺还对熔丝层熔断区的表面进行刻蚀。因此容易在通孔暴露出的熔丝层熔断区的表面形成缺陷点。基于具有所述缺陷点的熔丝层的电迁移能力能够增强。因此，缺陷点附近的熔丝层容易熔断，进而降低了熔丝层的熔断电流，提高了熔丝结构的性能。
进一步，所述通孔暴露出熔丝层熔断区的顶部表面和侧壁表面；所述刻蚀层间介质层的工艺不仅刻蚀了熔丝层熔断区的顶部表面，还刻蚀了熔丝层熔断区的侧壁表面。因此使得不仅在通孔暴露出的熔丝层熔断区的顶部表面形成缺陷点，还在通孔暴露出的熔丝层熔断区的侧壁表面形成缺陷点。使得熔丝层更容易熔断，进一步降低了熔丝层的熔断电流。
进一步，在所述基底上形成控制电路模块，所述控制电路模块和熔丝层电学连接，所述控制电路模块适于给熔丝层提供熔断电流而使熔丝层熔断。由于熔断区熔丝层容易熔断，因此需要控制电路提供给熔丝层的熔断电流相应得到减小。那么控制电路中晶体管的数量能够减小，控制电路占据熔丝结构的面积减小。从而使得熔丝结构的集成度提高。
本发明技术方案提供的熔丝结构中，层间介质层中具有暴露出熔丝层熔断区的通孔，因此容易在通孔暴露出的熔丝层熔断区的表面形成缺陷点。基于具有所述缺陷点的熔丝层的电迁移能力能够增强。因此，缺陷点附近的熔丝层容易熔断，进而降低了熔丝层的熔断电流，提高了熔丝结构的性能。
附图说明
图1是一种熔丝结构的结构示意图；
图2至图5是本发明一实施例中熔丝结构形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术中形成的熔丝结构的性能较差。
图1是一种熔丝结构的结构示意图，熔丝结构包括：基底100，所述基底100上具有熔丝层110，所述熔丝层110具有相对的电极区和位于电极区之间的熔断区；位于基底100上且覆盖熔丝层110的层间介质层120；位于层间介质层120中且暴露出熔丝层110电极区的电极孔；位于所述电极孔中电极插塞130；位于电极插塞130表面的电极140。
然而，上述熔丝结构的性能较差，经研究发现，原因在于：
熔丝结构用于嵌入集成电路中，集成电路中具有多个相同功能的电路模块。熔丝结构中具有与熔丝层110电学连接的控制电路，所述控制电路适于给熔丝层110提供熔断电流而使熔丝层110熔断。为使熔丝层110熔断，控制电路中通常需要具有足够多数量的mos晶体管，以向熔丝层110提供足够大的熔断电流，从而使熔丝结构中的控制电路占据熔丝结构的面积较大。随着集成电路的集成度不断提高，现有的熔丝结构的集成度不能满足嵌入集成电路的要求。
在此基础上，本发明提供一种熔丝结构的形成方法，包括：提供基底；在所述基底上形成熔丝层和覆盖熔丝层的层间介质层，所述熔丝层包括熔断区；刻蚀熔丝层熔断区上的层间介质层以在层间介质层中形成暴露出熔丝层熔断区的通孔，且所述刻蚀层间介质层的工艺还对熔丝层熔断区的表面进行刻蚀。
所述方法中，刻蚀熔丝层熔断区上的层间介质层以在层间介质层中形成暴露出熔丝层熔断区的通孔，且所述刻蚀层间介质层的工艺还对熔丝层熔断区的表面进行刻蚀。因此容易在通孔暴露出的熔丝层熔断区的表面形成缺陷点。基于具有所述缺陷点的熔丝层的电迁移能力能够增强。因此，缺陷点附近的熔丝层容易熔断，进而降低了熔丝层的熔断电流，提高了熔丝结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图5是本发明一实施例中熔丝结构形成过程的结构示意图。
结合参考图2和图3，图3为沿图2中切割线a-a1的示意图，切割线a-a1垂直于熔丝层的延伸方向，提供基底200。
所述基底200为体硅衬底、体锗衬底、玻璃衬底、绝缘体上硅衬底或绝缘体上锗衬底。本实施例中，所述基底200为体硅衬底。
继续结合参考图2和图3，在所述基底200上形成熔丝层210和覆盖熔丝层210的层间介质层220，所述熔丝层210包括熔断区ⅰ。
所述熔丝层210的材料为金属，如铜、铝或钨。或者，所述熔丝层210的材料为多晶硅。本实施例中，所述熔丝层210的材料为金属。
所述熔丝层210熔断区ⅰ投影到基底200表面图形的形状为条形。
所述熔丝层210还包括位于熔断区ⅰ两侧的电极区ⅱ，自电极区ⅱ到熔断区ⅰ的方向垂直于所述熔丝层210熔断区ⅰ投影图形的宽度方向。
本实施例中，在所述熔丝层210熔断区ⅰ投影图形的宽度方向上，熔丝层210电极区ⅱ的尺寸大于熔丝层210熔断区ⅰ的尺寸。
本实施例中，由于在所述熔丝层210熔断区ⅰ投影图形的宽度方向上，熔丝层210熔断区ⅰ的尺寸小于熔丝层210电极区ⅱ的尺寸，使得熔丝层210熔断区ⅰ的电阻大于熔丝层210电极区ⅱ的电阻。因此，在熔丝层210工作时，熔丝层210熔断区ⅰ产生的热量大于熔丝层210电极区ⅱ产生的热量，使得熔丝层210熔断区ⅰ相对熔丝层210电极区ⅱ容易熔断。
在其它实施例中，在所述熔丝层的宽度方向上，熔丝层电极区的尺寸等于熔丝层熔断区的尺寸。
所述层间介质层220的材料为氧化硅或低k(k小于3.9)介质材料。所述低k介质材料为具有空气隙的氧化硅、氟氧化硅、碳氧化硅、聚氢硅氧烷(hydrogensilsequioxane，hsq)或聚甲基硅氧烷(methysilsesquioxane，msq)。本实施例中，所述层间介质层220的材料为氧化硅。
本实施例中，所述熔丝层210的材料为金属，相应的，所述层间介质层220包括位于基底200上的第一介质层221和第二介质层222；所述熔丝层210位于所述第一介质层221中；所述第二介质层222位于熔丝层210和第一介质层221上。
本实施例中，形成熔丝层210和层间介质层220的步骤包括：在所述基底200上形成第一介质层221，所述第一介质层221中具有贯穿第一介质层221的凹槽(未图示)；在所述凹槽中形成熔丝层210；在所述熔丝层210和第一介质层221上形成第二介质层222。
本实施例中，第一介质层221可在cmos工艺中形成底层介质层的同时形成，熔丝层210可在cmos工艺中形成位于底层介质层中的金属栅电极的过程中形成，第二介质层222可在cmos工艺中形成位于金属栅电极和底层介质层上的顶层介质层的过程中形成。因此，第一介质层221、熔丝层210和第二介质层222的形成工艺和cmos工艺相兼容。
在另一个实施例中，层间介质层可在cmos工艺中形成介质层的过程中形成，熔丝层可在cmos工艺中形成金属互联层的过程中形成。因此，层间介质层和熔丝层的形成工艺和cmos工艺相兼容。
在其它实施例中，所述熔丝层的材料为多晶硅时，形成熔丝层和层间介质层的方法包括：在所述基底上形成熔丝层；在所述基底上形成覆盖熔丝层的层间介质层。
本实施例中，所述熔丝层210和第一介质层221之间还具有阻挡层。所述阻挡层的作用包括：阻挡熔丝层210扩散。
所述阻挡层的材料包括氮化硅。
本实施例中，还包括：在所述基底200上形成控制电路模块，所述控制电路模块和熔丝层210电学连接，所述控制电路模块适于给熔丝层210提供熔断电流而使熔丝层210熔断。
所述控制电路模块包括若干个电学连接的mos晶体管。
参考图4，图4为在图3基础上的示意图，刻蚀熔丝层210熔断区ⅰ上的层间介质层220以在层间介质层220中形成暴露出熔丝层210熔断区ⅰ的通孔230，且所述刻蚀熔断区ⅰ上层间介质层的工艺220还对熔丝层210熔断区ⅰ的表面进行刻蚀。
具体的，在所述层间介质层220上形成掩膜层(未图示)，所述掩膜层中具有开口(未图示)，所述开口用于定于通孔230的位置；以所述掩膜层为掩膜沿开口刻蚀层间介质层220，形成所述通孔230；以所述掩膜层为掩膜刻蚀层间介质层220后，去除所述掩膜层。
所述掩膜层的材料包括光刻胶。
刻蚀熔丝层210熔断区ⅰ上层间介质层220的工艺为干刻工艺或湿刻工艺。
由于所述刻蚀熔断区ⅰ上层间介质层的工艺220还对熔丝层210熔断区ⅰ的表面进行刻蚀，因此容易在通孔230暴露出的熔丝层210熔断区ⅰ的表面形成缺陷点。基于具有所述缺陷点的熔丝层210的电迁移能力能够增强。因此，缺陷点附近的熔丝层210容易熔断，进而降低了熔丝层210的熔断电流，提高了熔丝结构的性能。
本实施例中，所述通孔230暴露出熔丝层210熔断区ⅰ的顶部表面和侧壁表面，相应的，在刻蚀熔丝层210熔断区ⅰ上层间介质层220的过程中刻蚀熔丝层210熔断区ⅰ的顶部表面和侧壁表面。所述刻蚀熔断区ⅰ上层间介质层220的工艺对熔丝层210熔断区ⅰ的顶部表面和侧壁表面进行刻蚀。
本实施例中，所述刻蚀熔断区ⅰ上层间介质层220的工艺不仅刻蚀了熔丝层210熔断区ⅰ的顶部表面，还刻蚀了熔丝层210熔断区ⅰ的侧壁表面。因此使得不仅在通孔230暴露出的熔丝层210熔断区ⅰ的顶部表面形成缺陷点，还在通孔230暴露出的熔丝层210熔断区ⅰ的侧壁表面形成缺陷点。使得熔丝层210更容易熔断，进一步降低了熔丝层210的熔断电流。
进一步，在所述熔丝层210熔断区ⅰ投影图形的宽度方向上，所述通孔230的尺寸大于所述熔丝层210熔断区ⅰ的尺寸，使得所述通孔230能够暴露出熔丝层210熔断区ⅰ的两侧侧壁。
进一步，在所述熔丝层210熔断区ⅰ投影图形的宽度方向上，所述通孔230的尺寸为所述熔丝层210熔断区ⅰ尺寸的1.1倍～2倍。选择此范围的意义在于：若在所述熔丝层210熔断区ⅰ投影图形的宽度方向上，所述通孔230的尺寸大于所述熔丝层210熔断区ⅰ尺寸的2倍，导致在刻蚀层间介质层220以形成通孔230的过程中，与熔丝层210熔断区ⅰ侧壁的层间介质层220接触的刻蚀气体或刻蚀溶液过多，容易将熔丝层210熔断区ⅰ侧壁的层间介质层220刻穿而暴露出层间介质层220下方的材料；若在所述熔丝层210熔断区ⅰ投影图形的宽度方向上，所述通孔230的尺寸小于所述熔丝层210熔断区ⅰ尺寸的1.1，导致在刻蚀层间介质层220以形成通孔230的过程中，与熔丝层210熔断区ⅰ侧壁层间介质层220接触的刻蚀气体或刻蚀溶液较少，在熔丝层210侧壁表面形成的缺陷点较少，进而对熔丝层210电迁移能力的增强程度较低。
在其它实施例中，当所述通孔暴露出熔丝层熔断区的顶部表面和侧壁表面时，在所述熔丝层熔断区投影图形的宽度方向上，所述通孔的尺寸小于或等于所述熔丝层熔断区的尺寸。在此情况下，所述通孔仅能暴露出熔丝层熔断区的顶部表面以及熔丝层熔断区一侧的侧壁表面。
在其它实施例中，所述通孔仅暴露出熔丝层熔断区的顶部表面；在刻蚀熔丝层熔断区上层间介质层的过程中仅刻蚀熔丝层熔断区的顶部表面。
所述通孔230的数量为一个或者多个。
当所述通孔230的数量为多个时，所述通孔230沿所述熔丝层210熔断区ⅰ投影图形的长度方向排列。
本实施例中，还在所述熔丝层210电极区ⅱ上的层间介质层220中形成电极孔(未图示)，所述电极孔暴露出熔丝层210电极区ⅱ。
在形成所述电极孔的同时形成所述通孔230，或者，所述电极孔和通孔230分别形成。
在一个实施例中，在所述熔丝层210熔断区ⅰ投影图形的宽度方向上，所述电极孔的尺寸小于所述熔丝层210电极区ⅱ的尺寸且大于所述熔丝层210熔断区ⅰ的尺寸。
在另一个实施例中，在所述熔丝层210熔断区ⅰ投影图形的宽度方向上，所述电极孔的尺寸等于所述熔丝层210电极区的尺寸。
参考图5，在所述通孔230(参考图4)中形成保护层240。
所述保护层240形成于通孔230中，避免熔丝层210熔断区ⅰ暴露在外界环境中。
所述保护层240的材料为绝缘体材料；或者，所述保护层240的材料为导电材料。
本实施例中，还包括：在所述电极孔中形成电极插塞；在所述电极插塞表面形成电极。所述熔丝层210通过电极插塞和电极与所述控制电路模块电学连接。
当所述保护层240的材料为导电材料时，能够在形成所述电极插塞的同时形成所述保护层240。
在其它实施例中，保护层和电极插塞分别形成。
由于熔丝层210熔断区ⅰ容易熔断，因此需要控制电路提供给熔丝层210的熔断电流相应得到减小。那么控制电路中晶体管的数量能够减小，控制电路占据熔丝结构的面积减小，从而使得熔丝结构的集成度提高。
相应的，本实施例还提供一种采用上述方法形成的熔丝结构，请继续参考图5，包括：基底200；位于所述基底200上的熔丝层210，所述熔丝层210包括熔断区ⅰ；位于所述基底200上且覆盖熔丝层210的层间介质层220；位于层间介质层220中且暴露出熔丝层210熔断区ⅰ的通孔230。
所述基底200的材料参照前述实施例。
所述熔丝层210的材料参照前述实施例。
所述层间介质层220的材料和结构参照前述实施例。
所述熔丝层210熔断区ⅰ投影到基底200表面图形的形状为条形。
所述熔丝层210还包括位于熔断区ⅰ两侧的电极区ⅱ，自电极区ⅱ到熔断区ⅰ的方向垂直于所述熔丝层210熔断区ⅰ投影图形的宽度方向。
本实施例中，在所述熔丝层210熔断区ⅰ投影图形的宽度方向上，熔丝层210电极区ⅱ的尺寸大于熔丝层210熔断区ⅰ的尺寸。在其它实施例中，在所述熔丝层熔断区投影图形的宽度方向上，熔丝层电极区的尺寸等于熔丝层熔断区的尺寸。
本实施例中，所述通孔230暴露出熔丝层210熔断区ⅰ的顶部表面和侧壁表面。
进一步，当通孔230暴露出熔丝层210熔断区ⅰ的顶部表面和侧壁表面时，在熔丝层210熔断区ⅰ投影图形的宽度方向上，所述通孔230的尺寸大于所述熔丝层210熔断区ⅰ的尺寸。
进一步，当通孔230暴露出熔丝层210熔断区ⅰ的顶部表面和侧壁表面时，在熔丝层210熔断区ⅰ投影图形的宽度方向上，所述通孔230的尺寸为所述熔丝层210熔断区ⅰ尺寸的1.1倍～2倍。
在其它实施例中，当所述通孔暴露出熔丝层熔断区的顶部表面和侧壁表面时，在所述熔丝层熔断区投影图形的宽度方向上，所述通孔的尺寸小于或等于所述熔丝层熔断区的尺寸。在此情况下，所述通孔仅能暴露出熔丝层熔断区的顶部表面以及熔丝层熔断区一侧的侧壁表面。
在其它实施例中，所述通孔仅暴露出熔丝层熔断区的顶部表面。
所述通孔230的数量为一个或者多个。
当所述通孔230的数量为多个时，所述通孔230沿所述熔丝层210熔断区ⅰ投影图形的长度方向排列。
所述熔丝结构还包括：位于熔丝层210电极区ⅱ上的层间介质层220中的电极孔，所述电极孔暴露出熔丝层210电极区ⅱ。
在一个实施例中，在所述熔丝层210熔断区ⅰ投影图形的宽度方向上，所述电极孔的尺寸小于所述熔丝层210电极区ⅱ的尺寸且大于所述熔丝层210熔断区ⅰ的尺寸。
在另一个实施例中，在所述熔丝层210熔断区ⅰ投影图形的宽度方向上，所述电极孔的尺寸等于所述熔丝层210电极区ⅱ的尺寸。
本实施例中，还包括：位于所述通孔中的保护层240。
所述保护层240的材料为绝缘体材料；或者，所述保护层240的材料为导电材料。
所述基底200上还具有控制电路模块，所述控制电路模块和熔丝层210电学连接，所述控制电路模块适于给熔丝层210提供熔断电流而使熔丝层熔断。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。