一种面内读/写操作铁电忆阻器及其制备方法与流程

本发明属于铁电存储技术领域，具体涉及一种面内（或者称为横向）操作的非易失性铁电忆阻器及其制备方法，尤其涉及一种面内相邻电极间的间隙为不规则图形的铁电忆阻器及其制备方法和操作方法。

背景技术：

目前，市场上商用的电子设备存储器大都为基于二进制存储逻辑信息（“0”或者“1”），随着摩尔定律的不断推进，存储器的存储单元尺寸越来越小，存储密度越来越高，功耗越来越低，但是，当存储介质接近物理极限尺寸时，存储器面临着许多无法克服的问题，如漏电严重，存储信息失效等，这严重阻碍了高密度存储器的进一步发展。

忆阻器，全称为记忆电阻（memristor），被认为是能够继续延续摩尔定律的一个重要方向。它与传统的二进制存储器不同，忆阻器的电阻随着流经它的电流而变化，呈非线性变化；当电流停止流过，其电阻值保存在当前状态，实现记忆存储，即每个单元可以实现多值存储，这大大增加了存储器的存储密度。不仅如此，忆阻器在断电后存储的信息不丢失，能够实现真正意义上的非易失性随机存储器，这将大幅度的减少器件功耗。近年来，研究认为忆阻器跟人脑运作方式颇为类似，忆阻是硬件实现人工神经网络突触的最好方式；由于忆阻的非线性性质，可以产生混沌电路，从而在保密通信中也有很多应用

最早提出忆阻器概念的时间是1971年，由华裔科学家蔡少棠提出。直到2008年，美国惠普实验室在《nature》杂志上报道了其基于tio2材料的忆阻器实物器件。忆阻器不仅能够用于存储信息，2010年，美国惠普实验室再次宣布忆阻器具有布尔逻辑运算的功能，理论上可以通过忆阻器完全替代现在所有的数字逻辑电路，这一发现震动了计算机学界。

我国在忆阻器方面的研究起步较晚，直到2010年，国内学术界才在正式场合引介忆阻器概念。随后几年，忆阻器的研究才在国内学术界引发广泛关注。目前，我国忆阻器研究仍处于“自由探索”阶段，不仅力量分散，而且主要集中于理论层面和计算机仿真。受研究条件所限，真正物理实现尚不多见。

铁电随机存储器fram(ferroelectricrandomaccessmemory)是利用铁电畴（或称为“电畴”）在电场中两种不同极化取向作为逻辑信息（“0”或“1”，即二进制方式）来存储数据的非易失性存储器（non-volatilememory），其也可以称为“铁电存储器”。

铁电存储器的存储介质层即为具有可反转（或称为“翻转”）的铁电畴的铁电薄膜层，目前，实验室内可测出的电畴反转的最快速度可达到0.2ns，实际上它还可以更快。通常地，电畴的反转速度决定了存储器的读写时间，电畴反转的矫顽电压决定了器件的读写电压，它会随着薄膜厚度的降低而几乎呈等比例地减小。因此，铁电存储器具有数据读速度快、驱动电压低和存储密度高等优点，近年来得到了广泛的关注和较快的发展。

本技术发明通过在铁电薄膜表面不同电极结构设计，制作了存储多值，性能稳定的铁电忆阻器，大大增加了铁电存储器的存储密度和应用范围。

技术实现要素：

本发明的目的之一是提供一种结构简单，存储密度高，存储性能好面内读/写操作的的非易失性铁电忆阻器及其制备方法和操作方法。铁电忆阻器的读操作和写操作均通过同一读写电极对来完成。

本发明提供的面内读/写操作的非易失性铁电忆阻器，包括铁电薄膜层（103）和设置在铁电薄膜层表面的读写电极对（105），所述面内读写电极对（105）之间的间隙（107）为不规则图形（同一间隙的间距有宽有窄，不为定值，即有最小值dmin和最大值dmax），而且，间隙（107）之间有无填充绝缘介质皆可。所述铁电薄膜层（103）的电畴的极化方向（1031或者1033）不平行于所述读写电极对（105）平面的法线方向。

根据本发明一些实施例的铁电忆阻器，写信号或读信号被偏置在所述读写电极对上。

根据本发明一些实施例的铁电忆阻器，其中，铁电薄膜层还可以在其表面刻蚀出凸块图形，所述凸块图形填充以上所述间隙（107），为不规则图形。

本发明中，配置所述铁电薄膜层（103）的厚度和/或所述间隙的最小间距（dmin）、最大间距（dmax）间距及宽度（w）以使在偏置预定大小的写电压作用下对应所述间隙（107）的部分所述铁电薄膜层（103）的电畴能够局部极化反转，增加写电压值，对应所述间隙（107）的部分所述铁电薄膜层（103）的局部电畴极化反转面积增大。

本发明中，配置所述铁电薄膜层（103）的厚度和/或所述间隙的最小间距（dmin）以使在偏置预定大小的读电压作用下对应所述间隙（107）的部分所述铁电薄膜层（103）的局部被反转的电畴不受影响。

可选地，所述间隙的最小间距（dmin）大于或等于2纳米且小于或等于500纳米；所述间隙的最大间距（dmax）大于或等于5纳米且小于或等于10微米。

可选地，所述间隙的宽度（w）大于或等于5纳米且小于或等于10微米。

可选地，所述铁电薄膜层（103）的厚度大于或等于5纳米且小于或等于10微米。

可选地，所述面内读写电极层（105）的厚度大于或等于5纳米且小于或等于500纳米。

具体地，所述铁电忆阻器还包括基底（101），所述铁电薄膜层（103）设置在所述基底（101）之上。同时，基底（101）与铁电薄膜层（103）可以是相同材料，即使用铁电块体材料。

优选地，所述基底（101）为绝缘基底。考虑到与半导体工艺兼容，一般选取硅基底。

可选地，所述铁电薄膜层（103）为铁酸铋bifeo3、掺la的铁酸铋盐(bi,la)feo3、锆钛酸铅盐(pb,zr)tio3、钽酸锂盐litao3、铌酸锂盐linbo3或者掺mgo或掺fe的linbo3。

其中，优选地，掺mgo的linbo3的掺杂比例范围0.1~10mol%。

其中，铁电薄膜层（103）的电畴的极化方向（1031或1033）与所述读写电极层（105）的法线方向的夹角α不等于0度或180度。

本发明还提供以上所述铁电忆阻器的读/写操作方法，其中：

写操作包括以下内容：

在所述面内读写电极对上（105）偏置第一方向写信号电压使所述不规则间隙（107）之间所述铁电薄膜层（103）的电畴（1031）在写电压的作用下发生局部极化反转（1033），其反转的电畴（1033）与周围未发生反转的电畴（1031）界面处形成畴壁导电通道，此时为低阻态，增加写信号电压，所述反转电畴面积向最大间隙dmax方向增大，畴壁导电通道变宽，此时电阻变小，此过程为忆阻器的信息写入，在写信号撤销后，电阻保持不变；在所述面内读写电极对（105）上偏置足够大的与第一方向相反的第二方向写信号电压使所述不规则间隙（107）之间所述铁电薄膜层（103）的电畴（1033）在写电压的作用下全部的极化反转回到初始状态（1031），所述畴壁导电通道全部消失，此时为高阻态，此过程为忆阻器的信息擦除。

其中，所述第一方向为与所述铁电薄膜（103）内初始电畴方向（1031）在读写电极对面内（或者横向）投影方向相反；所述第二方向为与所述铁电薄膜内初始电畴方向（1031）在读写电极对面内（或者横向）投影方向相同。

其中，所述第一方向写信号电压大于所述最小间隙dmin之间所述铁电薄膜层的横向矫顽场电压；所述第二方向写信号电压大于所述最大间隙dmax之间所述铁电薄膜层的横向矫顽场电压。

读操作包括以下内容：

在所述面内读写电极对上（105）偏置读信号电压，以电流方式读出。所述读信号电压在固定不变的情况下，所读出电流大小由忆阻器的电阻态决定，即写电压信号决定，依据此电流大小读出忆阻器存储信息；所述畴壁导电通道全部消失时，所读出的电流最小，依据此读出擦除信息。在所述读信号电压在固定不变的情况下，建立所述畴壁导电通道时的读出电流随所述间隙的间距减小而增大，此特性在器件尺寸进一步缩小情况下，大大提升器件的存储性能。

其中，所述读信号电压小于所述最小间隙之间所述铁电薄膜层的横向矫顽场电压，所偏置的读信号电压不影响铁电薄膜的极化状态，实现无破坏性读取。

本发明还提供以上所述铁电忆阻器的制备方法，具体步骤为：

提供基底（101）；以及

形成铁电薄膜层（103）或者基底与铁电薄膜层为同一个铁电块体材料；以及

在所述铁电薄膜层（103）上形成带有所述不规则间隙（107）的读写电极对（105）或者在所述铁电薄膜层（103）上刻蚀形成不规则凸块图形（107），然后在凸块图形两侧形成读写电极对（105）。

其中，所述不规则间隙（107）或者所述不规则凸块图形可以通过进行电子束加工、纳米压印或者其他光刻和干法或者湿法刻蚀的方法形成。

本发明的技术效果是，本发明实施例的铁电忆阻器利用面内读写电极对之间的不规则间隙，对应间隙之间的铁电薄膜层可以在写电场作用下实现电畴的局部极化反转，从而与未反转的电畴建立畴壁导电通道，增加写信号电压，畴壁导电通道变宽，忆阻器的电阻值随写入电压不同而不同。读操作时，在读写电极对之间的电场作用下通过畴壁导电通道读出电流，并通过读出电流值大小随写电压不同而变化，确定存储不同信息。因为读信号足够小，并不会对间隙之间的铁电薄膜电畴极化状态产生影响，在读信号撤销后，对畴壁导电通道的宽度未破坏，实现非破坏读出。因此，读写操作简单，并且数据保持特性好。此技术关键是对间隙的不规则设计，大大提高了单个存储单元的存储密度，并且结构简单，非常有利于小尺寸、高密度存储器应用。

附图说明

从结合附图的以下详细说明中，将会使本发明的上述和其他目的及优点更加完整清楚，其中，相同或相似的要素采用相同的标号表示。

图1是按照本发明一实施例的铁电忆阻器的立体结构示意图。

图2是多个实施例的铁电忆阻器的上电极设计俯视示意图。

图3是图1实施例的铁电忆阻器的写入信息的读写操作原理示意图。其中，（a）为写操作示意图。（b）为读操作示意图。

图4是图1实施例的铁电忆阻器的擦除信息的读写操作原理示意图。其中，（a）写操作示意图。（b）为读操作示意图。

图5是本发明又一实施例的铁电忆阻器的写入信息的读写操作原理示意图。其中，（a）为写操作示意图，（b）为读操作示意图。

图6是图5实施例的铁电忆阻器的擦除信息的读写操作原理示意图。其中，（a）写操作示意图。（b）为读操作示意图。

图7是本发明一实施例的铁电忆阻器单元的读写信号的电流-电压扫描图（i-v）及对应电畴局部反转俯视示意图。其中，（a）为写入信号的i-v图，（b）为多个状态读出i-v图，（c）为多个存储状态的对应电畴局部反转俯视示意图。

图8为本发明一实施例的铁电忆阻器的制备方法过程示意图。

具体实施方式

下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。

在附图中，为了清楚起见，夸大了层和区域的厚度，图示中的各部分之间的尺寸比例关系并不反映实际的尺寸比例关系。

在以下实施例中，为了描述的清楚，示例性地给出了电畴方向或者极化方向，但是应当理解到，铁电忆阻器的电畴方向或极化方向并不限于附图所示实施例示出的方向。

图1所示为按照本发明一实施例的面内读/写操作的铁电忆阻器的立体结构示意图；示出了铁电忆阻器10的立体结构示意图，其主要地包括基底（101）、铁电薄膜层（103）以及读写电极对（105），其中，读写电极对（105）设置在铁电薄膜层（103）上并与其接触。在该示例中，间隙（107）将读写电极层（105）分割为至少两个部分，即读写电极部分1051和读写电极部分1053，读写电极部分1051和读写电极部分1053组成读写电极对。图2所示为面内读/写操作的铁电忆阻器的一些实施例的上电极设计的俯视示意图。其结构特点是读写电极对之间的间隙形状不规则，间距有宽有窄，最小间距dmin到最大间距dmax。如果沿间隙宽度w方向是连续变化的，可用于存储连续信息（图2(1)-(4)）；如果是沿间隙宽度w方向是间断变化的(图2(5)(6)),可用于存储多值信息。应当理解到，本发明的铁电忆阻器其电极层结构不限于所列出图2所示的几种结构。

继续如图1所示，基底（101）可以是铁电存储器中常用的各种基底材料，例如其可以为si、srtio3、linbo3、gdsco3或者dysco3。通常地，基底（101）的材料选择主要由基底（101）和铁电薄膜层（103）共同决定。在该实施例中，基底101可以是si衬底，其易于与半导体cmos工艺兼容，有助于大规模生产。另外，根据铁电薄膜层（103）的晶格常数要求来选择srtio3、linbo3、gdsco3或者dysco3等基底材料，以便得到性能优异的外延薄膜层。此外，基底（101）和铁电薄膜层（103）可以是同一种材料，即铁电体材料，包括铁电体陶瓷和单晶等。

铁电薄膜层（103）形成在基底（101）之上，可以是任一具有合适畴结构的铁电材料，其具体可以选自于以下材料：铁酸铋bifeo3、掺la的铁酸铋盐(bi,la)feo3、锆钛酸铅盐(pb,zr)tio3、钽酸锂盐litao3、铌酸锂盐linbo3或者掺mgo或掺fe的linbo3。但是，应当理解到，铁电薄膜层（103）具体铁电材料类型不是限制的，本领域技术人员能够选用任何一种的铁电材料类型。铁电薄膜层（103）的制备方法也不是限制性的，例如，可以通过溶胶凝胶、溅射、化学气相沉积（cvd）、脉冲激光沉积（pld）等薄膜淀积方法制备或者键合技术形成。铁电薄膜层（103）的厚度范围可以大于或等于5纳米且小于或等于10微米，例如，其可以为50nm、100nm或200nm。

读写电极对（105）在该实施例中可以是通过连续的金属薄膜层通过构图刻蚀间隙107来形成，当然，在其他实施例中，它们也可以先构图后沉积金属薄膜层形成。

读写电极对（105）可以是一种低电阻率的导电材料，例如，其可以选自于pt、wu、al、ti、srruo3、lanio3中的一种或多种的组合，但不限于所列材料。读写电极的厚度可以为5~500nm，例如，30nm。读写电极可以但不限于通过溅射、蒸发、化学气相沉积（cvd）、脉冲气相沉积（pld）等薄膜淀积方法制备形成。

在图1实施例中，读写电极对（105）之间的间隙（107）无填充物。在其他实施例中，间隙之间可填充绝缘体材料或者铁电薄膜层（103）一样的铁电材料，即在沉积电极之前在铁电薄膜层表面通过构图干法刻蚀或者湿法刻蚀工艺在铁电薄膜层表面刻蚀出不规则的间隙图形，再通过套刻技术构图电极。

间隙（107）用于将读写电极部分1051和读写电极部分1053实现相对电隔离（该电隔离不包括以下通过读操作过程中建立的畴壁导电通道的情形），间隙（107）可以通过对金属平层电子束加工、纳米压印或其他光刻方法获得，但是间隙（107）的形成方法并不限于本发明实施例。间隙107的间距dmin的范围可以大于或等于2纳米且小于或等于500纳米例如可以为10纳米、50纳米、100纳米等，间隙（107）的间距dmax的范围可以大于或等于5纳米且小于或等于10微米。间距d越小，越有利于提高铁电忆阻器的存储密度，并且越有利于减小读电压和增大读电流，并且读功耗越小。间隙（107）的形状并不限于如图2所示形状。读写电极部分1051和读写电极部分1053在垂直间隙方向上的宽度w尺寸（也即间隙的宽度尺寸）可以大于或等于5纳米且小于或等于10微米，例如200纳米。

继续如图1所示，在本发明中，铁电薄膜层（103）要求满足其铁电畴在面内有分量的条件,也即具有面内分量（铁电电畴的自发极化在膜面上的方向的投影），铁电薄膜层（103）可以形成如图1所示两个方向的电畴1031或1033，电畴1031的极化方向与电畴1033的极化方向完全相反，在偏置大于矫顽电压后，电畴会沿电场方向取向，因此，在偏置电场方向与原电畴方向相反的电压且大于矫顽电压时，电畴1031或1033会发生反转。在该实施例中，铁电薄膜层（103）的电畴的极化方向不平行读写电极（105）平面的法线（如图1所示垂直于读写电极层105的虚线）方向，或者不垂直于读写电极对（105）平面，具体如图1所示，读写电极对105的法线与电畴的极化方向的夹角α为不等于0和180^o，例如α=45^o，这样电畴具有面内分量。

图3为图1所示实施例的铁电忆阻器的存入信息读写操作过程及操作原理示意图；图4为图1所示实施例的铁电忆阻器的擦除信息读写操作过程及操作原理示意图。

该实施例中，在写操作过程中图3（a）所示，在读写电极对1051和1053之间偏置一至少大于使最小间隙dmin之间铁电薄膜层极化反转的第一方向e1写信号电压vw1，此时间隙之间的铁电畴局部反转为1033方向，其与周围未反转的电畴方向1031相反，在界面处建立具有导电性的畴壁通道，此时为地电阻态，增加写入信号电压，所形成的畴壁导电通道从dmin向dmax间隙扩宽，畴壁电流增大,电极间电阻进一步变小，实现写入信息存储。

该实施例中，在读操作过程中图3（b）所示，在读写电极对1051和1053之间偏置一小于使最小间隙dmin之间铁电薄膜反转的矫顽场电压的某个方向e3读信号电压vr1，此方向与写信号电压方向相同或者相反，此时畴壁导电通道的电阻值随写电压不同而变化，所读出的电流值不同。因此，根据电流值大小读出存储的写入信息，实现忆阻器的信息读取。由于读信号电压对间隙之间的铁电畴极化状态没有影响，在读信号电压撤销后，畴壁导电通道不受影响，即实现非破坏性电流读出。

该实施例中，在擦除操作过程中图4（a）所示，在读写电极对1051和1053之间偏置一至少大于使最大间隙dmax之间铁电薄膜极化反转的与第一方向相反的第二方向e2写信号电压vw2，此时间隙之间的铁电畴统一反转回初始方向1031方向，导电畴壁通道关闭。实现逻辑信息“0”的写入或者理解为忆阻器信息擦除。

该实施例中，在读操作过程中图4（b）所示，在读写电极对1051和1053之间偏置一小于使最小间隙dmin之间铁电薄膜反转的矫顽场电压的某个方向e4读信号电压vr2，此方向与写信号电压方向相同或者相反，由于此时畴壁导电通道的关闭，器件输出非常小的电流。实现信息“0”的读取或者读取擦除信息。

写信号vw1和vw2具体信号形式不是限制性的，例如其可以为一定频率的电压脉冲信号等。

图5为又一实施例的铁电忆阻器的存入信息读写操作过程及操作原理示意图；图6为对应图5实施例的铁电忆阻器的擦除信息读写操作过程及操作原理示意图。

该实施例中，铁电薄膜层表面刻蚀出凸块图形，读写电极对在凸块图形的两边。在写操作过程中图5（a）所示，在读写电极对3051和3053之间偏置一至少大于使最小间隙dmin之间铁电薄膜极化反转的第一方向e1写信号电压vw1，此时间隙之间的铁电畴局部反转为3033方向，与其下方未反转的铁电畴方向3031相反，界面处建立畴壁导电通道。增加写入信号电压，所形成的畴壁导电通道从dmin向dmax扩宽，畴壁电流增大,电极间电阻变小，实现写入信息存储。

该实施例中，读操作过程如图5（b）所示，在读写电极对3051和3053之间偏置一小于使最小间隙dmin之间铁电薄膜反转的矫顽场电压的某个方向e3读信号电压vr1，此方向与写信号电压方向相同或者相反，此时畴壁导电通道的电阻值随写电压不同而变化，所读出的电流值不同。因此，根据电流值大小读出存储的写入信息，实现忆阻器的信息读取。由于读信号电压对间隙之间的铁电畴极化状态没有影响，在读信号电压撤销后，畴壁导电通道不受影响，即实现非破坏性电流读出。

该实施例中，擦除操作过程如图6（a）所示，在读写电极对3051和3053之间偏置一至少大于使最大间隙dmax之间铁电薄膜极化反转的与第一方向相反的第二方向e2写信号电压vw2，此时间隙之间的铁电畴统一反转回初始方向3033方向，导电畴壁通道关闭。实现逻辑信息“0”的写入或者理解为忆阻器信息的擦除。

该实施例中，读操作过程如图6（b）所示，在读写电极对3051和3053之间偏置一小于使最小间隙dmin之间铁电薄膜反转的矫顽场电压的某个方向e4读信号电压vr2，此方向与写信号电压方向相同或者相反，由于此时畴壁导电通道的关闭，器件输出非常小的电流。实现信息“0”的读取或者读取擦除信息。

图7为图3所示实施例的读写操作过程在读写电极1051和1053上进行电压扫描操作的电压电流（i-v）曲线图。结合图7（a）所示的信息写入铁电忆阻器，其间隙间距为dmin=80nm，dmax=300nm，宽度为200nm。“+”电压扫描方向为写入信息，“-”电压方向为擦除信息。在“+”电压扫描方向上，间隙（107）之间铁电薄膜层局部电畴极化方向为1031在电场e1作用下反转为极化方向1033，随着电压的增加，电流值出现4次陡增（图4（a）中1,2,3,4箭头所示），分别对应反转电畴的面积的4次增大，即增加畴壁导电通道的宽度，相应地电阻值减小。在每次电流陡增的电压点，在读写电极1051和1053上进行读操作，所偏置的读电压值小于使间隙电畴发生反转的最小电压（最小矫顽场电压值），在此实施例中取扫描电压为0-2v，方向与e1方向相同。如图7（b）所示1,2,3,4标示的曲线，读取电流值依次增加。多次测试电流值基本不变，实现非破坏性读出电流。继续图7（a）所示，在“-”电压扫描方向上，间隙中铁电薄膜层的反转电畴在电场e2的作用下全部反转回到初始极化方向1031。此时在读写电极1051和1053上进行读操作，如图7（b）所示标示0的曲线，方向与e1方向相同，曲线0的电流值为最小，畴壁导电通道关闭所致。此实施例中，由于间隙的dmin和dmax较大，读取的电流值偏小。但是在其他实施例中减小间隙dmin和dmax的大小，其读取电流值成指数增加。因此，非常有利于小尺寸、高密度应用。图7（c）为该实施例的4次电畴反转示意图。

图8所示为本发明一实施例的铁电忆阻器的制备方法过程示意图。结合图1、图5所示：

首先，步骤s910，提供如图1或如图5所示的基底（101），在该实施例中，基底（101）可以是si衬底，其易于与半导体cmos工艺兼容。

进一步，步骤s920，形成铁电薄膜层（103）。在该实施例中，铁电薄膜层（103）可以但不限于选自于以下材料：铁酸铋bifeo3、掺la的铁酸铋盐(bi,la)feo3、锆钛酸铅盐(pb,zr)tio3、钽酸锂盐litao3、铌酸锂盐linbo3或者掺mgo或掺fe的linbo3；铁电薄膜层(103)可以但不限于通过溅射、溶胶凝胶法、化学气相沉积（cvd）、脉冲激光沉积（pld）等薄膜淀积方法制备形成。此处基底（101）与铁电薄膜层（103）可以是相同材料，即使用铁电块体材料。此外，铁电薄膜层可以通过构图刻蚀形成凸块图形，凸块图形可以但不限于通过电子束加工、纳米压印或其他光刻方法获得，然后可以但不限于通过干法刻蚀或者湿法刻蚀获得凸块。

进一步，步骤s930，在铁电薄膜层(103)表面上形成读写电极对。在该实施例中，读写电极对由读写电极部分1051和读电极部分1053构成，读电极部分1051和读电极部分1053之间形成不规则间隙(107)；读写电极对可以但不限于选自于pt、wu、al、ti、srruo3、lanio3中的一种或多种的组合；读写电极部分1051和/或写读电极部分1053的厚度可以为5~500nm，例如，30nm；读写电极部分1051和/或读电极部分1053可以但不限于通过溅射、cvd、pld等薄膜淀积方法制备形成。不规则间隙（107）可以但不限于通过电子束加工、纳米压印或其他光刻方法获得。如果铁电薄膜表面为凸块图形，在其表面上形成的读写电极对通过套刻技术实现。

这样，基本形成如图1所示或者图5所示实施例的铁电忆阻器。

因此，本发明实施例的铁电忆阻器相对传统的铁电电容结构的fram的制备过程来说，增加的工艺步骤少，制备过程并不复杂。

在以上描述中，使用方向性术语以及类似术语描述的各种实施方式的部件表示附图中示出的方向或者能被本领域技术人员理解的方向。这些方向性术语用于相对的描述和澄清，而不是要将任何实施例的定向限定到具体的方向或定向。

以上例子主要说明了本发明的铁电忆阻器结构及其操作方法和制备方法。尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。