堆叠状的肖特基二极管的制作方法

本发明涉及一种堆叠状的肖特基二极管。

背景技术：

由jeseflutz等人的《semiconductorpowerdevices》，springer2011版，isbn9783-642-11124-2，第238页已知一种由碳化硅构成的高截止肖特基二极管。

由germanashkinazi的《gaaspowerdevices》，isbn965-7094-19-4，第三章，第22-26页已知一种肖特基二极管，所述肖特基二极管具有包括gaas的具有n⁺衬底的外延的层结构和用于构造肖特基接通部的包括镍的层。

在这些背景下，本发明的任务在于，说明一种扩展现有技术的设备。

所述任务通过具有权利要求1的特征的堆叠状的肖特基二极管来解决。本发明的有利构型是从属权利要求的主题。

技术实现要素：

根据本发明的主题，提供一种堆叠状的肖特基二极管，所述肖特基二极管具有堆叠(stapel)，所述堆叠具有上侧和下侧堆叠。

堆叠包括至少三个半导体层以及与堆叠的下侧材料锁合地(stoffschlüssig)连接的第一连接接通层以及与堆叠的上侧连接的第二连接接通层。

第二连接接通层包括金属或金属化合物，或者由金属或金属化合物构成，其中，所述第二连接接通层形成肖特基接通部，其中，所述第二连接接通层布置在上侧的部分区域中并且所述第二连接接通层由棱边限界。

在堆叠的下侧处布置有构造为n⁺层的第一半导体层，其中，所述第一半导体层具有至少10¹⁹n/cm³的掺杂剂浓度(dotierstoffkonzentration)和在50微米至400微米之间的层厚度。

所述第一半导体层包括gaas化合物或由gaas化合物构成。

在第一半导体层上布置有构造为n^-层的第二半导体层。

所述第二半导体层具有10¹²至10¹⁶n/cm³之间的掺杂剂浓度以及10微米至300微米之间的层厚度并且包括gaas化合物或由gaas化合物构成。

在第二半导体层上布置有构造为p^-层的第三半导体层。

所述第三半导体层具有10¹²至10¹⁶n/cm³之间的掺杂剂浓度以及10纳米至10微米之间的层厚度并且包括gaas化合物或由gaas化合物构成。

堆叠具有多个分别互相间隔开的p⁺区域。

所述p⁺区域构造为与堆叠的上侧平行延伸的肋并且具有5*10¹⁷至5*10²⁰n/cm³的掺杂剂浓度并且从堆叠的上侧延伸到第二半导体层中。

第二连接接通层的所有棱边在p⁺区域内延伸。

需要说明的是，第二连接接通层标记为阳极并且第一连接接通层标记为阴极。在此，第一连接接通层形成欧姆接触并且第二连接接通层形成金属-半导体过渡(metall-halbleiterübergang)。

可以理解，将另外的层构造到连接接通层上，以便例如使肖特基二极管接合。

优点是：借助于非常薄的低掺杂的p层作为第三半导体层以及p⁺区域——所述p⁺区域构造在棱边处并且优选地在第二接通连接层下——可以将大电场的渗透(durchgriff)完全屏蔽，使所述肖特基接通部不受其干扰。在此，所述的肋靠得相对近，使得仅相对窄的n^-层区域保留在相邻的肋之间。

由此，肖特基二极管的截止电压可以达到200v至600v之间的范围并且也可以容易地达到600v之上。与gaas与硅相比小得多的有效质量有关，可以获得快速的开关时间。

因此，根据本发明的肖特基二极管尤其适合作为功率电子——尤其在开关电源(schaltnetzteil)和变流器的情况下——领域内的续流二极管(freilaufdiode)。

第二连接接通层主要构造为四边形或圆形，并且优选地覆盖堆叠的上侧处的半导体层的面积的超过30％、最高优选超过50％堆叠。

堆叠在一种替代的实施方式中单片地构造。单片的半导体结构借助于外延的制造方法——如液相外延(lpe)或金属有机物气相外延(movpe)，来制造。

在一种扩展方案中，三个所说明的半导体层以所提及的顺序布置并且互相材料锁合地连接。

所述p⁺区域在另外一实施方式中通过注入(implantation)来产生，其中，首先借助于在上侧处的掩膜步骤覆盖除了待形成的肋形区域之外的所有区域。优选地，两个直接相邻的p⁺区域之间的距离是3微米至30微米之间。

在一种实施方式中设置至少五个互相间隔开的p⁺区域。优选地，所述p⁺区域沿棱边且在第二连接接通层之下布置，并且互相分别具有相等的间距。所述连接接通层完全覆盖除了沿棱边布置的区域以外的所有另外的p⁺区域。

在一种扩展方案中，在第三半导体层上布置有构造为n^-层的第四半导体层，其中，所述第四半导体层具有在10¹²n/cm³至10¹⁶n/cm³之间的掺杂剂浓度以及0.005微米至10微米之间的层厚度，并且包括gaas化合物或由gaas化合物构成。第四半导体层构造在堆叠的上侧处并且p⁺区域延伸贯穿第四半导体层。

在一种实施方式中，第二接通层仅部分地覆盖堆叠的上侧。优选地，第一接通层完全覆盖堆叠的下侧或者除了小于1毫米的窄的边缘区域以外覆盖堆叠的下侧。

在另一实施方式中，由p^-层、n^-层和n⁺层构成的堆叠状的层结构具有构造在n^-层与n⁺层之间的半导体接合(halbleiterbond)。应说明，表述“半导体接合”与表示“晶圆接合”同义地使用。由包括第一部分堆叠的p^-层构成且由n⁺层构成的层结构以及包括第二部分堆叠n^-层。

优选地，p^-层具有小于10¹³n/cm³的掺杂或10¹³n/cm³至10¹⁵n/cm³之间的掺杂。在一种实施方式中，将p^-层在接合之前或之后通过磨削过程削薄到10μm至300μm之间的厚度。

在一种实施方式中，设置有第一部分堆叠，其中，第一部分堆叠包括p^-层，并且此外设置有第二部分堆叠，其中，第二部分堆叠包括n^-层和n⁺层，并且第一部分堆叠与第二部分堆叠通过晶圆接合工艺连接。

在另一实施方式中，构造第二堆叠，其中，由n^-衬底出发构造n⁺层，其中，将n^-衬底或n^-层通过晶圆接合工艺与第二堆叠连接或者n^-衬底或n^-层通过晶圆接合工艺与第二堆叠连接。在另一过程步骤中，将n^-衬底或n^-层削薄到期望的厚度。优选地，n^-层的厚度处于50μm至250μm之间。优选地，n^-层的掺杂处于10¹³n/cm³至10¹⁵n/cm³之间。晶圆接合的优点是可以容易地制造n^-层的厚度。由此，在外延时省略长的切除过程。可以借助接合减小堆叠错误的数量。

在一种替代的实施方式中，n^-层具有大于10¹⁰n/cm³且小于10¹³n/cm³的掺杂。其中，所述掺杂极小，n^-层也可以理解为固有的(intrinsisch)层。

在一种扩展方案中，在削薄n^-衬底或n^-层之后借助外延或高掺杂注入在n^-衬底或n^-层上产生10¹⁸n/cm³至5*10¹⁹n/cm³之间的范围中的n⁺层。n^-衬底或n^-层的削薄优选借助cmp步骤、也就是说借助化学机械研磨实现。

在另一扩展方案中，在二极管结构的前侧涂覆保护层。随后，可以削薄二极管结构的后侧并且可以放置(ablegen)于载体上。在另一扩展方案中，随后分离前侧。

在一种实施方式中，使n⁺层的表面和p^-层的表面金属化，以便形成并且电地连接肖基特二极管。优选地，将半导体二极管的阴极在金属化之后与构造为热沉的底座材料锁合地连接。换言之，阳极在二极管的表面处在p^-层上构造。

研究已经显示，借助p^-中间层与n^-层的组合可以获得不同的截止电压(sperrspannung)。

在第一变型方案中，p^-中间层具有10μm至25μm之间的厚度并且n^-层具有40μm至90μm之间的厚度。得出大约900v的截止电压。

在第二变型方案中，p^-中间层具有25μm至25μm之间的厚度并且n^-层具有40μm至70μm之间的厚度。得出大约1200v的截止电压。

在第三变型方案中，p^-中间层具有35μm至50μm之间的厚度并且n^-层具有70μm至150μm之间的厚度。得出大约1500v的截止电压。

第一至第三变型方案中的二极管在空间电荷区域(raumladungszone)的形成方面也可以称为潘趣酒二极管(punsch-diode)。

在第四变型方案中，p^-中间层具有10μm至25μm之间的厚度并且n^-层具有60μm至110μm之间的厚度。

在第五变型方案中，p^-中间层具有10μm至25μm之间的厚度并且n^-层具有70μm至140μm之间的厚度。

在第六变型方案中，p^-中间层具有35μm至50μm之间的厚度并且n^-层具有80μm至200μm之间的厚度。

第四至第六变型方案中的二极管在空间电荷区域(raumladungszone)的形成方面也可以称为“不透穿”二极管(“non-reach-through”-diode)。

附图说明

接下来参照附图进一步阐述本发明。在此，同类的部分以同样的标志来标记。所显示的实施方式是强烈示意性的，也就是说，间距以及横向和纵向的延伸不是按比例的并且——只要未另外说明——互相也不具有能推导的几何关系。在此示出：

图1：堆叠状的肖特基二极管的根据本发明的第一种实施方式的示意性视图；

图2：堆叠状的肖特基二极管的堆叠的根据本发明的第二种实施方式的示意性视图；

图3：堆叠状的肖特基二极管的根据本发明的第三种实施方式的示意性视图；

图4：图3的根据本发明的肖特基二极管的实施方式的俯视图。

具体实施方式

图1的附图示出第一种实施方式的视图，堆叠状的肖特基二极管10具有由至少三个半导体层20、22、24构成的堆叠30(所述堆叠具有上侧32和下侧34)，与堆叠30的下侧34材料锁合地连接的第一连接接通层40，以及与堆叠的上侧34的部分区域材料锁合地连接的金属性的第二连接接通层50(所述第二连接接通层用于构造肖特基接通)。

堆叠30的第一半导体层20作为n⁺层并且布置在堆叠30的下侧34处，并且所述第一半导体层具有至少10¹⁹n/cm³的掺杂剂浓度和50微米至400微米之间的层厚度。

在第一半导体层20上布置有堆叠30的第二半导体层22，并且所述第二半导体层与第一半导体层20材料锁合地连接。

所述第二半导体层22构造为n^-层并且具有10¹²至10¹⁶n/cm³的范围内的掺杂剂浓度以及10微米至300微米的层厚度。

堆叠30的第三半导体层24构造为p^-层并且与所述第二半导体层22材料锁合地连接。第三半导体层24具有10¹²至10¹⁶n/cm³范围内的掺杂剂浓度以及0.01微米到10微米的层厚度。

所有三个半导体层20、22、24包括gaas化合物。

堆叠30附加地具有两个p⁺区域60、62。所述的两个p⁺区域60、62分别具有5*10¹⁸至5*10²⁰n/cm³的掺杂剂浓度并且构造为互相间隔开的肋(rippe)，其中，每个p⁺区域60、62——即每个肋——在垂直于堆叠30的上侧32的方向上从堆叠30的上侧32延伸到n^-层22中，并且在与堆叠30的上侧32平行的第一方向上构成带(streifen)。

为了构造肖特基接通部，第二连接接通层50覆盖堆叠30的上侧32的一部分，其中，所述部分包括位于两个p⁺区域60、62之间的第一表面区域并且分别包括两个p⁺区域的邻接所述第一表面区域的仅一个部分区域，并且第二连接接通层50与第三半导体层24材料锁合地连接。

在图2的附图中显示根据本发明的肖特基二极管10的堆叠30的另一实施方式。以下仅阐释与图1的附图的区别。

堆叠30具有第四半导体层26。第四半导体层26构造为具有10¹²至10¹⁶n/cm³的掺杂剂浓度以及0.005微米到10微米的层厚度的n^-层并且同样地包括gaas化合物。

n^-层与下面的p^-层材料锁合地连接并且形成堆叠的上侧。所述p⁺区域分别延伸穿过所述n^-层。

在图3和图4的附图中，根据本发明的肖特基二极管10的另一实施方式作为侧视图或俯视图显示。以下仅阐释与图1的附图的区别。

所述肖特基二极管具有七个分别互相间隔开的肋状的p⁺区域60.1-60.7。上侧32的为了构造肖特基接通部而与第二连接接通层50材料锁合地连接的部分从第一p⁺区域60.1延伸直至第七p⁺区域60.7，其中，第一p⁺区域60.1和第七p⁺区域60.7分别仅部分地由金属层覆盖。