封装结构的制作方法

本揭露涉及一种封装结构。

背景技术：

随着各种电子组件(即，晶体管、二极管、电阻器、电容器等)的集成密度的持续提高，半导体行业已经历快速成长。在很大程度上，集成密度的此种提高来自于最小特征大小(minimumfeaturesize)的不断减小，以允许更多较小的组件能够集成到给定区域中。这些较小的电子组件需要比以往的封装更小的较小封装。半导体组件的一些较小型的封装包括方形扁平封装(quadflatpackage，qfp)、引脚阵列(pingridarray，pga)封装、球阵列(ballgridarray，bga)封装等等。

当前，集成扇出型封装因其紧密度而趋于热门。在集成扇出型封装中，形成重布线路结构在封装工艺中至关重要。

揭露内容

根据本揭露的一些实施例，提供一种封装结构。所述封装结构包括管芯、重布线结构及第二连接件。管芯具有第一连接件。重布线结构设置在管芯上且包括至少一个细长通孔。至少一个细长通孔位于第一连接件上并与第一连接件连接。第二连接件设置在重布线结构上，并与重布线结构连接。

根据本揭露的替代实施例，提供一种封装结构。所述封装结构包括管芯、重布线结构及第二连接件。管芯具有第一连接件。重布线结构设置在管芯上。重布线结构包括位于第一连接件上的通孔。通孔的底表面的面积大于通孔的顶表面的面积。所述底表面与第一连接件接触并电性连接。第二连接件设置在重布线结构上，并重布线结构连接。

根据本揭露的一些实施例，提供一种制造封装结构的方法。在管芯的钝化层及第一连接件上形成重布线结构，重布线结构的形成方法阐述如下。在管芯上形成图案化的掩模层。在图案化的掩模层的开口中形成导电层。移除图案化的掩模层。对导电层执行处理工艺以形成通孔，通孔的顶表面小于通孔的底表面。在重布线结构上形成第二连接件。

附图说明

图1a至图1l是说明根据本揭露第一实施例的形成封装结构的方法的示意性剖视图。

图2是根据本揭露第一实施例的封装结构的通孔的立体图。

图3a至图3e是说明根据本揭露一些实施例的通孔的顶表面及底表面的形状的实例。

图4a至图4c是根据本揭露第二实施例的封装结构的通孔的立体图。

图5a至图5d是说明根据本揭露第三实施例的形成封装结构的方法的示意性剖视图。

图6a至图6b是根据本揭露第三实施例的封装结构的通孔的立体图。

图7是说明根据本揭露一些实施例的位于管芯的连接件之上的重布线层(redistributionlayer，rdl)的立体图。

图8是说明根据本揭露一些实施例的位于管芯的连接件之上的重布线层的俯视图。

图9是根据本揭露一些实施例的形成封装结构的方法的流程图。

[符号的说明]

10：载板

11：离型层

12：介电层

13：粘合层

14、71：衬底

15：接垫

16、18、48：钝化层

17、51、76：连接件

19a、19b、72：管芯

20：集成扇出型穿孔

21、77：封装体

22、22a、31、31a、40、40a、122a、222、222a：晶种层

23、32、52：图案化的掩模层

24、33、39、42、54、56：开口

25、34、43、50、125、225：导电层

26、44a、126、226：通孔

27b、61、127b、227b、228b：底表面

28a、60、128a、227a、228a：顶表面

29、129、229：侧壁

30：第一介电层

30a：第一介电层/介电层

36、44b、136：线路

36a：第一部分

36b：第二部分

37：第一重布线层

38：第二介电层

41、53：图案化的掩模层

44：第二重布线层

45：第三介电层

46：第三重布线层

47：重布线结构

49：窗口

70、100：封装结构

73：结合导线

74、75：接垫

80：顶点

81：中心

222b：主体部

222c：延伸部

d0、d11、d12：直径

h1、h11、h21、h22：高度

i-i’、ii-ii’、iii-iii’、iv-iv’、v-v’、vi-vi’：线

l1、l2、l11、l12：长度

p1、p2：间距

s0：距离

s100、s102、s104、s106、s108、s110：步骤

w1、w2、w11、w12、w21、w30、w31：宽度

x1：第一方向

x2：第二方向

θ1：底角

具体实施方式

以下公开内容提供用于实现所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及配置的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第二特征形成于第一特征“之上”或第一特征“上”可包括其中第二特征与第一特征被形成为直接接触的实施例，且也可包括其中第二特征与第一特征之间可形成有附加特征、进而使得所述第二特征与所述第一特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号及/或字母。这种重复是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。

另外，为易于说明，本文中可能使用例如“在...之下(beneath)”、“在...下面(below)”、“下部的(lower)”、“在...上(on)”、“在...上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或其他取向)，且本文中所用的空间相对性用语可同样相应地进行解释。

也可包括其他特征及工艺。举例来说，可包括测试结构，以帮助对三维(threedimensional，3d)封装或三维集成电路(threedimensionalintegratedcircuit，3dic)装置进行验证测试。所述测试结构可例如包括在重布线层中或在衬底上形成的测试接垫(testpad)，以允许对三维封装或三维集成电路进行测试、对探针及/或探针卡(probecard)进行使用等。可对中间结构以及最终结构执行验证测试。另外，可将本文中所公开的结构及方法与包括对已知良好管芯进行中间验证的测试方法结合使用，以提高良率并降低成本。

图1a至图1l是说明根据本揭露第一实施例的形成封装结构的方法的示意性剖视图。

参照图1a，提供载板10。载板10可为玻璃载板、陶瓷载板或类似载板。以例如是旋转涂布(spincoating)法在载板10上形成离型层11。在一些实施例中，离型层11可由例如紫外(ultra-violet，uv)胶、光/热转换(light-to-heatconversion，lthc)胶等粘合剂或其他类型的粘合剂形成。离型层11可在光热作用下分解，从而将载板10从将在后续步骤中形成的上覆结构脱离。

在离型层11之上形成介电层12。在一些实施例中，介电层12是聚合物层。聚合物例如是包括聚酰亚胺(polyimide)、聚苯并恶唑(polybenzoxazole，pbo)、苯并环丁烯(benzocyclobutene，bcb)、味之素构成膜(ajinomotobuildupfilm，abf)、阻焊膜(solderresistfilm，sr)其类似物或其组合。介电层12是例如是通过旋转涂布法、叠层法、沉积法等合适的制作技术形成。

仍参照图1a，分别将两个管芯19a及19b通过粘合层13贴合至载板10之上的介电层12。粘合层13包括管芯贴合膜(dieattachfilm，daf)、银膏(silverpaste)等。在一些实施例中，所述两个管芯19a及19b是不同类型的管芯或相同类型的管芯，且可为专用集成电路(application-specificintegratedcircuit，asic)芯片、模拟芯片(analogchip)、传感器芯片(sensorchip)、无线射频芯片(wirelessandradiofrequencychip)、电压调节器芯片(voltageregulatorchip)或存储器芯片(memorychip)。在另一些实施例中，所述两个管芯19a及19b是一个较大管芯的具有不同功能的两个小的管芯分区(diepartition)。在这一实施例中，在载板10之上设置有两个管芯19a及19b，但本揭露并非仅限于此。在另一些实施例中，可在载板10上设置一个管芯、多于两个管芯或者包括以阵列形式排列的多个管芯的晶片(图中未示出)。

在一些实施例中，管芯19a的结构实质上与管芯19b的结构相同。以管芯19a为例，管芯19a包括衬底14、多个接垫15、钝化层16、多个连接件17及钝化层18。接垫15可为内连结构(图中未示出)的一部分，且电性连接到在衬底14上形成的集成电路装置(图中未示出)。钝化层16形成在衬底14之上并覆盖部分接垫15。部分接垫15被钝化层16暴露出且用作管芯19a的外部连接。连接件17形成在未被钝化层16覆盖的接垫15上且与接垫15电性连接。连接件17包括焊料凸块、金凸块、铜凸块、铜桩(copperpost)、铜柱(copperpillar)等。钝化层18形成在钝化层16之上及连接件17侧边，以覆盖连接件17的侧壁。钝化层16及钝化层18分别包含绝缘材料，例如氧化硅、氮化硅、聚合物或其组合。保护层16的材料与钝化层18的材料可相同或不同。在一些实施例中，钝化层18的顶表面与连接件17的顶表面实质上齐平。

仍参照图1a，在一些实施例中，在载板10上及两个管芯19a及19b的侧边形成多个集成扇出型穿孔(throughintegratedfan-outvia，tiv)20。在一些实施例中，集成扇出型穿孔20形成在介电层12上。集成扇出型穿孔20包含铜、镍、焊料、其合金或其类似物。在一些实施例中，集成扇出型穿孔20还包括障壁层，以防止金属扩散。集成扇出型穿孔20的示例性形成方法包括在载板10之上形成光刻胶层(例如，干膜抗蚀剂(dryfilmresist))。之后，在光刻胶层中形成开口，且接着通过电镀在开口中形成集成扇出型穿孔20。然后，将光刻胶层剥除。在一些实施例中，集成扇出型穿孔20的顶表面与连接件17的顶表面实质上齐平。在另一些实施例中，在管芯19a及19b侧边未形成集成扇出型穿孔20。

接着在载板10上形成封装体21，以囊封管芯19a及19b的侧壁以及集成扇出型穿孔20的侧壁。在一些实施例中，封装体21包含模塑化合物、模塑底部填充胶(moldingunderfill)、树脂(例如环氧树脂)、其组合或其类似物。在一些实施例中，封装体21包括可容易通过曝光及显影工艺被图案化的感光性材料，例如聚苯并恶唑、聚酰亚胺、苯并环丁烯、其组合或其类似物。在替代实施例中，封装体21包含：氮化物(例如氮化硅)、氧化物(例如氧化硅)、磷硅酸盐玻璃(phosphosilicateglass，psg)、硼硅酸盐玻璃(borosilicateglass，bsg)、掺杂有硼的磷硅酸盐玻璃(borosilicateglass，bpsg)、其组合或其类似物。封装体21是通过以下步骤形成：通过例如旋转涂布法、叠层法、沉积法或相似的工艺等合适的制作技术在载板10之上形成封装材料层。封装材料层囊封管芯19a及19b的顶表面及侧壁以及集成扇出型穿孔20的顶表面及侧壁。之后，执行研磨或抛光工艺，以移除部分封装材料层，以使得连接件17的顶表面及集成扇出型穿孔20的顶表面被暴露出。在一些实施例中，封装体21的顶表面与连接件17的顶表面及集成扇出型穿孔20的顶表面实质上齐平。

参照图1b，在载板10之上形成晶种层22，以覆盖管芯19a及19b、集成扇出型穿孔20及封装体21。在一些实施例中，晶种层22是铜晶种层或其他合适的金属晶种层。晶种层22可为单层结构或多层结构。在一些示例性实施例中，晶种层22为两层结构，其包括第一金属层(例如钛层(图中未示出))以及位于第一金属层上的第二金属层(例如铜层(图中未示出))。晶种层22例如是通过物理气相沉积(physicalvapordeposition，pvd)来形成。在一些实施例中，物理气相沉积包括溅镀沉积、气相沉积或其他合适的方法。

仍参照图1b，在晶种层22上形成图案化的掩模层23。图案化的掩模层23具有多个开口24，所述多个开口24暴露出位于连接件17上以及位于集成扇出型穿孔20上的部分晶种层22。图案化的掩模层23例如为光刻胶。图案化的掩模层23例如是通过以下步骤形成：首先在晶种层22上形成光刻胶层；且接着对光刻胶层执行曝光及显影工艺。

仍参照图1b，以例如是电镀或无电电镀的方式在开口24中形成导电层25。导电层25例如是包括铜或其他合适的金属。导电层25的材料与晶种层22的材料可相同或不同。

参照图1c及图1d，接着移除图案化的掩模层23。移除的方式例如是干式剥除(drystrip)法、湿式剥除(wetstrip)法或其组合。接着利用导电层25作为掩模来移除未被导电层25覆盖的晶种层22，从而形成晶种层22a。移除方法包括刻蚀工艺，例如各向异性刻蚀工艺(anisotropicetchingprocess)。各向异性刻蚀工艺包括干刻蚀工艺、湿刻蚀工艺或其组合。

参照图1d，导电层25与其下方晶种层22a形成多个通孔26。通孔26位于连接件17或/及集成扇出型穿孔20上，且与连接件17或/及集成扇出型穿孔20电性接触。在一些实施例中，在一个连接件17上设置一个通孔26，但本揭露并非仅限于此。在另一些实施例中，在一个连接件17上设置两个通孔26。部分连接件17未被通孔26覆盖而暴露出来。

图2是根据本揭露一些实施例的图1d所示通孔26的透视图。

参照图2，在一些实施例中，通孔26是细长通孔且具有柱状结构。此处，细长通孔是指具有纵向侧(longitudinalside)的通孔。通孔26的顶表面28a或底表面27b具有沿第一方向x1的第一侧，以及沿第二方向x2的第二侧。在一些实施例中，第一方向x1与第二方向x2相互垂直。第一侧的长度与第二侧的长度不同。以顶表面28a为例，第一侧的最长长度(即，顶表面28a的长度l1)比第二侧的最长长度(即，顶表面28a的宽度w1)长很多。

参照图3a至图3e，在一些实施例中，底表面27b与顶表面28a被配置成同一种形状，例如椭圆(图3a所示)、矩形(图3b所示)、圆角矩形(图3c所示)、跑道形(矩形与两个弧形的组合形状)(图3d所示)、正方形与两个弧形的组合形状(图3e所示)或其组合。底表面27b与顶表面28a的尺寸可相同或不同。在一些实施例中，底表面27b及顶表面28a具有相同的尺寸及相同的形状，即，通孔26具有柱形结构。

参照图2，在一些实施例中，通孔26的沿i-i'线的横截面形状是例如是矩形或正方形。通孔26的沿ii-ii'线的横截面形状例如是矩形或正方形。在一些实施例中，通孔26的底角θ1(即，通孔26的侧壁29与通孔26的底表面27b之间的夹角)是直角(即，等于90°)。

仍参照图2，顶表面28a的面积a1实质上等于底表面27b的面积a2。顶表面28a的长度l1与底表面27b的长度l2实质上相同，且其范围为2.2μm至20μm。顶表面28a的宽度w1与底表面27b的宽度w2实质上相同，且其范围为2μm至10μm。在一些实施例中，长度l1对宽度w1的比率的范围为1.1至5。通孔26的高度h1的范围为2μm至8μm。在一些实施例中，通孔26的高宽比(h1:w1或h1:w2)小于2。

参照图1e，在通孔26形成之后，在载板10上形成第一介电层30，以覆盖通孔26的顶表面28a及侧壁29、钝化层18、连接件17、集成扇出型穿孔20及封装体21。第一介电层30的材料包含无机介电材料、有机介电材料或其组合。无机介电材料包括：氮化物(例如氮化硅)、氧化物(例如氧化硅)、氮氧化物(例如氮氧化硅)、磷硅酸盐玻璃、硼硅酸盐玻璃、掺杂有硼的磷硅酸盐玻璃、其类似物或其组合。有机介电材料包括聚合物，所述聚合物可为感光性材料，例如聚苯并恶唑、聚酰亚胺、苯并环丁烯、味之素构成膜、阻焊膜、其类似物或其组合。第一介电层30例如是通过旋转涂布法、叠层法、沉积法等合适的制作技术形成。

参照图1e及图1f，利用导电层25作为停止层，通过研磨或抛光工艺(例如，化学机械研磨(chemicalmechanicalpolishing，cmp)工艺)来移除部分第一介电层30，以形成第一介电层30a，并使通孔26的顶表面28a暴露出来。在一些实施例中，第一介电层30a的顶表面与通孔26的顶表面28a实质上齐平。

参照图1g，在通孔26上及第一介电层30a上形成线路36，线路36与通孔26接触并电性连接。在一些实施例中，线路36中的一者将管芯19a的连接件17上的通孔26与管芯19b的连接件17上的通孔26电性连接，以使管芯19a与管芯19b彼此电性连接。线路36与通孔26形成第一重布线层(rdl)37。也就是说，所述两个管芯19a与19b通过第一重布线层37电性连接。在一些实施例中，线路36包括导电层34及晶种层31a，其形成方法说明如下。

参照图1f，在第一介电层30a上形成晶种层31，以覆盖第一介电层30a的顶表面及通孔26的顶表面28a。晶种层31的材料及形成方法与晶种层22的材料及形成方法实质上相同，将不再对其予以赘述。晶种层31与通孔26接触并电性连接。之后，在晶种层31上形成图案化的掩模层32。图案化的掩模层32具有多个开口33，所述多个开口33暴露出位于通孔26上的晶种层31以及位于第一介电层30a上的部分晶种层31。在开口33暴露出的晶种层31上形成导电层34。导电层34的材料及形成方法与导电层25的材料及形成方法相似。

参照图1f及图1g，接着移除图案化的掩模层32，以使未被导电层34覆盖的晶种层31暴露出来。在一些实施例中，接着利用导电层34作为掩模，来移除未被导电层34覆盖的晶种层31，从而形成晶种层31a。移除方法包括刻蚀工艺，例如干刻蚀工艺、湿刻蚀工艺或其组合。在一些实施例中，部分导电层34也在所述刻蚀工艺中被移除。

参照图1h，在第一介电层30a上及线路36上形成第二介电层38。第二介电层38具有多个开口39，所述多个开口39暴露出第一重布线层37的线路36的部分顶表面。第二介电层38的材料与介电层30a的材料相似。第二介电层38的材料与第一介电层30a的材料可相同或不同。第二介电层38通过以下步骤形成：首先通过例如旋转涂布法、叠层法、沉积法等合适的制作技术形成介电材料层(图中未示出)；之后，通过例如激光钻孔工艺、刻蚀工艺或其组合来移除位于线路36上的部分介电材料层。

之后，在第二介电层38上形成晶种层40。在一些实施例中，晶种层40的材料及形成方法与晶种层31及晶种层22的材料及形成方法相似，将不再对其予以赘述。晶种层40覆盖第二介电层38的顶表面，填入开口39中并覆盖开口39的侧壁及底表面。换句话说，晶种层40在开口39的底部处与第一重布线层37的线路36接触并电性连接。

仍参照图1h，在晶种层40上形成图案化的掩模层41。图案化的掩模层41具有多个开口42，所述多个开口42暴露出位于开口39中的晶种层40以及位于第二介电层38上的部分晶种层40。

接着在图案化的掩模层41的开口42暴露出的晶种层40上形成导电层43。导电层43的材料及形成方法与导电层34及导电层25的材料及形成方法相似。

参照图1i，接着移除图案化的掩模层41，以使未被导电层43覆盖的晶种层40暴露出来。在一些实施例中，接着利用导电层43作为掩模来移除未被导电层43覆盖的晶种层40，从而形成晶种层40a。移除方法包括刻蚀工艺，例如干刻蚀工艺、湿刻蚀工艺或其组合。在一些实施例中，部分导电层43也在所述刻蚀工艺中被移除。

仍参照图1i，晶种层40a与导电层43形成第二重布线层44。第二重布线层44设置在第一重布线层37上，与第一重布线层37接触并电性连接。第二重布线层44包括通孔44a及线路44b。通孔44a的横截面形状例如是倒梯形。通孔44a的顶面宽度大于通孔44a的底面宽度。上述第二重布线层44的形成方法仅为本揭露的一个例子，且本揭露并非仅限于此。

参照图1j，执行与图1h至图1i所述工艺相似的工艺，以在第二重布线层44之上形成第三介电层45及第三重布线层46。第三介电层45及第三重布线层46的材料、形成方法及结构特性实质上分别与第二介电层38及第二重布线层44的材料、形成方法及结构特性相似，将不再对其予以赘述。第一介电层30a、第一重布线层37、第二介电层38、第二重布线层44、第三介电层45及第三重布线层46共同形成重布线结构47。重布线结构47设置在管芯19a及19b的连接件17上并与连接件17电性连接。在一些实施例中，所述两个管芯19a与19b经由重布线结构47彼此电性连接。

参照图1k，在重布线结构47上形成钝化层48。钝化层48可为单层结构或多层结构，钝化层48的材料是绝缘材料(例如，氧化硅、氮化硅、聚合物或其组合)。聚合物可为感光性材料、非感光性材料或其组合。聚合物例如为聚苯并恶唑、聚酰亚胺、苯并环丁烯或其组合。钝化层48例如是通过化学气相沉积、旋转涂布法或其组合形成。在钝化层48中形成多个窗口49。窗口49暴露出重布线结构47的部分第三重布线层46。在一些实施例中，窗口49的形成方法包括曝光及显影工艺。在另一些实施例中，形成窗口49的方法包括光刻及刻蚀工艺。

仍参照图1k，在一些实施例中，在窗口49暴露出的第三重布线层46上选择性地形成导电层50。导电层50也被称为球下金属(under-ballmetallurgy，ubm)层。在一些实施例中，导电层50覆盖窗口49的侧壁及底部，并延伸至钝化层48之上，以覆盖钝化层48的顶角。导电层50的材料包括金属或金属合金。导电层50例如是铜、锡、其合金或其组合。导电层50例如是通过物理气相沉积或电镀来形成。导电层50与重布线结构47电性连接。

之后，将多个连接件(也被称为导电球)51放置在导电层50上。连接件51的材料包括铜、铝、无铅合金(例如，金、锡、银、铝或铜合金)或者铅合金(例如，铅锡合金)。在一些实施例中，通过植球工艺将连接件51放置在导电层50上。连接件51通过导电层50及重布线结构47与管芯19a/19b的连接件17电性连接。

参照图1k，至此，设置在载板10之上的封装结构100即已完成。封装结构100包括管芯19a及19b、封装体21、集成扇出型穿孔20、重布线结构47及连接件51。连接件51通过重布线结构47与管芯19a及19b的连接件17以及集成扇出型穿孔20电性连接。第一重布线层37的通孔26是细长的。

参照图1k及图1l，将载板10上的封装结构100翻转，使离型层11在光热作用下分解，接着将载板10从封装结构100脱离。在一些实施例中，封装结构100可进一步连接到其它封装结构。在一些实施例中，在载板10脱离之后，通过例如激光钻孔工艺在介电层12中形成一个或多个开口56。开口56穿过介电层12且暴露出部分集成扇出型穿孔20。在一些实施例中，封装结构100可进一步电耦合至另一个封装结构70，以形成叠层封装(package-on-package，pop)装置(如图1l所示)，但本揭露并非仅限于此。

参照图1l，在一些实施例中，封装结构70具有衬底71，以及安装在衬底71的一个表面(例如，顶表面)上的管芯72。结合导线(bondingwires)73可用于提供管芯72与位于衬底71的相同顶表面的接垫74(例如，结合接垫(bondingpads))之间的电性连接。集成扇出型穿孔(图中未示出)可用于提供接垫74与位于衬底71相对表面(例如，底表面)上的接垫75(例如，结合接垫)之间的电性连接。连接件76与接垫75连接，且填入开口56中，以与封装结构100的集成扇出型穿孔20电性连接。在上述构件上方形成封装体77，以保护上述构件不受环境及外部污染物的影响。

图4a至图4b是根据本揭露第二实施例形成的封装结构的通孔126的立体图。第二实施例与第一实施例的不同之处仅在于通孔126的结构与第一实施例中的通孔26的结构不同。

参照图1c及图4a至图4c，在一些实施例中，在晶种层22上形成导电层25之后，执行处理工艺以移除部分导电层25及其下方的部分晶种层22，以形成导电层125及晶种层122a。在一些实施例中，所述处理工艺包括各向同性刻蚀工艺(isotropicetchingprocess)，例如湿刻蚀工艺。湿刻蚀工艺可具有导电层25对晶种层22的低的刻蚀选择性比，所述湿刻蚀工艺所使用的蚀刻剂例如是过氧化氢(hydrogenperoxide)、磷酸(phosphoricacid)、其类似物或其组合。

参照图9，换句话说，一种制造封装结构的方法包括：在管芯的钝化层及第一连接件上形成重布线结构(s100)。所述形成重布线结构的方法包括：在管芯上形成图案化的掩模层(s102)；在图案化的掩模层的开口中形成导电层(s104)；移除图案化的掩模层(s106)；对导电层执行处理工艺以形成通孔，所述通孔的顶表面小于通孔的底表面(s108)；以及在重布线结构上形成第二连接件(s110)。

参照图1c、图1k及图4a，在执行处理工艺之后，导电层125与晶种层122a形成通孔126。通孔126是锥体(taper)，或呈截锥体(truncatedcone)。换句话说，执行处理工艺以使通孔126远离管芯19a或19b的连接件17渐缩，并朝重布线结构47上的连接件51渐缩。通孔126具有底表面127b及顶表面128a。底表面127b的形状与顶表面128a的形状可相同或不同。在一些实施例中，通孔126的底表面127b的形状与通孔126的顶表面128a的形状可与通孔26的底表面与顶表面的形状相同(图3a至图3e所示)。在另一些实施例中，通孔126的底表面127b的形状及通孔126的顶表面128a的形状可为正方形、圆形、多边形、梯形或其组合。通孔126的底表面127b的面积a12大于顶表面128a的面积a11。面积a12对面积a11的比率的范围为1.1至25。顶表面128a的面积a11的范围为4μm²至20μm²，底表面127b的面积a12的范围为4.4μm²至100μm²。详细说明如下。

仍参照图4a，在一些实施例中，通孔126的沿iii-iii'线的横截面形状例如是梯形。通孔126的沿iv-iv'线的横截面形状例如是梯形。通孔126的底角θ11(即，通孔126的侧壁129与底表面127b之间的夹角)是锐角(即，小于90°)。顶表面128a的宽度w11小于底表面127b的宽度w12。顶表面128a的长度l11小于底表面127b的长度l12。通孔126的高度h11的范围为2μm至8μm。

图4b及图4c是顶表面128a的形状及底表面127b的形状均为圆形的实例。顶表面128a的直径d11小于底表面127b的直径d12。参照图4b，在一些实施例中，通孔126是直立截锥体(righttruncatedcone)，即，该锥体的顶点80(在顶表面128a之上以虚线示出)在底面(即，底表面127b)的中心81上方且与中心81对齐。参照图4c，在另一些实施例中，通孔126是斜截锥体(obliquetruncatedcone)，即，该锥体的顶点80(在顶表面128a之上以虚线示出)在底面(即，底表面127b)的中心81上方并与中心81没有对齐。第二实施例的其他工艺与第一实施例的工艺相似，将不再对其予以赘述。

图5a至图5d是说明根据本揭露第三实施例的形成封装结构的方法的示意性剖视图。第三实施例与上述实施例的不同之处在于晶种层222a被通孔226的导电层225部分地覆盖。

参照图5a，在管芯19a及19b上形成晶种层222，晶种层222的材料、形成方法及结构特性与第一实施例中的晶种层22的材料、形成方法及结构特性相似，将不再对其予以赘述。之后，在晶种层222上形成图案化的掩模层52，以覆盖位于连接件17上以及位于集成扇出型穿孔20上的部分晶种层222。

参照图5a及图5b，利用图案化的掩模层52作为掩模来移除未被图案化的掩模层52覆盖的晶种层222，以形成晶种层222a。移除方法包括刻蚀工艺，例如干刻蚀、湿刻蚀或其组合。之后，移除图案化的掩模层52。

参照图5b，在载板10之上形成图案化的掩模层53，图案化的掩模层53至少覆盖部分晶种层222a。图案化的掩模层53具有多个开口54，暴露出部分晶种层222a。

参照图5c及图5d，在开口54暴露出的晶种层222a上形成导电层225。导电层225的材料及形成方法与第一实施例中的导电层25的材料及形成方法相似。之后，移除图案化的掩模层53。

参照图5d，导电层225与晶种层222a形成通孔226。在此实施例中，通孔226的晶种层222a被导电层225部分地覆盖。详细说明如下。

参照图6a及图6b，通孔226包括导电层225及晶种层222a。晶种层222a具有底表面227b及顶表面227a，底表面227b及顶表面227a比导电层225的底表面228b及顶表面228a大。换句话说，晶种层222a在导电层225之下作为较大的基座(base)，以与管芯19a或19b的连接件17电性接触。晶种层222a的顶表面227a被导电层225的底表面228b部分地覆盖，以使得部分晶种层222a从导电层225的侧壁229突出。换句话说，晶种层222a包括彼此连接的主体部222b及延伸部222c。主体部222b位于导电层225下方，且被导电层225覆盖。延伸部222c环绕主体部222b，且从导电层225的侧壁229突出。

晶种层222a与导电层225可具有实质上相同的形状或不同的形状，且可分别具有图2、图3a至图3e、及图4a至图4b所示的任意形状或任意其他形状，只要晶种层222a的尺寸大于导电层225的尺寸，并从导电层225的侧壁229突出即可。

在一些示例性实施例中，导电层225与晶种层222a均是细长的，如图6a所示。在另一些示例性实施例中，晶种层222a是细长的，而导电层225不是细长的，如图6b所示。

参照图6a，在一些实施例中，通孔226的沿v-v'线及vi-vi'线的横截面形状是倒t型的。导电层225的顶表面228a的面积a21与导电层225的底表面228b的面积a21实质上相同。晶种层222a的顶表面227a的面积a22与晶种层222a的底表面227b的面积a22实质上相同。晶种层222a的顶表面227a/底表面227b的面积a22大于导电层225的顶表面228a/底表面228b的面积a21，以使得晶种层222a的延伸部222c从导电层225的侧壁229突出。高度h21的范围为1μm至7μm。高度h22的范围为0.3μm至1μm。

参照图6b，在一些晶种层222a是细长的、而导电层225不是细长的实施例中，晶种层222a的形状与图6a所示晶种层222a的形状相同，导电层225是圆柱形，即导电层225的顶表面228a与底表面228b是圆形。

在形成通孔226之后，执行与第一实施例的图1e至图1l所示工艺相似的后续工艺，将不再对其予以赘述。

图7是管芯19a或19b的连接件17之上的第一重布线层37的立体图。第一重布线层37包括在上述实施例中形成的通孔26或126或226。为简洁起见，图7以通孔26为例。

参照图7，通孔26设置在连接件17上且覆盖连接件17的部分顶表面60。在一些示例性实施例中，连接件17的顶表面60是圆形，且顶表面60的直径d0为约30μm。通孔26沿第一方向x1延伸，且通孔26的边缘与连接件17的边缘之间沿第一方向x1的距离s0的范围为10μm至15μm。连接件17的直径d0对通孔26的底表面27b的宽度w2的比率的范围为3至15。通孔26的连接件17的直径d0对底表面27b的长度l2的比率的范围为3至6。线路36设置在通孔26上，也沿第一方向x1延伸。在一些实施例中，线路36包括彼此接触且彼此电性连接的第一部分36a与第二部分36b。在一些实施例中，第一部分36a与第二部分36b的端部连接。第一部分36a设置在通孔26上且覆盖通孔26。第一部分36a的宽度w30大于第二部分36b的宽度w31。第一部分36a的底表面61与通孔26的顶表面28a接触并电性连接。第一部分36a的底表面61的面积大于或实质上等于通孔26的顶表面28a的面积a1。

图8示出两个通孔26之间的关系。

参照图8，通孔26及线路36沿第一方向x1延伸且沿第二方向x2排列。在一些实施例中，所述两条线路36及其下方的两个通孔26平行地设置，且所述两个通孔26的间距(pitch)p1实质上等于所述两条线路36的间距p2。所述两个通孔26之间的距离(space)s10的范围为30μm至38μm。多条线路136穿过所述两个通孔26。由于通孔26是细长的，因此会在通孔26与连接件17之间提供足够的接触面积。另外，通孔26与线路36沿相同的第一方向x1延伸，且通孔26的宽度w1小，因此所述两个通孔之间的距离s10增大，足以使更多线路136穿过。

综上所述，在所公开的封装结构中，通孔是细长的，或者通孔的底表面的面积大于通孔的顶表面(例如，渐缩的通孔)，因此，通孔与管芯的连接件之间的接触面积足够大，以提供良好的接触特性及良好的导电特性。

根据本揭露的一些实施例，提供一种封装结构。所述封装结构包括管芯、重布线结构及第二连接件。管芯具有第一连接件。重布线结构设置在管芯上且包括至少一个细长通孔。至少一个细长通孔位于第一连接件上并与第一连接件连接。第二连接件设置在重布线结构上，并与重布线结构连接。

在上述封装结构中，所述至少一个细长通孔包括平行排列的第一细长通孔与第二细长通孔。

在上述封装结构中，重布线结构还包括第一线路与第二线路，第一线路与第二线路平行地排列且分别与第一细长通孔及第二细长通孔连接。

在上述封装结构中，至少一个细长通孔的顶表面的形状被配置成矩形、椭圆、跑道形状、正方形与弧形的组合或其组合。

在上述封装结构中，细长通孔包括底表面及侧壁，且由所述侧壁及所述底表面界定的细长通孔的底角等于或小于90°。

在上述封装结构中，细长通孔具有顶表面以及与顶表面相对的底表面，所述底表面与第一连接件连接，且其中所述底表面的面积大于所述顶表面的面积。

在上述封装结构中，细长通孔的形状被配置成截锥体。

在上述封装结构中，细长通孔包括晶种层及位于晶种层上的导电层，其中晶种层具有从导电层的侧壁突出的延伸部。

根据本揭露的替代实施例，提供一种封装结构。所述封装结构包括管芯、重布线结构及第二连接件。管芯具有第一连接件。重布线结构设置在管芯上。重布线结构包括位于第一连接件上的通孔。通孔的底表面的面积大于通孔的顶表面的面积。所述底表面与第一连接件接触并电性连接。第二连接件设置在重布线结构上，并重布线结构连接。

在上述封装结构中，通孔朝第二连接件渐缩。

在上述封装结构中，细长通孔的形状被配置成截锥体。

在上述封装结构中，通孔包括晶种层及位于晶种层上的导电层，晶种层具有所述底表面，导电层具有所述顶表面。

在上述封装结构中，晶种层具有从导电层的侧壁突出的延伸部。

在上述封装结构中，晶种层的顶表面与导电层的顶表面具有实质上相同的形状。

在上述封装结构中，晶种层的顶表面与导电层的顶表面具有不同的形状。

根据本揭露的一些实施例，提供一种制造封装结构的方法。在管芯的钝化层及第一连接件上形成重布线结构，重布线结构的形成方法阐述如下。在管芯上形成图案化的掩模层。在图案化的掩模层的开口中形成导电层。移除图案化的掩模层。对导电层执行处理工艺以形成通孔，通孔的顶表面小于通孔的底表面。在重布线结构上形成第二连接件。

在上述制造封装结构的方法中，处理工艺包括各向异性刻蚀工艺。

在上述制造封装结构的方法中，各向异性刻蚀工艺包括湿式刻蚀工艺。

在上述制造封装结构的方法中，执行处理工艺使得通孔远离第一连接件渐缩。

在上述制造封装结构的方法中，还包括在形成图案化的掩模层之前，形成晶种层，以及当执行所述处理工艺时，移除未被导电层覆盖的部分晶种层，以形成通孔。

以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本揭露的各个方面。所属领域中的技术人员应知，他们可容易地使用本揭露作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的及/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不悖离本揭露的精神及范围，而且他们可在不悖离本揭露的精神及范围的条件下对其作出各种改变、代替及变更。