用于功率电路的平行板波导结构的制作方法

本申请涉及多种功率电路、特别是具有低寄生电感的功率电路。

背景技术：

功率半导体封装体包括诸如功率晶体管和/或功率二极管裸片的功率半导体裸片，所述功率半导体裸片附连到诸如印刷电路板(PCB：Printed Circuit Board)、层合材料或具有图案化的金属化表面的陶瓷衬底的衬底上。理想情况下，功率半导体封装体的换相电路中的寄生电感应该非常低，以允许功率半导体的快速切换。在换相电路中需要具有非常低的寄生电感的这种功率半导体封装体设计。

技术实现要素：

根据功率半导体封装体的第一实施例，所述功率半导体封装体包括衬底、多组半导体裸片和直流(DC)端子。所述衬底包括最下部金属层、最上部金属层、通过第一绝缘层与所述最下部金属层隔离开的第一中间金属层以及在所述第一中间金属层之上并且通过第二绝缘层与所述第一中间金属层隔离开而且在所述最上部金属层之下并且通过第三绝缘层与所述最上部金属层隔离开的第二中间金属层，所述最上部金属层被图案化成在所述衬底的宽度上平行延伸的多个条带。第一组半导体裸片附连到所述最上部金属层的所述条带中的第一条带，并且均匀地分布在所述第一条带的宽度上。第二组半导体裸片附连到所述最上部金属层的所述条带中的第二条带，并且均匀地分布在所述第二条带的宽度上。第三组半导体裸片附连到所述最上部金属层的所述条带中的第三条带，并且均匀地分布在所述第三条带的宽度上。第四组半导体裸片附连到所述最上部金属层的所述条带中的第四条带，并且均匀地分布在所述第四条带的宽度上。第一DC端子附连到所述最上部金属层的所述条带中的第五条带，并且均匀地分布在所述第五条带的宽度上。第二DC端子附连到所述最上部金属层的所述条带中的第六条带，并且均匀地分布在所述第六条带的宽度上。所述第一组半导体裸片串联电连接到所述第二组半导体裸片。所述第三组半导体裸片串联电连接到所述第四组半导体裸片。所述第一DC端子通过延伸穿过所述第三绝缘层和所述第二绝缘层并且与所述第二中间金属层隔绝开的多个导电过孔结构电连接到所述第一中间金属层。所述第二DC端子通过延伸穿过所述第三绝缘层的多个导电过孔结构电连接到所述第二中间金属层。

根据功率半导体封装体的第二实施例，衬底包括最下部金属层、最上部金属层和将所述最下部金属层与所述最上部金属层隔离开的至少第一绝缘层，所述最上部金属层被图案化成在所述衬底的宽度上平行延伸的多个条带。第一组半导体裸片附连到所述最上部金属层的所述条带中的第一条带，并且均匀地分布在所述第一条带的宽度上，所述第一组半导体裸片中的每个半导体裸片均具有附连到所述第一条带的隔绝或隔离面。第二组半导体裸片附连到所述最上部金属层的所述第一条带，并且均匀地分布在所述第一条带的宽度上，所述第二组半导体裸片中的每个半导体裸片均具有附连到所述第一条带的隔绝或隔离面。第一DC端子附连到所述最上部金属层的所述第一条带，并且均匀地分布在所述第一条带的宽度上。第二DC端子附连到所述最上部金属层的所述条带中的第二条带，并且均匀地分布在所述第二条带的宽度上。所述第一组半导体裸片串联电连接到所述第二组半导体裸片。

根据功率半导体封装体的第三实施例，衬底包括最下部金属层、最上部金属层、将所述最下部金属层与所述最上部金属层隔离开的至少第一绝缘层以及与所述最上部金属层和所述最下部金属层隔绝开的中间金属层。第一组半导体裸片附连到所述中间金属层的第一侧并且均匀地分布在所述中间金属层的宽度上，所述第一组半导体裸片中的每个半导体裸片均具有附连到所述中间金属层的所述第一侧的隔绝或隔离面。第二组半导体裸片附连到所述中间金属层的与所述第一侧相反的第二侧并且均匀地分布在所述中间金属层的宽度上，所述第二组半导体裸片中的每个半导体裸片均具有附连到所述中间金属层的所述第二侧的隔绝或隔离面。所述衬底的最下部金属层形成所述功率半导体封装体的第一DC端子，所述衬底的最上部金属层形成所述功率半导体封装体的第二DC端子，所述衬底的所述中间金属层形成所述功率半导体封装体的交流(AC)端子。所述第一组半导体裸片串联电连接到所述第二组半导体裸片。

根据功率半导体封装体的第四实施例，衬底包括通过绝缘层彼此隔离开的多个金属层。第一组半导体裸片附连到所述衬底的第一侧并且均匀地分布在所述衬底的宽度上，所述第一组半导体裸片中的每个半导体裸片具有在一侧处的附连到所述衬底的所述第一侧的所有端子和在与具有所述端子的所述一侧相反的一侧处的隔绝或隔离面。第二组半导体裸片附连到所述衬底的与所述第一侧相反的第二侧并且均匀地分布在所述衬底的宽度上，所述第二组半导体裸片中的每个半导体裸片均具有在一侧处的附连到所述衬底的第二侧的所有端子和在与具有所述端子的所述一侧相反的一侧处的隔绝或隔离面。在所述衬底的所述第一侧处的所述金属层中的最上部的一个金属层被图案化，以形成所述功率半导体封装体的第一DC端子，在所述衬底的所述第二侧处的所述金属层中的最下部的一个金属层被图案化，以形成所述功率半导体封装体的第二DC端子。所述第一组半导体裸片串联电连接到所述第二组半导体裸片。

根据功率半导体封装体的第五实施例，衬底包括最下部金属层、最上部金属层和通过第一绝缘层与所述最下部金属层隔离开并且通过第二绝缘层与所述最上部金属层隔离开的中间金属层，所述最上部金属层被图案化成在所述衬底的宽度上平行延伸的多个条带。第一组半导体裸片附连到所述最上部金属层的所述条带中第一条带，并且均匀地分布在所述第一条带的宽度上，所述第一组半导体裸片中的每个半导体裸片均具有附连到所述第一条带的隔绝或隔离面。第二组半导体裸片附连到所述最上部金属层的所述第一条带，并且均匀地分布在所述第一条带的宽度上，所述第二组半导体裸片中的每个半导体裸片均具有附连到所述第一条带的隔绝或隔离面。第三组半导体裸片附连到所述最上部金属层的所述条带中的第二条带，并且均匀地分布在所述第二条带的宽度上，所述第三组半导体裸片中的每个半导体裸片具有附连到所述第二条带的隔绝或隔离面。第四组半导体裸片附连到所述最上部金属层的所述第二条带，并且均匀地分布在所述第二条带的宽度上，所述第四组半导体裸片中的每个半导体裸片均具有附连到所述第二条带的隔绝或隔离面。所述第一组半导体裸片串联电连接到所述第二组半导体裸片，所述第三组半导体裸片串联电连接到所述第四组半导体裸片。

根据功率半导体封装体的第六实施例，衬底包括通过绝缘层彼此隔离开的多个金属层。第一组半导体裸片附连到所述衬底的第一侧并且均匀地分布在所述衬底的宽度上，所述第一组半导体裸片中的每个半导体裸片均具有在一侧处的附连到所述衬底的所述第一侧的所有端子和在与具有所述端子的所述一侧相反的一侧处的隔绝或隔离面。第二组半导体裸片附连到所述衬底的所述第一侧并且均匀地分布在所述衬底的宽度上，所述第二组半导体裸片中的每个半导体裸片均具有在一侧处的附连到所述衬底的所述第一侧的所有端子和在与具有所述端子的所述一侧相反的一侧处的隔绝或隔离面。所述衬底的所述金属层中的第一中间金属层形成所述功率半导体封装体的第一DC端子，所述衬底的所述金属层中的第二中间金属层形成所述功率半导体封装体的第二DC端子。所述衬底的所述第一中间金属层和所述第二中间金属层彼此隔离开并形成平行板波导结构。

本领域的技术人员在阅读下面的详细描述以及查看附图时将认识到附加的特征和优点。

附图说明

附图的元件不一定相对于彼此成比例。相同的附图标记表示相应的相似部分。各种所示实施例的特征可以组合，除非它们彼此排斥。多个实施例在附图中示出，并且在下面的描述中详细说明。

图1A示出了功率半导体封装体的第一实施例的剖视图。

图1B示出了图1A中所示的衬底的从上到下的俯视图。

图2至图9示出了多个示例性半导体裸片配置的剖视图，其中，裸片背侧与封装体衬底的最上部金属层隔绝开或隔离。

图10示出了功率半导体封装体的第二实施例的剖视图。

图11示出了功率半导体封装体的第三实施例的剖视图。

图12示出了功率半导体封装体的第四实施例的剖视图。

图13示出了功率半导体封装体的第五实施例的剖视图。

图14示出了功率半导体封装体的第六实施例的剖视图。

图15示出了功率半导体封装体的第七实施例的剖视图。

图16示出了功率半导体封装体的第八实施例的剖视图。

图17示出了功率半导体封装体的第九实施例的剖视图。

图18示出了功率半导体封装体的第十实施例的剖视图。

图19示出了功率半导体封装体的第十一实施例的剖视图。

具体实施方式

本文描述的实施例将平行板波导结构或近似平行板波导结构集成到功率半导体封装体的设计中，例如，为了完全集成三相逆变器或三电平电路。本文描述的平行板/近似平行板结构是波导结构，其中，由板包围的电场(E)和磁场(B)彼此垂直并被板屏蔽(集肤效应)的。电流通过一块板进入并且通过另一块板或近似板流出。虽然可能有一些干扰，例如由于DC-和/或DC+端子的连接，但是E场和B场仍然在平行板/近似平行板结构的长度上交替。

在一些实施例中，可以包括衬底的不止一层的顶部(最上部)板近似平面板设计并且由到衬底的顶部金属层和到功率半导体裸片的接合导线连接结构以及功率半导体裸片本身形成。在其它的实施例中，两个板均由衬底的金属层形成。在每种情况下，均可在功率半导体裸片的底侧(集电极/漏极/半导体衬底或阴极/阳极)处提供单独的隔离层或阻挡层，以产生具有背侧隔离的横向结构，从而简化了平行板结构/近似平行板结构的设计。平行板波导结构和近似平行板波导结构均显著降低功率半导体封装体的换相电路中的寄生电感，从而允许封装体中所包括的功率半导体裸片更快地切换。

图1A示出了功率半导体封装体的第一实施例的剖视图。该功率半导体封装体包括衬底100。图1B示出衬底100的从上向下的俯视图。

衬底100包括最下部金属层102、最上部金属层104、下部中间金属层106和位于下部中间金属层106之上的上部中间金属层108。下部中间金属层106通过第一绝缘层110与最下部金属层102隔离开。上部中间金属层108通过第二绝缘层112与下部中间金属层106隔离开并且通过第三绝缘层114与最上部金属层104隔离开。最上部金属层104被图案化成在衬底100的宽度(W)上平行延伸的多个条带104a-104j。

功率半导体封装体还包括第一组半导体裸片116、第二组半导体裸片118、第三组半导体裸片120、第四组半导体裸片122、第五组半导体裸片124和第六组半导体裸片126。第一组半导体裸片116串联电连接到第二组半导体裸片118以形成第一半桥，第三组半导体裸片120串联电连接到第四组半导体裸片122以形成第二半桥，以及第五组半导体裸片124串联电连接到第六组半导体裸片126以形成第三半桥，从而产生三相逆变器。图1A中示出了示例性三相逆变器的通用电路示意图，其中，装置Q1一般代表第一组半导体裸片116、装置Q2一般代表第二组半导体裸片118，依次类推。在电路示意图中所示的每个装置Q1、Q2、...、Q6分别由成一行附连到衬底100的最上部金属层104的相应的一个条带的多个半导体裸片实施。半导体裸片可以包括功率MOSFET(金属氧化物半导体场效应晶体管，Metal-Oxide-Semiconductor Field Effect Transistor)、IGBT(绝缘栅双极型晶体管，Insulated Gate Bipolar Transistor)、SiC功率半导体晶体管或诸如GaN晶体管的III-V族功率半导体晶体管等。晶体管装置可以是横向装置或垂直装置。

为了确保并联的功率半导体的电流共享，每一组半导体裸片均附连到最上部金属层104的一个条带，并且均匀地分布在所述条带的宽度上。这样，每一组中的半导体裸片成单行并排放置，并且多行裸片被附连到平行的金属条带。每一行裸片的方向垂直于在波导结构的平行板内流动的电流取向。平行板波导结构包括衬底100的上部中间金属层108和下部中间金属层106。电流经由封装体的附连到最上部金属层104的一个条带104h的DC+端子进入上部中间金属层108，电流经过下部中间金属层106经由附连到最上部金属层104的不同条带104g的DC-端子流出。DC+和DC-端子均匀地分布在相应的金属条带104g、104h的宽度上，以确保电流相对均匀地分布在衬底100的宽度上。

DC-端子通过延伸穿过第三绝缘层114和第二绝缘层112的多个导电过孔结构128电连接到衬底100的下部中间金属层106。导电过孔结构128与上部中间金属层108隔绝。DC+端子通过延伸穿过第三绝缘层114的多个导电过孔结构130电连接到衬底100的上部中间金属层108。第一附加导电过孔结构132延伸穿过衬底100，以将由示意图中的装置Q2、Q4和Q6代表的低侧功率半导体裸片的源极(发射极)端子连接到由下部中间金属层106形成的DC-参考平面。第二附加导电过孔结构134延伸穿过衬底100，以将由示意图中的装置Q1、Q3和Q5代表的高侧功率半导体裸片的漏极(集电极)端子连接到由上部中间金属层108形成的DC+参考平面。导电过孔结构在图1B中以虚线圆圈示出，因为在本视图中它们被最上部金属层104的条带覆盖。衬底100的中间金属层106、108的电连接到DC+端子和DC-端子的位置可以如相应的导电过孔结构那样被变换，以产生具有相同平行板波导特征的替代设计。以图1A和1B所示的方式将DC电源端子和衬底100内的层分开考虑，例如由于到DC-和DC+端子的连接结构，产生了具有更少干扰的更可靠的平行波导设计。

第一AC端子AC1与第二组半导体裸片118附连到最上部金属层104的同一个条带104b并且均匀地分布在条带104b的宽度上。包括在第一组半导体裸片116中的每个半导体裸片的源极(发射极)电连接到第一AC端子AC1附连到的金属条带104b，以形成三相逆变器的第一相。第二AC端子AC2与第四组半导体裸片122附连到最上部金属层104的同一个条带104d并且均匀地分布在条带104d的宽度上。包括在第三组半导体裸片120中的每个半导体裸片的源极(发射极)电连接到第二AC端子AC2附连到的金属条带104d，以形成三相逆变器的第二相。第三AC端子AC3与第六组半导体裸片126附连到最上部金属层104的同一个条带104f并且均匀地分布在条带104f的宽度上。包括在第五组半导体裸片124中的每个半导体裸片的源极(发射极)电连接到第三AC端子AC3附连到的金属条带104f，以形成三相逆变器的第三相。每个DC端子和AC端子可被实施为单独的母线排或被实施为成一行附连并且均匀分布在最上部金属层104的相应的金属条带的宽度上的多个管脚。半导体裸片的漏极(集电极)通过相应的裸片的底侧连接到最上部金属层104的相应的金属条带。为了便于说明，没有示出栅极连接。

如图1A和1B所示，三相逆变器的DC链路电容器(Clink)也可以集成到封装体设计中。在一个实施例中，DC链路电容器被实施为在DC+与DC-平面之间并联耦合的多个电容器裸片。电容器附连到衬底100的上部中间金属层108的两个条带108a、108b并且连接衬底100的上部中间金属层108的两个条带108a、108b。第二中间金属层108的这两个条带108a、108b在第二中间金属层108的宽度上平行地延伸。电容器均匀地分布在衬底100的第二中间金属层108的宽度上，以均匀分布电流。

三相逆变器的半导体裸片所附连到的衬底100可以是具有通过绝缘层隔离开的多个金属层的任何标准衬底。例如，衬底可以是层合材料，诸如具有金属化表面的DCB(直接铜结合，Direct Copper Bonded)衬底、AMB(活性金属硬焊，Active Metal Brazed)衬底或DAB(直接铝结合，Direct Aluminum Bonded)衬底的陶瓷基衬底，印刷电路板(PCB：Printed Circuit Board)，以及通过芯片嵌入技术制造的诸如eWLB(嵌入式晶片级球栅阵列，embedded Wafer Level Ball grid array)的衬底等。

图1A和1B中示出的半导体封装体实施例利用具有有源背侧的半导体裸片、即垂直装置，其中，电流从背离衬底100的前侧流到附连到衬底100的背侧。下面描述的半导体封装体实施例利用具有隔绝或隔离的背侧的半导体裸片，这简化了平行板波导结构的设计。可以想到具有隔绝/隔离的背侧的多种裸片配置形式。图2至9示出了多种示例性半导体裸片配置形式，其中，裸片背侧与封装体衬底的最上部金属层隔绝开或隔离。

图2示出了一种诸如功率MOSFET或IGBT的垂直功率晶体管裸片，其中，电流垂直流过裸片的源极/发射极(S/E)与漏极/集电极(D/C)之间的有源区域200。电流量由施加到设置在裸片的前侧处的栅极端子(Gate)的电压控制。源极/发射极端子也设置在前侧处。漏极/集电极端子设置在有源区域的背侧处。覆盖漏极/集电极端子的底侧的诸如电介质或模制化合物的绝缘体202或pn结确保裸片的漏极/集电极端子与封装体衬底的最上部金属层之间的正确的电隔离。漏极/集电极端子延伸到裸片的前侧，使得所有的电连接均在裸片的这一侧进行。终止部/钝化层203设置在裸片的前侧处，以确保裸片端子的正确隔离。

图3示出了一种诸如GaN HEMT(高电子迁移率晶体管，High Electron Mobility Transistor)的横向功率晶体管裸片，其中，电流横向流过裸片的在装置的源极/发射极与漏极/集电极之间的有源区域204。横向裸片的所有端子均形成在裸片的前侧处，即裸片的背离封装体衬底的一侧处。覆盖裸片有源区域的底侧的诸如电介质或模制化合物的绝缘体206或pn结确保裸片与封装体衬底的最上部金属层之间的正确电隔离。终止部/钝化层207设置在裸片的前侧处，以确保裸片端子的正确隔离。

图4示出了一种垂直功率二极管裸片，其中，电流垂直流过裸片的在二极管的(顶部)阳极端子与(底部)阴极端子之间的有源区域208。类似于图2中所示的垂直晶体管配置形式，覆盖阴极端子的底侧的诸如电介质或模制化合物的绝缘体210或pn结确保裸片的阴极端子与封装体衬底的最上部金属层之间的正确电隔离。阴极端子延伸到裸片的前侧，使得所有的电连接均在裸片的这一侧进行。终止部/钝化层211设置在裸片的前侧处，以确保裸片端子的正确隔离。

图5示出了一种类似于图4所示的垂直功率二极管裸片，然而，阳极和阴极端子的位置被变换，使得阴极端子位于裸片的前侧，阳极端子位于背侧。覆盖阳极端子的底侧的诸如电介质或模制化合物的绝缘体210或pn结确保裸片的阳极端子与封装体衬底的最上部金属层之间的正确电隔离。阳极端子延伸到裸片的前侧，使得所有的电连接均在裸片的这一侧进行。

图6示出了一种类似于图2所示的垂直晶体管裸片，然而，漏极/集电极端子未延伸到裸片的前侧。而是，漏极/集电极端子在裸片的侧面被接触并且通过形成在裸片的背侧上的绝缘体/pn结结构202与底下的封装体衬底保持隔离。

图7示出了一种类似于图4所示的垂直二极管裸片，然而，阴极端子未延伸到裸片的前侧。而是，阴极端子在裸片的侧面被接触并且通过形成在裸片的背侧上的绝缘体/pn结结构210与底下的封装体衬底保持隔离。

图8示出了一种类似于图2所示的垂直晶体管裸片，然而，漏极/集电极端子沿着垂直有源区域的至少两侧延伸到裸片的前侧。

图9示出了一种类似于图4所示的垂直二极管裸片，然而，阴极端子沿着垂直有源区域的至少两侧延伸到裸片的前侧。

图10示出了功率半导体封装体的另一个实施例的剖视图。该功率半导体封装体包括衬底300和两组功率半导体裸片302、304，每个功率半导体裸片具有附连到衬底300的背侧，例如，如前文参照图2至9所述，每个裸片的背侧与衬底300隔绝或隔离。

衬底300包括最下部金属层306、最上部金属层308和使最下部金属层306与最上部金属层308隔离开的至少第一绝缘层310。最上部金属层308被图案化成在衬底300的宽度上平行延伸的多个条带308a、308b。第一组半导体裸片302附连到最上部金属层308的所述条带中的第一条带308a并且均匀地分布在第一条带308a的宽度上。第二组半导体裸片304与第一组半导体裸片302附连到最上部金属层308的同一个条带308a并且均匀地分布在条带308a的宽度上。例如，如前文参照图2至9所述，第一和第二组302、304中的每个半导体裸片具有附连到第一条带308a的隔绝或隔离面。第一组半导体裸片302串联电连接到第二组半导体裸片304，以形成半桥电路。

图10中示出了示例性半桥逆变器的通用电路示意图，其中，装置Q1一般代表第一组半导体裸片302，装置Q2一般代表第二组半导体裸片304。电路示意图中所示的每个装置Q1、Q2由成一行附连到衬底300的最上部金属层308的相应的一个条带308a的多个半导体裸片实施。半导体裸片可以包括功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极型晶体管)、诸如GaN晶体管的III-V族功率半导体晶体管等。晶体管装置可以是横向装置或垂直装置。

一组或两组以上附加串联(半桥)半导体裸片可以附连到衬底300的最上部金属层308的另外的条带(未示出)，以形成多相逆变器，例如如在图1A和1B中示意性地示出的那样。替代性地，所述电路可以是如本文稍后所述的多电平逆变器。在每种情况下，DC+端子均与第一和第二组302、304中的半导体裸片附连到最上部金属层308的同一个条带308a并且均匀地分布在金属条带308a的宽度上。DC-端子与DC+端子不同地附连到最上部金属层308的不同的条带308b并且均匀地分布在该金属条带308b的宽度上。半导体裸片和DC端子在衬底300的宽度上均匀地分布确保使电流相对均匀分布地流过平行板波导结构。

根据图10中所示的实施例，波导结构的底板是由衬底300的最上部金属层308形成的。波导结构的顶板近似于平面板设计并且是由到衬底300的顶部金属层308和到第一和第二组302、304中的功率半导体裸片的接合导线连接结构312以及功率半导体裸片本身形成的。电流经由封装体的与第一和第二组半导体裸片302、304附连到最上部金属层308的同一个条带308a的DC+端子进入衬底300的最上部金属层308。电流经过近似的上部板经由DC-端子流出。与图1A和1B中所示的实施例不同，由于使用了具有隔绝或隔离的背侧的半导体裸片，所以到衬底300的中间金属层的导电过孔结构连接是不需要的，从而简化了衬底设计并减少了波导结构的下部板中的干扰数。

第一组302中的半导体裸片的漏极(集电极)端子通过多个相应的接合导线连接结构312与DC+端子电连接到最上部金属层308的同一个条带308a。第一组302中的半导体裸片的源极(发射极)端子通过多个相应的接合导线连接结构312电连接到附加金属条带314，所述附加金属条带314通过绝缘层316与衬底300的最上部金属层308隔离开。第二组304中的半导体裸片的漏极(集电极)端子通过相应的接合导线连接结构312电连接到与衬底300的最上部金属层308隔绝的附加金属条带314。第二组304中的半导体裸片的源极(发射极)端子通过相应的接合导线连接结构312与DC-端子电连接到最上部金属层308的同一个条带308b。功率半导体封装体的AC端子附连到与衬底300的最上部金属层308隔绝的附加金属条带314。

图11至图14示出了具有平行板波导结构并且具有插接式或压配合式接口的功率半导体封装体的附加的实施例。

图11示出了功率半导体封装体的一个实施例，所述功率半导体封装体包括具有最下部金属层400、最上部金属层402和中间金属层404的衬底，所述中间金属层404通过相应的绝缘层406、408与最下部的和最上部金属层400、402隔绝。第一组半导体裸片410附连到中间金属层404的底侧并且均匀地分布在中间金属层404的宽度上。例如，如前文参照图2至9所述，第一组410中的每个半导体裸片具有附连到中间金属层404的底侧的隔绝或隔离面。第二组半导体裸片412附连到中间金属层404的顶侧并且均匀地分布在中间金属层404的宽度上。例如，如前文参照图2至9所述，第二组412中的每个半导体裸片具有附连到第二中间金属层404的第二侧的隔绝或隔离面。第一组半导体裸片410串联电连接到第二组半导体裸片412，以形成半桥电路。

图11中示出了一种示例性半桥电路的通用电路示意图，其中，装置Q1一般代表第一组半导体裸片410，装置Q2一般代表第二组半导体裸片412。电路示意图中所示的每个装置Q1、Q2分别由成一行附连到衬底的中间金属层404的多个半导体裸片实施。半导体裸片可以包括功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)、诸如GaN晶体管的III-V族功率半导体晶体管等。晶体管装置可以是横向装置或垂直装置。

一组或两组以上附加串联(半桥)半导体裸片可以附连到衬底的中间金属层404的附加条带(未示出)，以形成多相逆变器。替代性地，所述电路可以是如本文稍后所述的多电平逆变器。在每种情况下，衬底的最下部金属层400均形成功率半导体封装体的DC+端子，衬底的最上部金属层402均形成功率半导体封装体的DC-端子。DC+和DC-端子的位置可以变换，以产生具有相同平行板波导特征的替代性设计。在任一情况下，衬底的中间金属层404均形成功率半导体封装体的AC端子。AC和DC端子分别均匀地分布在衬底的宽度上，以确保电流相对均匀分布地流过平行板波导结构。

衬底的形成半桥电路的AC端子的中间金属层404部分地被DC+和DC-端子屏蔽，并且根据本实施例形成3层平行板设计的一部分。波导结构的中间板由衬底的中间金属层404形成，波导结构的下部板由衬底的最下部金属层400形成，波导的上部板由衬底的最上部金属层402形成。如果衬底的金属层400、402、404间隔得足够近并且衬底的绝缘层406、408不太厚，则会在金属层400、402、404之间实现低寄生电感。

诸如塑料模制化合物的绝缘材料414可以包封第一和第二组半导体裸片410、412、最上部金属层402的一部分、最下部金属层400的一部分和中间金属层的一部分，使得最上部金属层402、最下部金属层400和中间金属层404从绝缘材料414伸出。衬底的从绝缘材料414伸出的端部可以形成与相应成形的连接器416配合的插接式或压配合式接口，所述连接器416具有通过绝缘层420隔离开的金属层418。

可以通过集成的用于液体的通道或附连的散热器来经由衬底的中间(AC)金属层404提供冷却。例如，如图11所示，衬底的中间金属层404从绝缘材料414的相反侧伸出。在中间金属层404的与插接式/压配合式接口相反的暴露端处，第一散热器422可附连到中间金属层404的顶侧，第二散热器424可附连到中间金属层404的底侧。

图12示出了具有由衬底的三个金属层400、402、404形成的平行板波导结构的功率半导体封装体的另一个实施例。图12所示的实施例类似于图11所示的实施例。然而，不同的是，通过包封半导体裸片和衬底的一部分的绝缘材料414提供冷却。第一散热器500可以附连到绝缘材料414的覆盖第二组半导体裸片412的第一(顶)侧。第二散热器502可以附连到绝缘材料414的覆盖第一组半导体裸片410的第二(底)侧。

进一步根据图12中示出的实施例，在隔绝开/隔离的半导体裸片上形成金属化结构506，以提供到由衬底的金属层400、402、404实现的DC+、DC-和AC端子的电连接。金属化结构506可以例如通过溅射、电镀(电流沉积)等沉积。在一个实施例中，可以使用诸如eWLB(嵌入式晶片级球栅阵列)的芯片嵌入技术来形成衬底的金属层和绝缘层404-408以及金属化结构506，所述金属化结构506提供到由衬底的金属层400、402、404实现的DC+、DC-和AC端子的电连接。

图13示出了具有由衬底的三个金属层400、402、404形成的平行板波导结构的功率半导体封装体的又一个实施例。图13所示的实施例类似于图11所示的实施例。然而，不同的是，中间金属层404的最靠近插接式/压配合式接口的端部被绝缘材料506覆盖，因此不暴露。与衬底的中间金属层404的电接触是在相反的端部处进行。

图14示出了具有由衬底的三个金属层400、402、404形成的平行板波导结构的功率半导体封装体的另一个实施例。图14中所示的实施例类似于图13中所示的实施例。然而，不同的是，中间金属层404终止于最靠近插接式/压配合式接口的端部处而不在衬底的最上部和最下部金属层400、402之间延伸。这样，最上部和最下部金属层400、402仅通过单个绝缘层406彼此隔离开。

图15示出了功率半导体封装体的一个实施例，所述功率半导体封装体包括衬底600，例如PCB、层合材料或通过诸如eWLB的芯片嵌入技术形成的衬底。衬底600具有通过相应的绝缘层610、612、614彼此隔离开的多个金属层602、604、606、608。平行板波导结构由衬底600的金属层602、604、606、608形成。衬底内的导电过孔结构616使平行板互连。

第一组半导体裸片618附连到衬底600的第一侧并且均匀地分布在衬底600的宽度上。例如，如前文参照图2至9所述，第一组618中的每个半导体裸片具有在一侧处的附连到衬底600的第一侧的所有端子和在相反侧处的隔绝或隔离面。第二组半导体裸片620附连到衬底600的与所述第一侧相反的第二侧并且均匀地分布在衬底600的宽度上。例如，如前面参照图2至9所述，第二组620中的每个半导体裸片具有在一侧处的附连到衬底600的第二侧的所有端子和在相反侧处的隔绝或隔离面。第一组半导体裸片618串联电连接到第二组半导体裸片620，以形成半桥电路。

图15中示出了一种示例性半桥电路的通用电路示意图，其中，装置Q1一般代表第一组半导体裸片618，装置Q2一般代表第二组半导体裸片620。电路示意图中所示的每个装置Q1、Q2分别由成一行附连到衬底600的最上部或最下部金属层602/604中的相应的一个条带上的多个半导体裸片实施。半导体裸片可以包括功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)、诸如GaN晶体管的III-V族功率半导体晶体管等。晶体管装置可以是横向装置或垂直装置。

一组或两组以上附加串联(半桥)半导体裸片可以附连到衬底600的最上部和最下部金属层602、604的另外的条带(未示出)，以形成多相逆变器。替代性地，所述电路可以是如本文稍后所述的多电平逆变器。在每种情况下，衬底600的最下部金属层602均被图案化，以同时形成功率半导体封装体的DC+平面和用于将栅极信号载送到第一组半导体裸片618中的半导体裸片的路径。衬底600的最上部金属层604被图案化，以同时形成功率半导体封装体的DC-平面和用于将栅极信号载送到第二组半导体裸片620中的半导体裸片的路径。DC+平面和DC-平面在衬底600内的位置可以变换，以产生具有相同的平行板波导特征的替代性设计。在任一情况下，AC和DC平面均均匀地分布在衬底600的宽度上，以确保电流相对均匀分布地流过平行板波导结构。

进一步根据图15中示出的实施例，第一散热器622可以附连到包括在第一组半导体裸片618中的每个半导体裸片的隔绝或隔离面。类似地，第二散热器624可以附连到包括在第二组半导体裸片620中的每个半导体裸片的隔绝或隔离面。

图16示出了功率半导体封装体的一个实施例，所述功率半导体封装体包括具有最下部金属层702、最上部金属层704和中间金属层706的衬底700，所述中间金属层706通过第一绝缘层708与最下部金属层702隔离开并且通过第二绝缘层710与最上部金属层704隔离开。最上部金属层704被图案化成在衬底700的宽度上平行延伸的多个条带704a-704g。

第一组半导体裸片712附连到最上部金属层704的所述条带中的第一条带704a，并且均匀地分布在第一条带704a的宽度上。例如，如前文参照图2至9所述，第一组712中的每个半导体裸片具有附连到第一条带704a的隔绝或隔离面。第二组半导体裸片714与第一组半导体裸片712附连到同一个第一金属条带704a，并且也均匀地分布在第一条带704a的宽度上。例如，如前文参照图2至9所述，第二组714中的每个半导体裸片具有附连到第一条带704a的隔绝或隔离面。

第三组半导体裸片716附连到最上部金属层704的所述条带中的第二条带704b，并且均匀地分布在第二条带704b的宽度上。例如，如前文参照图2至9所述，第三组716中的每个半导体裸片具有附连到第二条带704b的隔绝或隔离面。第四组半导体裸片718与第三组半导体裸片716附连到同一个第二金属条带704b，并且也均匀地分布在第二条带704b的宽度上。例如，如前文参照图2至9所述，第四组718中的每个半导体裸片具有附连到第二条带704b的隔绝或隔离面。

第五组半导体裸片720附连到最上部金属层704的所述条带中的第三条带704c，并且均匀地分布在第三条带704c的宽度上。例如，如前文参照图2至9所述，第五组720中的每个半导体裸片具有附连到第三条带704c的隔绝或隔离面。第六组半导体裸片722与第五组半导体裸片720附连到同一个第三金属条带704c，并且也均匀地分布在第三条带704c的宽度上。例如，如前文参照图2至9所述，第六组722中的每个半导体裸片具有附连到第三条带704c的隔绝或隔离面。

第一组半导体裸片712串联电连接到第二组半导体裸片714，第三组半导体裸片716串联电连接到第四组半导体裸片718，第五组半导体裸片720串联电连接到第六组半导体裸片722，以形成三相逆变器。图16中示出了一种示例性三相逆变器的通用电路示意图，其中，装置Q1一般代表第一组半导体裸片712，装置Q2一般代表第二组半导体裸片714，依次类推。电路示意图中所示的每个装置Q1、Q2、...、Q6分别由成一行附连到衬底700的最上部金属层704的相应的一个条带的多个半导体裸片实施。半导体裸片可以包括功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)、诸如GaN晶体管的III-V族功率半导体晶体管等。晶体管装置可以是横向装置或垂直装置。

为了确保并联的功率半导体的电流共享，每一组半导体裸片成一行均匀地分布在这些裸片所附连到的金属条带的宽度上。每一行裸片的方向垂直于在波导结构的平行板内流动的电流取向。平行板波导结构包括衬底700的最上部金属层704和中间金属层706。电流经由封装体的附连到最上部金属层704中的一个条带704g的DC+端子进入中间金属层706，电流经过最上部金属层704经由DC-端子流出。DC+和DC-端子均匀地分布在相应的金属条带704c、704g的宽度上，以确保电流相对均匀地分布在衬底700的宽度上。从由电路示意图中的装置Q1、Q3和Q5代表的高侧晶体管的漏极到衬底700的形成DC+平面的中间金属层706的电连接由导电过孔结构724提供，所述导电过孔结构724延伸穿过衬底700的最上部金属层704和衬底700的上部绝缘层710并且与衬底700的最上部金属层704隔绝。DC+和DC-平面在衬底700内的位置可以变换，以产生具有相同平行板波导特征的替代性设计。在任一情况下，DC端子均均匀地分布在衬底700的宽度上，以确保电流相对均匀分布地流过平行板波导结构。

三相逆变器的AC端子设置在衬底700之上。更特别地，第一AC端子AC1附连到第一附加金属条带726，所述第一附加金属条带726设置在衬底的最上部金属层704的第一条带704a之上。第一附加金属条带726设置在第一与第二组半导体裸片712、714之间，在第一条带704a的宽度上延伸，并且通过绝缘层728与最上部金属层704隔离开。第一AC端子AC1均匀地分布在第一附加金属条带726的宽度上。第二AC端子AC2附连到第二附加金属条带730，所述第二附加金属条带730设置在衬底700的最上部金属层704的第二条带704b之上。第二附加金属条带设置在第三与第四组半导体裸片716、718之间，在第二条带704b的宽度上延伸，并且通过绝缘层732与最上部金属层704隔离开。第二AC端子AC2均匀地分布在第二附加金属条带730的宽度上。第三AC端子AC3附连到第三附加金属条带734，所述第三附加金属条带734设置在衬底700的最上部金属层704的第三条带704c之上。第三附加金属条带734设置在第五与第六组半导体裸片720、722之间，在第三条带704c的宽度上延伸，并且通过绝缘层736与最上部金属层704隔离开。第三AC端子AC3均匀地分布在第三附加金属条带734的宽度上。每个AC端子可以被实施为单独的母线排或者被实施为成一行附连并且均匀地分布在设置于衬底700之上的相应的附加金属条带的宽度上的多个管脚。

图16中示出的实施例扩展了图10中示出的平行板波导结构设计(半桥逆变器)，以适应三电平布局。与图1A和1B中示出的实施例相比，图16中示出的实施例在衬底700中需要少一层的绝缘层来实现平行板波导结构。由于使用具有附连到衬底700的最上部金属层704的隔绝或隔离面的半导体裸片，因此附加绝缘层被省略。

图17示出了功率半导体封装体的与图15中所示的实施例类似的一个实施例。然而，不同的是，如图17中所示的等效电路示意图所示，电路从单个半桥逆变器扩展为三相逆变器。每一对串联连接的半导体裸片组由图17中三相电路示意图的相应的一个支路Q1/Q2、Q3/Q4、Q5/Q6代表。如前文结合图15所述，每个装置Q1、Q2等由成一行附连到衬底800的最下部金属层802的相应的条带的多个半导体裸片实施。另外，与图15的实施例不同的是，所有的半导体裸片在它们的相应的隔绝/隔离侧被附连到衬底800的相同侧。衬底800的设计被改变，以将所有电连接在衬底800的相反侧、即与裸片相反的一侧引出。另外，衬底800的第一中间金属层804形成功率半导体封装体的DC+平面，衬底800的第二中间金属层806形成功率半导体封装体的DC-平面。衬底800的中间金属层804、806彼此隔绝开并形成平行板波导结构。在本实施例中，相同的散热器808可以附连到每个半导体裸片的背离衬底800的隔绝或隔离面。

图18示出了功率半导体封装体的与图10和图16中所示的实施例类似的一个实施例。然而，不同的是电路的实施。所述封装体实施了图18中示意性示出的三电平变换器，而不是单个半桥或三相逆变器。三电平变换器具有三个输入和输出路径，这取决于在开关和二极管之间实施的可控换相路径。这样，AC端子可以被耦合到DC+、DC-或中点电平“N”。中点电平“N”实施在串联连接于DC+与DC-端子之间的两个电容器C1、C2之间实现。第一对串联装置Q1/Q2在中点电平“N”与AC端子之间提供可控的路径。第二对串联装置Q3/Q4在DC+或DC-与AC端子之间提供可控的路径。电路示意图中所示的每个装置Q1、Q2、Q3、Q4分别由成一行附连到衬底900的最上部金属层902的相应的一个条带902a/902b的多个半导体裸片实施。半导体裸片可以包括功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)、诸如GaN晶体管的III-V族功率半导体晶体管等。晶体管装置可以是横向装置或垂直装置。

形成装置Q1的半导体裸片附连到衬底900的最上部金属层902的第一条带902a，并且均匀地分布在第一条带902a的宽度上。形成装置Q2的半导体裸片与形成装置Q1的半导体裸片附连到同一个第一金属条带902a，并且均匀地分布在第一条带902a的宽度上。例如，如前文参照图2至9所述，形成装置Q1的每个半导体裸片和形成装置Q2的每个半导体裸片均具有附连到第一金属条带902a的隔绝或隔离面。如相应的电路示意图中所示，形成装置Q1的半导体裸片串联电连接到形成装置Q2的半导体裸片。

形成装置Q3的半导体裸片附连到衬底900的最上部金属层902的第二条带902b，并且均匀地分布在第二条带902b的宽度上。形成装置Q4的半导体裸片与形成装置Q3的半导体裸片附连到同一个第二金属条带902b，并且均匀地分布在第二条带902b的宽度上。例如，如前文参照图2至9所述，形成装置Q1的每个半导体裸片和形成装置Q2的每个半导体裸片均具有附连到第二金属条带902b的隔绝或隔离面。如相应的电路示意图中所示，形成装置Q1的半导体裸片串联电连接到形成装置Q2的半导体裸片。

根据图18所示的实施例，用于三电平变换器电路的中点电平“N”的端子设置在衬底900之上。更具体地，用于中点电平“N”的端子附连到附加金属条带906，所述附加金属条带906设置在衬底900的最上部金属层902的第一条带902a之上并与之隔绝开。附加金属条带906设置在电容器C2与形成装置Q1的半导体裸片之间，在第一条带902a的宽度上延伸，并且通过绝缘层908与衬底900隔离开。根据本实施例，平行板波导结构由衬底900的最上部金属层902和中间金属层910形成。

图19示出了功率半导体封装体的与图18中所示的实施例类似的一个实施例。然而，不同的是，用于三电平变换器电路的中点电平“N”的端子附连到电容器C1的顶部端子。

本文所使用的术语“具有”、“包含”、“包括”、“含有”等是表示所述元件或特征的存在性但不排除其它元件或特征的开放式术语。冠词“一个”和“所述”旨在包括复数和单数，除非上下文另外明确地说明。

应当理解，除非另有具体说明，否则本文所描述的各种实施例的特征可以彼此组合。

虽然本文已经说明和描述了特定实施例，但是本领域普通技术人员应当理解，在不脱离本发明的范围的情况下，各种替代和/或等效实施方案可以替代本发明所示的和所描述的特定实施例。本申请意欲涵盖本文讨论的特定实施例的任何修改或变化。因此，本发明意欲仅由权利要求及其等同替换限制。